MOS電晶體的製備方法與流程

2023-06-26 23:05:26 5

本發明屬於半導體製備技術領域，特別涉及一種mos電晶體的製備方法。

背景技術：

在現有的nmos/pmos電晶體製備工藝中，通過阱離子注入、輕摻區域雜離子注入、源/漏極離子注入及阱接出區域離子注入等工藝分別在半導體襯底內形成阱、輕摻雜區域、源/漏極及阱接出區域，在形成上述結構的離子注入過程中，共需要4塊離子注入掩膜(mask)。

mte(成熟工藝精進)工藝相較於常規工藝，增加了一層m0(零層金屬層)作為互連層，以提高電路密度並減少後道金屬工藝中的金屬層的數量。同時，在mte工藝中，在形成m0之前，需要對所述阱接出區域相應的區域進行離子預摻雜，以降低pmos電晶體的襯底漏電流(iboff)。雖然在對阱接出區域相應的區域進行離子預摻雜時可以與形成阱接出區域時使用同一塊掩膜，但mte工藝中與現有常規工藝一樣，在半導體襯底內形成阱、輕摻雜區域、源/漏極及阱接出區域的離子注入過程中，每道離子注入工藝均需要一塊掩膜，即共需要4塊離子注入掩膜。掩膜的價格較高，在製備工藝中使用多塊掩膜，必定會造成生產成本的增加。

技術實現要素：

本發明針對現有技術存在的上述不足，提出了一種mos電晶體的製備方法，用於解決現有技術中使用多塊掩膜而造成的生產成本增加的問題。

為實現上述目的及其他相關目的，本發明提供一種mos電晶體的製備方法，包括以下步驟：

提供半導體襯底；

提供第一掩膜，依據所述第一掩膜在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構；

依據所述第一掩膜在所述阱結構內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域；

提供第二掩膜，依據所述第二掩膜在對應於後續要形成阱接出區域的輕摻雜區域進行第一類型離子預注入，使得該區域內的離子摻雜類型由第二類型轉為第一類型；

提供第三掩膜，依據所述第三掩膜在所述半導體襯底內進行第二類型離子注入，以在所述半導體襯底內形成源/漏極；

依據所述第二掩膜在第一類型離子預注入區域內進行第一類型離子注入，以在所述半導體襯底內形成阱接出區域。

作為本發明的mos電晶體的製備方法的一種優選方案，所述半導體襯底內形成有sti結構。

作為本發明的mos電晶體的製備方法的一種優選方案，依據所述第一掩膜在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構的具體方法為：

在所述半導體襯底表面塗覆第一光刻膠層，使用第一掩膜圖形化所述第一光刻膠層，以在所述第一光刻膠層內形成貫穿所述第一光刻膠層的第一開口，所述第一開口與後續要形成的阱結構的位置相對應；

依據所述第一光刻膠層在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構；

去除所述第一光刻膠層。

作為本發明的mos電晶體的製備方法的一種優選方案，在形成所述阱結構後，形成所述輕摻雜區域之前，還包括在所述半導體襯底上依次形成柵氧化層及柵多晶矽層的步驟。

作為本發明的mos電晶體的製備方法的一種優選方案，依據所述第一掩膜在所述阱結構內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域的具體方法為：

在所述半導體襯底表面塗覆第二光刻膠層，再次使用所述第一掩膜圖形化所述第二光刻膠層，以在所述第二光刻膠層內形成貫穿所述第二光刻膠層的第二開口，所述第二開口與後續要形成的輕摻雜區域的位置相對應；

依據所述第二光刻膠層，並採用柵極自對準工藝在所述半導體襯底內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域；

去除所述第二光刻膠層。

作為本發明的mos電晶體的製備方法的一種優選方案，依據所述第二掩膜在對應於後續要形成阱接出區域的輕摻雜區域進行第一類型離子預注入，使得該區域的離子摻雜類型由第二類型轉為第一類型的具體方法為：

在所述半導體襯底表面塗覆第三光刻膠層，使用第二掩膜圖形化所述第三光刻膠層，以在所述第三光刻膠層內形成貫穿所述第三光刻膠層的第三開口，所述第三開口與後續要形成的阱接出區域的位置相對應；

依據所述第三光刻膠層對所述半導體襯底內進行第一類型離子注入，使得對應於阱接觸區域的輕摻雜區域內的離子摻雜類型由第二類型轉為第一類型；

去除所述第三光刻膠層。

作為本發明的mos電晶體的製備方法的一種優選方案，在將對應於後續要形成阱接出區域的輕摻雜區域的離子摻雜類型由第二類型轉為第一類型之後，形成所述源/漏極之前，還包括以下步驟：

在所述柵氧化層及所述柵多晶矽層兩側形成側牆；

在所述側牆外側及對應於後續要形成的阱接出區域上方形成互連層。

作為本發明的mos電晶體的製備方法的一種優選方案，依據所述第三掩膜在所述半導體襯底內進行第二類型離子注入，以在所述半導體襯底內形成源/漏極的具體方法為：

在所述半導體襯底表面塗覆第四光刻膠層，使用第三掩膜圖形化所述第四光刻膠層，以在所述第四光刻膠層內形成貫穿所述第四光刻膠層的第四開口，所述第四開口至少暴露出後續要形成源極/漏極的位置；

依據所述第四光刻膠層對所述半導體襯底內進行第二類型離子注入，以在所述半導體襯底內形成源極/漏極；

去除所述第四光刻膠層。

作為本發明的mos電晶體的製備方法的一種優選方案，依據所述第二掩膜在第一類型離子預注入區域內進行第一類型離子注入，以在所述半導體襯底內形成阱接出區域的具體方法為：

在所述半導體襯底表面塗覆第五光刻膠層，再次使用所述第二掩膜圖形化所述第五光刻膠層，以在所述第五光刻膠層內形成貫穿所述第五光刻膠層的第五開口，所述第五開口與後續要形成的阱接出區域的位置相對應；

依據所述第五光刻膠層對所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成所述阱接出區域；

去除所述第五光刻膠層。

作為本發明的mos電晶體的製備方法的一種優選方案，所述第一類型離子注入為p型離子注入，所述第二類型離子注入為n型離子注入。

作為本發明的mos電晶體的製備方法的製備方法的一種優選方案，所述第一類型離子注入為n型離子注入，所述第二類型離子注入為p型離子注入。

本發明的一種mos電晶體的製備方法及其製備方法的有益效果為：本發明的mos電晶體的製備方法通過在阱離子注入與輕摻區域雜離子注入過程中使用同一塊掩膜，可以減少mos電晶體的製備方法中掩膜的使用數量，進而降低生產成本。

附圖說明

圖1顯示為本發明的mos電晶體的製備方法的流程圖。

圖2至圖9顯示為本發明的mos電晶體的製備方法在各步驟中的結構示意圖。

元件標號說明

1半導體襯底

2sti結構

3第一光刻膠層

4第一開口

5阱結構

6柵氧化層

7柵多晶矽層

8第二光刻膠層

9第二開口

10輕摻雜區域

11第三光刻膠層

12第三開口

13第一類型離子預注入區域

14側牆

15互連層

16第四光刻膠層

17第四開口

18源/漏極

19第五光刻膠層

20第五開口

21阱接出區域

具體實施方式

以下通過特定的具體實例說明本發明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發明的其他優點與功效。本發明還可以通過另外不同的具體實施方式加以實施或應用，本說明書中的各項細節也可以基於不同觀點與應用，在沒有背離本發明的精神下進行各種修飾或改變。

請參閱圖1至圖9。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發明的基本構想，雖圖示中僅顯示與本發明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪製，其實際實施時各組件的型態、數量及比例可為一種隨意的改變，且其組件布局型態也可能更為複雜。

請參閱圖1，本發明提供一種mos電晶體的製備方法，所述mos電晶體的製備方法包括以下步驟：

s1：提供半導體襯底；

s2：提供第一掩膜，依據所述第一掩膜在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構；

s3：依據所述第一掩膜在所述阱結構內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域；

s4：提供第二掩膜，依據所述第二掩膜在對應於後續要形成阱接出區域的輕摻雜區域進行第一類型離子預注入，使得該區域內的離子摻雜類型由第二類型轉為第一類型；

s5：提供第三掩膜，依據所述第三掩膜在所述半導體襯底內進行第二類型離子注入，以在所述半導體襯底內形成源/漏極；

s6：依據所述第二掩膜在第一類型離子預注入區域內進行第一類型離子注入，以在所述半導體襯底內形成阱接出區域。

在步驟s1中，請參閱圖1中的s1步驟及圖2，提供半導體襯底1。

作為示例，所述半導體襯底1可以為但不僅限於藍寶石襯底、gan襯底、矽襯底或碳化矽襯底。

作為示例，所述半導體襯底1內形成有sti(shallowtrenchisolation，淺溝道隔離)結構2。在所述半導體襯底1內形成所述sti結構2的方法為本領域人員所熟知，此處不再累述。

在步驟s2中，請參閱圖1中的s2步驟及圖3，提供第一掩膜(未示出)，依據所述第一掩膜在所述半導體襯底1內進行第一類型離子注入，以在所述半導體襯底1內形成阱結構5。

作為示例，依據所述第一掩膜在所述半導體襯底1內進行第一類型離子注入，以在所述半導體襯底1內形成阱結構5的具體方法為：

s21：在所述半導體襯底1表面塗覆第一光刻膠層3，使用第一掩膜採用光刻工藝圖形化所述第一光刻膠層3，以在所述第一光刻膠層3內形成貫穿所述第一光刻膠層3的第一開口4，所述第一開口4與後續要形成的阱結構的位置相對應；

s22：依據所述第一光刻膠層3在所述半導體襯底1內進行第一類型離子注入，以在所述 半導體襯底1內形成阱結構5；

s23：去除所述第一光刻膠層3。

請參閱圖4,，在執行步驟s2形成所述阱結構後，執行步驟s3形成所述輕摻雜區域之前，還包括在所述半導體襯底1上依次形成柵氧化層6及柵多晶矽層7的步驟。

作為示例，可以採用現有半導體領域製備柵氧化層及柵多晶矽層的任一種工藝製備本示例中的所述柵氧化層6及所述柵多晶矽層7。

在一示例中，在所述半導體襯底1上依次形成所述柵氧化層6及所述柵多晶矽層7包括以下步驟：

a)採用化學氣相沉積法或物理氣相沉積法在所述半導體襯底1上依次形成氧化物層及多晶矽層；

b)在所述多晶矽層上塗覆光刻膠層，採用光刻工藝圖形化所述光刻膠層，以定義出所述柵氧化層6及所述柵多晶矽層7的圖形；

c)採用刻蝕工藝去除所述柵氧化層6及所述柵多晶矽層7圖形外的所述氧化物層及所述多晶矽層即得到所述柵氧化層6及所述柵多晶矽層7；

d)去除所述光刻膠層。

在步驟s3中，請參閱圖1中的s3步驟及圖5，依據所述第一掩膜在所述阱結構5內進行第二類型離子注入，以在所述阱結構5內形成輕摻雜區域10。

作為示例，依據所述第一掩膜在所述阱結構5內進行第二類型離子注入，以在所述阱結構5內形成輕摻雜區域10的具體方法為：

s31：在所述半導體襯底1表面塗覆第二光刻膠層8，再次使用所述第一掩膜採用光刻工藝圖形化所述第二光刻膠層8，以在所述第二光刻膠層8內形成貫穿所述第二光刻膠層8的第二開口9，所述第二開口9與後續要形成的輕摻雜區域的位置相對應；

s32：依據所述第二光刻膠層8，並採用柵極自對準工藝在所述半導體襯底1內進行第二類型離子注入，以在所述阱結構5內形成輕摻雜區域10；

s33：去除所述第二光刻膠層8。

步驟3)與步驟1)共同使用第一掩膜，可以減少一塊掩膜，從而可以降低生產成本。同時，相對於同時具有低壓阱區和中壓阱區的mos電晶體，步驟3)與步驟1)共同使用第一掩膜，可以減少兩塊掩膜，進一步降低生產成本。

在步驟s4中，請參閱圖1中的s4步驟及圖6，提供第二掩膜(未示出)，依據所述第二掩膜在對應於後續要形成阱接出區域的輕摻雜區域10進行第一類型離子預注入，使得該區域內的離子摻雜類型由第二類型轉為第一類型。

作為示例，依據所述第二掩膜在對應於後續要形成阱接出區域的輕摻雜區域10進行第一類型離子預注入，使得該區域的離子摻雜類型由第二類型轉為第一類型的具體方法為：

s41：在所述半導體襯底1表面塗覆第三光刻膠層11，使用第二掩膜採用光刻工藝圖形化所述第三光刻膠層11，以在所述第三光刻膠層11內形成貫穿所述第三光刻膠層11的第三開口12，所述第三開口12與後續要形成的阱接出區域的位置相對應；

s42：依據所述第三光刻膠:11對所述半導體襯底1內進行第一類型離子注入，使得對應於阱接觸區域的輕摻雜區域10內的離子摻雜類型由第二類型轉為第一類型，以得到第一類型離子預注入區域13；

s43：去除所述第三光刻膠層11。

請參閱圖7，在執行步驟4)將對應於後續要形成阱接出區域的輕摻雜區域的離子摻雜類型由第二類型轉為第一類型之後，執行步驟5)形成所述源/漏極之前，還包括以下步驟：

a)在所述柵氧化層6及所述柵多晶矽層7兩側形成側牆14；在所述柵氧化層6及所述柵多晶矽層7兩側形成所述側牆14的工藝為本領域人員所熟知，此處不再累述；

b)在所述側牆14外側及對應於後續要形成的阱接出區域上方形成互連層15。

作為示例，所述互連層15的材料為多晶矽。

作為示例，在所述側牆14外側及對應於後續要形成的阱接出區域上方形成互連層15的具體方法為：首先，採用化學氣相沉積法或物理氣相沉積法在所述半導體襯底1、所述柵多晶矽層7及所述側牆14表面沉積多晶矽層；其次，在所述多晶矽層表面塗覆光刻膠層，採用光刻工藝圖形化所述光刻膠層，以定義出所述互連層15的圖形；最後，去除所述互連層15圖形外圍的所述多晶矽層，即得到所述互連層15。

在步驟s5中，請參閱圖1中的s5步驟及圖8，提供第三掩膜(未示出)，依據所述第三掩膜採用光刻工藝在所述半導體襯底1內進行第二類型離子注入，以在所述半導體襯底1內形成源/漏極18。

作為示例，依據所述第三掩膜在所述半導體襯底1內進行第二類型離子注入，以在所述半導體襯底1內形成源/漏極18的具體方法為：

s51：在所述半導體襯底1表面塗覆第四光刻膠層16，使用第三掩膜圖形化所述第四光刻膠層16，以在所述第四光刻膠層16內形成貫穿所述第四光刻膠層16的第四開口17，所述第四開口17至少暴露出後續要形成源極/漏極的位置；

s52：依據所述第四光刻膠層16對所述半導體襯底1內進行第二類型離子注入，以在所述半導體襯底1內形成源極/漏極18；

s53：去除所述第四光刻膠層16。

在步驟s6中，請參閱圖1中的s6步驟及圖9，依據所述第二掩膜在第一類型離子預注入區域13內進行第一類型離子注入，以在所述半導體襯底1內形成阱接出區域21。

作為示例，依據所述第二掩膜在第一類型離子預注入區域13內進行第一類型離子注入，以在所述半導體襯底1內形成阱接出區域21的具體方法為：

s61：在所述半導體襯底1表面塗覆第五光刻膠層19，再次使用所述第二掩膜圖形化所述第五光刻膠層19，以在所述第五光刻膠層19內形成貫穿所述第五光刻膠層19的第五開口20，所述第五開口20與後續要形成的阱接出區域的位置相對應；

s62：依據所述第五光刻膠層19對所述半導體襯底1內進行第一類型離子注入，以在所述半導體襯底1內形成所述阱接出區域21；

s63：去除所述第五光刻膠層19。

需要說明的是，在上述mos電晶體的製備方法中，所述第一類型離子注入可以為p型離子注入，此時所述第二類型離子注入為n型離子注入；所述第一類型離子注入還可以為n型離子注入，此時所述第二類型離子注入為p型離子注入。

綜上所述，本發明提供一種mos電晶體的製備方法，所述mos電晶體的製備方法包括以下步驟：提供半導體襯底；提供第一掩膜，依據所述第一掩膜在所述半導體襯底內進行第一類型離子注入，以在所述半導體襯底內形成阱結構；依據所述第一掩膜在所述阱結構內進行第二類型離子注入，以在所述阱結構內形成輕摻雜區域；提供第二掩膜，依據所述第二掩膜在對應於後續要形成阱接出區域的輕摻雜區域進行第一類型離子預注入，使得該區域內的離子摻雜類型由第二類型轉為第一類型；提供第三掩膜，依據所述第三掩膜在所述半導體襯底內進行第二類型離子注入，以在所述半導體襯底內形成源/漏極；依據所述第二掩膜在第一類型離子預注入區域內進行第一類型離子注入，以在所述半導體襯底內形成阱接出區域。本發明的mos電晶體的製備方法通過在阱離子注入與輕摻區域雜離子注入過程中使用同一塊掩膜，可以減少mos電晶體的製備方法中掩膜的使用數量，進而降低生產成本。

上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。