適用於印刷電路板的延遲線的製作方法

2023-09-13 20:23:50

專利名稱：適用於印刷電路板的延遲線的製作方法
技術領域：
本發明是有關於一種延遲線，且特別是有關於一種可降低串音(cross talk)現象的延遲線。
背景技術：
在數位訊號設計中，為了同步接收信號，我們會希望各個信號從傳送 端到接收端的時間能一樣，因此會用線路等長來做設計。但由於layout的 問題，不可能每條線路都為直線設計，而會有傳統的延遲線設計。以S形 的布局方式，將直線的延遲線設置於一較小區域中為常見的傳統延遲線設 計方式，如圖1所示，圖1為根據已知技術的延遲線。由於已知的延遲線 設計會因自身耦合而產生串音效應，使得延遲線所傳遞的信號會比等長的 直線所傳遞的信號更早到達接收端，而導致信號誤判。此外，也會因阻抗 不匹配的情形發生，而造成過衝電壓(over-shoot)或下衝電壓(under-shoot)。
請參照圖2，圖2為根據圖1的信號波形圖。其中，圖2所對應的延 遲線與直線長度相同，信號S1(虛線)表示以延遲線傳遞的信號波形，信號 S2(實線)表示以直線傳遞的信號波形。假設以0.5V作為參考電壓(例如邏 輯高電位的參考電壓電平)，由圖2可知，信號S1會領先信號S2，提早於 時間Tl到達0.5V。
此外，已知技術中，可藉由加大延遲線的布局間隔SW(請參照圖1) 來減少串音效應對信號傳輸的影響，但此方法會大幅增加延遲線所需的布 局面積。

發明內容
本發明提供一種延遲線，適用於印刷電路板，藉由調整延遲線中的電 流方向，使其信號耦合的效應相互抵銷，藉此降低串音效應與信號失真以 及減少電路板布線的空間。承上述，本發明提出一種延遲線，適用於一印刷電路板，上述延遲線 包括第一直線段、 一第二直線段以及一第三直線段。其中，第二直線段相 鄰於第一直線段的一側，第三直線段相鄰於第一直線段的另一側。其中， 第一直線段、第二直線段以及第三直線段相互平行並形成一延遲路徑，且 第二直線段與第三直線段的電流方向相反。
在本發明一實施例中，上述延遲線還包括第一連接線以及第二連接 線，其中第一連接線用以連接第一直線段的一端與第二直線段的一端。第
二連接線用以連接第二直線段的另一端與第三直線段的一端。其中，第一 直線段、第二直線段、第三直線段、第一連接線以及第二連接線形成上述 的延遲路徑。
在本發明一實施例中，上述第一直線段與第三直線段的電流方向相同。
在本發明一實施例中，上述第二直線段分別與第一直線段、第三直線 段之間的間距相等。
在本發明一實施例中，上述延遲線所形成的延遲路徑為螺旋形。
在本發明一實施例中，上述延遲線還包括第四直線段，相鄰於第二直 線段並與第二直線段平行，其中第四直線段的一端連接至第三直線段的一 端，且第四直線段的電流方向與第二直線段相同。
在本發明一實施例中，上述延遲線還包括一第四直線段，相鄰於第三 直線段並與第三直線段平行，其中第四直線段的一端連接至第三直線段的 一端，且第四直線段與第三直線段的電流方向相反。
在本發明一實施例中，上述第一直線段與第二直線段的間距等於第一 直線段與第三直線段的間距。
本發明另提出一種延遲線，適用於一印刷電路板，上述延遲線包括一 線段組與一第三直線段，其中該線段組具有第一直線段與第二直線段，其 中第一直線段與第二直線段的電流方向相同。第三直線段的一側與線段組 相鄰，且第三直線段的電流方向與線段組相反。其中，第一直線段、第二 直線段以及第三直線段相互平行並形成一延遲路徑。
本發明又提出一種延遲線，適用於一印刷電路板包括多個第一直線 段、多個第一連接線、多個第二直線段以及多個第二連接線。其中第一連 接線分別用以連接第一直線段，並以一第一方向由內向外環繞以形成一第一螺旋形走線。第二連接線則分別用以連接第二直線段，並以一第二方向 由內向外環繞以形成一第二螺旋形走線。其中，第二螺旋形走線位於第一 螺旋形走線的外圍，且第二螺旋形走線的一端連接於第一螺旋形走線的一 端以形成一延遲路徑。
在本發明一實施例中，上述第一螺旋形走線由四個第一直線段以及三 個第一連接線所形成，第二螺旋形走線由四個第二直線段以及三個第二連 接線所形成。
在本發明一實施例中，上述第一直線段與第二直線段相互平行且間隔 間距相等。
在本發明一實施例中，上述第一直線段的長度大於第一連接線，第二 直線段的長度大於第二連接線。
在本發明一實施例中，若第一方向為逆時針方向，則第二方向為順時 針方向，若第一方向為順時針方向，則第二方向為順時針方向，若第一方 向為順時針方向，則第二方向為逆時針方向。
在本發明一實施例中，其中上述第一螺旋形走線以逆時針方向，由內 向外環繞兩圈，而上述第二螺旋形走線以順時針方向，由內向外環繞兩圈。
本發明因採用奇偶模態平衡結構，因此相鄰線段上的信號會因為電流 方向相反則抵銷信號耦合的效果，藉此降低整體延遲線的串音效應，改善 傳統延遲線信號超前與失真的問題，同時可以較小的布線面積得到同樣的 延遲路徑，藉此縮小延遲線所需的布局面積。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉較佳實施例， 並配合所附圖式，作詳細說明如下。


圖1為根據己知技術的延遲線。 圖2為根據圖1的信號波形圖。
圖3為根據本發明第一實施例的延遲線布局示意圖。 圖4為根據圖3剖面線I I'的剖面圖。
圖5A 圖5D為根據本實施例的直線段的電流方向示意圖。 圖6A 圖6D為對應上述圖5A 圖5D的延遲線示意圖。 圖7為根據本發明第二實施例的延遲線示意圖。圖8為根據圖7的信號波形圖。
具體實施例方式
第一實施例
圖3為根據本發明第一實施例的延遲線布局示意圖。如圖3所示，延
遲線300包括三個直線段310、 320、 330。直線段310、 320、 330上的電 流方向以+、-符號表示，向右為正，向左為負。因此，直線段320中的電 流往右，而直線段330中的電流往左，藉此可使延遲線300形成奇偶模態 平衡(odd-evenmodebalance)的電路架構。由於奇偶模態的布局架構可讓串 音效應相互抵消，因此可以降低直線段310、 320、 330之間的間隔SW1， 減少延遲線300所需的布局面積。換句話說，只要在布局時，讓每一直線 段的上下兩側相鄰線段的電流方向相反，即可產生一邊是奇模態， 一邊是 偶模態的電路架構。
此外，由等效阻抗與延遲時間的觀點來看，本實施例的延遲線300還 具有較佳的等效阻抗以及較低的時間延遲。請參照圖4，圖4為根據圖3 剖面線I I，的剖面圖。其中直線段310、 320、 330設置於基板410的表 面，基板410的下表面為參考平面420(例如接地)。以中間的直線段310 而言， 一邊是奇模態(例如線段330)，另一邊是偶模態(例如是直線段320)， 因此其等效阻抗&1可以下列方程式表示
formula see original document page 8
而直線段310的延遲時間TD，則可由下列方程式表示:
其中，Z3,o表示直線段310的等效阻抗、TD3,。表示直線段310的延 遲時間、(:310表示直線段310與參考平面420之間的等效電容、L3,o表示 直線段310的自感(self inductance)、C12表示直線段310與直線段320之間 的等效電容、d3表示直線段310與直線段330之間的等效電容、Ln表示直線段310與直線段320之間的互感(mutual inductance)、 L13表示直線段 310與直線段330之間的互感。其中C,2等於C,3, L,2等於Li3。
由Z3,。的結果可知，設置於直線段320、 330之間的直線段310的等 效阻抗與單一線段的等效阻抗相近，不會受到直線段320、 330的影響。 因此延遲線300整體的等效阻抗會與等長直線段的等效阻抗相接近，使其 在電路的設計上，較不會產生阻抗不匹配的現象。而直線段310的延遲時 間TD，也與單一線段時的等效延遲時間相近。換句話說，只要依照本實 施例的技術手段，使上下相鄰直線段的電流方向相反即可降低相鄰直線段 之間的串音幹擾，使延遲線300的信號傳輸特性與等長的直線段相近。
此外，值得注意的是，若直線段320與330的電流方向相同(也就是直 線段320的上下兩側相鄰均為奇模態)，直線段310的等效阻抗Z3,o與延 遲時間TDu。則可由下列方程式表示
由上述方程式(3)、(4)可知，若直線段310上下兩側的線段均為奇模態，
則其等效阻抗Z3,o會受相鄰的直線段影響而有所變化，而其延遲時間
TD3,o也會受到因信號耦合、串音等因素而縮短，進而發生信號超前的現 象。
綜合上述，本實施例的延遲線的電路設計會根據奇偶模態平衡的電路 結構來設計，使個別直線段上下相鄰直線段的電流方向相反。例如以兩個 直線段為一線段組，其中同一線段組的直線段的電流方向相同，而相鄰的 線段組的電流方向則相反。此外，本實施例的延遲線並不受限於參考平面 (例如接地面)的設置位置影響，只要延遲線中各直線段的電流方向符合本 實施例所述的電流方向即可達到降低串音效應的效果。
若以延遲線中四個相鄰的直線段為例，請參照圖5A 圖5D，圖5A 圖5D為根據本實施例的直線段的電流方向示意圖。其中，符號+表示電流 方向向右，符號-表示電流方向向左。請參照圖5A，其相鄰的直線段510 540的電流方向依序為++-，對直線段520或530而言，其上下相鄰的直線段的電流方向相反，符合本實施例的奇偶平衡的電路架構。因此，其串 音效應會受到相互抵消而降低，其整體延遲線的延遲時間與阻抗匹配也會 與等長的直線段相近。此外，本實施例尚提出數種符合奇偶模態平衡的延 遲線設計方式，請參照圖5B 圖5D，其相鄰的直線段的電流方向分別為 —++、 _++_以及+—+。均符合奇偶模態平衡的電路架構，因此均具有增加
阻抗匹配以及降低信號超前的效果，其電路原理相似，在此不再累述。
上述圖5A 圖5D己經針對延遲線中各直線段的電流方向加以說明， 接下來則以實際的延遲線布局結構來說明如何達成上述圖5A 圖5D中的 電流方向。請參照圖6A 圖6D，圖6A 圖6D為對應上述圖5A 圖5D 的延遲線示意圖。請參照圖6A，延遲線601包括直線段610 640以及連 接線650 670。直線段610 640相互平行且間距相等，而連接線650 670主要是用來連接直線段610 640，在圖6A中，連接線650用以連接 直線段620與630，連接線660用以連接直線段630與610，連接線670 用以連接直線段610與640。直線段610 640與連接線650 670會以一 順時鐘方向，由內向外環繞成一螺旋形走線，如延遲線601所示。
在延遲線601中，直線段610 640相互平行且間距相等，若電流由 內而外傳遞，由其延遲路徑則可推知經過每一直線段的電流方向，如圖6A 所示。直線段610與620相同，皆為向右，而直線段630與640相同，皆 為向左。以直線段620為例，其上下相鄰的直線段610與630的電流方向 相反，形成奇偶模態平衡的電路架構。直線段630的上下相鄰直線段620 與640同樣具有電流方向相反的特性。請同時參照圖5A與圖6A，延遲線 601所形成的電流方向由上而下依序為++--，對應於圖5A所要求的電流方 向，因此延遲線601具有抵銷串音效應以及增加阻抗匹配的功效。
圖6B所示的延遲線602則根據逆時鐘方向，由內向外環繞，由上而 下的直線段會形成--++的電流方向，對應於圖5B所要求的電流方向。圖 6C所示的延遲線603則形成-++-的電流方向，對應於圖5C所要求的電流 方向。圖60所示的延遲線604則形成+—+的電流方向，對應於圖5D所要 求的電流方向。由於圖6B 圖6D皆為奇偶模態平衡的延遲線，因此皆具 有抵銷串音效應以及增加阻抗匹配的功效。關於圖6B 圖6D所示延遲線 的其餘電路操作原理請參照上述圖3 圖5D的說明，在此不加累述。值 得注意的是，連接線650 670會依照延遲線601-604的線路結構而用於連接不同的直線段610 640以及對應調整其線段長度，如圖6A 圖6D 所示，在此不加累述。
此外，值得注意的是，圖6A 圖6D所標示直線段610 640以及連 接線650 670位於同一電路板層(同一金屬層)，以上述圖6A 圖6D的 電流路徑而言，其中直線段620的一端則為輸入端INT。前端電路(未示) 可經由介層窗(via)連接至延遲線601 604的輸出端INT進行信號延遲， 然後經由直線段620的輸出端OUT輸出，後端電路(未示)同樣可經由介層 窗連接至輸出端OUT。關於輸入端INT與輸出端OUT的配置，反之亦可， 也就是說，延遲線601 604的電流方向並不受限於由內而外，亦可由外 而內傳遞，其電流方向則可圖6A 圖6D所標示的電流方向相反，但同樣 具有抑制串音效應的功效。
第二實施例
上述第一實施例提供延遲線的基本設計原理，但本發明的延遲線的線 圈數或總長度並不受限於上述第一實施例，設計者也可依照設計需求增減 延遲線的總長度，只要對應上述奇偶模態平衡的設計方式即可達到抑制串 音的效果。
接下來，請參照圖7，圖7為根據本發明第二實施例的延遲線示意圖。 延遲線700包括直線段710 790，其中直線段710 790相互平行，而直 線段710 740則形成第一螺旋形走線，直線段750 780則形成第二螺旋 形走線。直線段710 7卯則經由連接線(如連接線701，其餘未標示)首尾 相連形成巻繞的延遲線700。其中，延遲線700由內向外，以逆時鐘方向 環繞兩圈形成第一螺旋形走線(包括直線段710 740)，然後轉換方向，以 順時鐘方向環繞兩圈以形成第二螺旋形走線(包括直線段750 780)。
就本實施例中的電流路徑而言，直線段790的一端為輸入端INT，直 線段710的另一端為輸出端OUT，後端電路(未示)可經由介層窗連接至輸 出端OUT。關於輸入端INT與輸出端OUT的配置，反之亦可，本實施例 並不受限。此外，值得注意的是，上述直線段710 790均設置於同一電 路板層(同一金屬層)。
當電流是由外而內傳遞時，由延遲線700所形成的延遲路徑可知，直 線段710 780的電流方向可由上而下以--++--++表示，其中直線段780、 760同向，直線段730、 710同向，直線段720、 740同向，直線段750、770同向。換句話說，延遲線700的直線段710 780，可以相鄰的兩個直 線段為一組，其電流方向相同，而下一組直線段的電流方向則相反。
藉此，在直線段710 780中，位於中間部分的直線段(例如710 760)， 其任一直線段的上下相鄰的兩直線段(例如直線段710上下相鄰的直線段 為720、 730)的電流方向會相反而形成奇偶模態平衡的延遲線架構。藉此， 延遲線700便可降低串音效應對信號傳輸的影響，避免信號超前與阻抗不 匹配的問題產生。由於本實施例不僅可降低串音效應對信號傳輸的影響， 且上述直線段710 780之間的線距可小於已知技術，因此更可縮小延遲 線所需的布局面積。
圖8為根據圖7的信號波形圖。其中，圖8所對應的延遲線與直線 長度相同，信號S3(虛線)表示延遲線700傳遞的信號波形，信號S2(實線) 表示直線傳遞的信號波形。假設以0.5V作為參考電壓(例如邏輯高電位的 參考電壓電平)，由圖8可知，信號S3到達0.5V的時間T2與信號S2相 當接近，信號超前的問題並不嚴重。請同時參照圖8與已知技術的圖2， 比較時間Tl與時間T2，即可明顯看出本實施例的延遲線已經明顯改善已 知技術中信號超前的問題。
此外，值得注意的是，當上述直線段的長度大於連接線時，其降低串 音效應的效果會更顯著，因此延遲線700以呈現長方形的布局形狀為佳。 而個別直線段之間的間距實質上相同即可，若因工藝而有所偏差，亦不影 響。此外，使用者亦可依據設計需求增加或改變部分直線段的布局方式， 只要有部分延遲線結構具有奇偶模態平衡(相鄰的直線段具有相反的電流 方向)的架構即可達到降低串音效應的功效。再者，上述圖7僅為本發明的 一實施例，本發明並不受限於此。本技術領域具有通常知識者在經由本發 明的揭露後應可輕易推知其餘可行的延遲線布局方式，在此不加累述。
綜上所述，本發明因採用奇偶模態平衡的布局方式，使延遲線中所產 生的信號耦合相互抵銷，藉此降低串音效應以及避免信號超前與阻抗不匹 配的問題產生。本發明的延遲線設計可直接應用於印刷電路板(Printed Circuit Board, PCB)或晶片設計中，相較於已知技術，本發明的延遲線 所需的線段間距較小，可以較小的布線面積得到同樣的延遲路徑，縮小延 遲線所需的布線面積，降低設計成本。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發 明的精神和範圍內，當可作些許的更動與潤飾，因此本發明的 保護範圍當視權利要求書所界定者為準。
權利要求
1.一種延遲線，適用於印刷電路板，其特徵是，上述延遲線包括第一直線段；第二直線段，相鄰於上述第一直線段的一側；以及第三直線段，相鄰於上述第一直線段的另一側；其中，上述第一直線段、上述第二直線段以及上述第三直線段相互平行並形成延遲路徑，且上述第二直線段與上述第三直線段的電流方向相反。
2. 根據權利要求l所述的延遲線，其特徵是，上述延遲線還包括 第一連接線，用以連接上述第一直線段的一端與上述第二直線段的一端；以及第二連接線，用以連接上述第二直線段的另一端與上述第三直線段的4山 一頓；其中，上述第一直線段、上述第二直線段、上述第三直線段、上述第 一連接線以及上述第二連接線形成上述延遲路徑。
3. 根據權利要求l所述的延遲線，其特徵是，其中上述第一直線段與 上述第三直線段的電流方向相同。
4. 根據權利要求l所述的延遲線，其特徵是，其中上述第一直線段與 上述第二直線段之間的間距等於上述第一直線段與上述第三直線段之間 的間距。
5. 根據權利要求1所述的延遲線，其特徵是，其中上述延遲路徑為螺 旋形。
6. 根據權利要求l所述的延遲線，其特徵是，上述延遲線還包括 第四直線段，相鄰於上述第二直線段，並與上述第二直線段平行，其中上述第四直線段的一端連接至上述第三直線段的一端，且上述第四直線 段的電流方向與上述第二直線段相同。
7. 根據權利要求1所述的延遲線，其特徵是，上述延遲線還包括 第四直線段，相鄰於上述第三直線段，並與上述第三直線段平行，其中上述第四直線段的一端連接至上述第三直線段的一端，且上述第四直線 段與上述第三直線段的電流方向相反。
8. —種延遲線，適用於印刷電路板，其特徵是，上述延遲線包括 線段組，具有第一直線段與第二直線段，其中上述第一直線段與上述第二直線段的電流方向相同；以及第三直線段，上述第三直線段與上述線段組相鄰，且上述第三直線段 的電流方向與上述線段組相反；其中，上述第一直線段、上述第二直線段以及上述第三直線段相互平 行並形成延遲路徑。
9. 根據權利要求8所述的延遲線，其特徵是，上述延遲線還包括-第一連接線，用以連接上述第一直線段的一端與上述第二直線段的一端；以及第二連接線，用以連接上述第二直線段的另一端與上述第三直線段的上山一順；其中，上述第一直線段、上述第二直線段、上述第三直線段、上述第 一連接線以及上述第二連接線形成上述延遲路徑。
10. 根據權利要求8所述的延遲線，其特徵是，其中上述第一直線段 與上述第二直線段之間的間距等於上述第一直線段與上述第三直線段之 間的間距。
11. 根據權利要求8所述的延遲線，其特徵是，其中上述延遲路徑為 螺旋形。
12. 根據權利要求8所述的延遲線，其特徵是，上述延遲線還包括第四直線段，相鄰於上述第二直線段，並與上述第二直線段平行，其 中上述第四直線段的一端連接至上述第三直線段的一端，且上述第四直線 段的電流方向與上述第二直線段相反。
13. —種延遲線，適用於印刷電路板，其特徵是，上述延遲線包括 多個第一直線段，上述這些第一直線段相互平行； 多個第一連接線，分別用以連接上述這些第一直線段，其中上述這些第一直線段與上述這些第一連接線以第一方向由內向外環繞以形成第一 螺旋形走線；多個第二直線段，上述這些第二直線段相互平行；以及多個第二連接線，分別用以連接上述這些第二直線段，其中上述這些 第二直線段與上述這些第一連接線以第二方向由內向外環繞以形成第二 螺旋形走線；其中，上述第二螺旋形走線位於上述第一螺旋形走線的外圍，且上述 第二螺旋形走線的一端連接上述第一螺旋形走線的一端以形成延遲路徑。
14. 根據權利要求13所述的延遲線，其特徵是，其中上述第一螺旋形 走線由四個第一直線段以及三個第一連接線所形成，上述第二螺旋形走線 由四個第二直線段以及三個第二連接線所形成。
15. 根據權利要求13所述的延遲線，其特徵是，其中上述這些第一直線段與上述這些第二直線段相互平行且間距相等。
16. 根據權利要求13所述的延遲線，其特徵是，其中上述這些第一直線段的長度大於上述這些第一連接線，上述這些第二直線段的長度大於上 述這些第二連接線。
17. 根據權利要求13所述的延遲線，其特徵是，其中若上述第一方向 為逆時針方向，則上述第二方向為順時針方向，若上述第一方向為順時針 方向，則上述第二方向為逆時針方向。
全文摘要
一種適用於印刷電路板的延遲線，包括一第一直線段、一第二直線段以及一第三直線段，其中第二直線段與第三直線段分別位於第一直線段的兩側。第一直線段、第二直線段以及第三直線段相互平行並形成一延遲路徑，且第二直線段與第三直線段的電流方向相反。
文檔編號H05K1/11GK101668385SQ200810212550
公開日2010年3月10日 申請日期2008年9月5日 優先權日2008年9月5日
發明者周佳興, 蔡志偉 申請人:華碩電腦股份有限公司