半導體裝置和電子設備的製作方法
2023-08-22 18:20:56 1
技術領域
本發明涉及固體攝像器件、固體攝像器件的製造方法、半導體裝置的製造方法、半導體裝置和電子設備。
背景技術：
例如數碼攝像機、數位相機等電子設備包括諸如固體攝像器件等半導體裝置。例如，固體攝像器件包括CMOS(互補金屬氧化物半導體)型圖像傳感器和CCD(電荷耦合器件)型圖像傳感器。
固體攝像器件具有布置在半導體基板的表面上的多個像素。各像素設置有光電轉換器。光電轉換器例如為光電二極體，其通過利用具有受光面的外部光學系統接收入射光，並進行光電轉換來產生信號電荷。
通常，對於上述固體攝像器件，光電轉換器從半導體基板的設置有電路或配線的正面側接收入射光。在這種情況下，電路和配線遮擋入射光，因此存在難以改善靈敏度的情況。因此，提出了「背投型」固體攝像器件，即光電轉換器從背面側接收入射光，該背面側是正面(半導體基板的設置有電路和配線的一側的面)的相反側(例如，參見日本待審專利申請公報No.2005-150463和日本待審專利申請公報No.2008-182142)。
而且，對於諸如上述固體攝像器件等半導體裝置，提出了「三維封裝」，即將上面設置有不同功能的器件的多塊基板進行層疊，並且將它們相互電連接。在「三維封裝」的情況下，與各功能相對應的最佳電路形成在各基板上，從而能夠容易實現器件功能的改善。例如，將上面設置有傳感器件的傳感器基板和上面設置有對從上述傳感器件輸出的信號進行處理的邏輯電路的邏輯基板進行層疊以組成固體攝像器件。目前，通過對半導體基板打孔來設置焊盤開口，以使焊盤配線的正面露出，並且通過將導電材料填充在焊盤開口中，使得這些器件相互電連接。也就是說，傳感器基板和邏輯基板通過TSV(矽通孔)相互電連接(例如，日本待審專利申請公報No.2010-245506)。
另外，日本專利No.4349232還披露了一種在傳感器晶片上層疊信號處理晶片的固體攝像器件，並且日本待審專利申請公報No.2008-182142還披露了一種將處於半成品狀態的傳感器晶片和處於半成品狀態的信號處理晶片電連接以形成成品的技術。
技術實現要素：
然而，對於諸如上述固體攝像器件等半導體裝置，難以充分改善器件可靠性或產品產出率，或者對於通過將信號處理晶片層疊到傳感器晶片上而構成的上述固體攝像器件，使用如下結構：將屬於邏輯電路的電晶體設置在傳感器晶片上的像素的垂直方向上。對於這種結構，屬於邏輯電路的電晶體中由熱載流子(具有由電晶體內的電場的膨脹獲得的能量的載流子((電子或空穴))發出的光的不良影響是受到關注的問題。也就是說，傳感器晶片上的像素探測到由熱載流子發出的光時，該光在圖像中表現為噪聲，並且會導致圖像質量劣化。
為此，本發明的一個實施例提供了一種半導體裝置，其包括：傳感器基板，所述傳感器基板包括：第一半導體基板；第一配線層，形成在所述第一半導體基板的第一主面側；絕緣材料層，形成在所述第一半導體基板的第二主面側；連接導電層，形成在所述絕緣材料層上，其中，所述連接導電層的上面側包括凹部；第一膜，形成在所述連接導電層上且覆蓋所述連接導電層的所述凹部的內表面；和第二膜，形成在所述第一膜上，其中，所述第一膜和所述第二膜中的至少一部分在所述凹部內；和邏輯基板，所述邏輯基板包括：第二半導體基板；和第二配線層，形成在所述第二半導體基板的第一主面側，其中，所述傳感器基板和所述邏輯基板結合在一起以使所述第一配線層面對所述第二配線層，且所述連接導電層將所述第一配線層中的第一配線與所述第二配線層中的第二配線電連接。
本發明的另一實施例提供了一種電子設備，其包括：半導體裝置，所述半導體裝置包括：傳感器基板，所述傳感器基板包括：第一半導體基板；第一配線層，形成在所述第一半導體基板的第一主面側；絕緣材料層，形成在所述第一半導體基板的第二主面側；連接導電層，形成在所述絕緣材料層上，其中，所述連接導電層的上面側包括凹部；第一膜，形成在所述連接導電層上且覆蓋所述連接導電層的所述凹部的內表面；和第二膜，形成在所述第一膜上，其中，所述第一膜和所述第二膜中的至少一部分在所述凹部內；和邏輯基板，所述邏輯基板包括：第二半導體基板；和第二配線層，形成在所述第二半導體基板的第一主面側，其中，所述傳感器基板和所述邏輯基板結合在一起以使所述第一配線層面對所述第二配線層，且所述連接導電層將所述第一配線層中的第一配線與所述第二配線層中的第二配線電連接；和光學系統，被構造為將入射光引導至所述半導體裝置。
本發明的另一實施例提供了一種固體攝像器件，所述固體攝像器件包括：傳感器基板，所述傳感器基板具有像素區域，在所述像素區域上排列有光電轉換器；驅動電路，所述驅動電路設置在所述傳感器基板的與所述光電轉換器的受光面相反的正面側上；絕緣層，所述絕緣層設置在所述受光面上並且具有階梯結構，在所述階梯結構中，所述像素區域的膜厚度比設置在所述像素區域外側的周邊區域的膜厚度薄；配線，所述配線在所述周邊區域中設置成位於所述受光面側；以及片上透鏡，所述片上透鏡設置在所述絕緣層上的與所述光電轉換器對應的位置處。
本發明的另一實施例提供了一種固體攝像器件的製造方法，所述製造方法包括以下步驟：在設置在傳感器基板上的像素區域中排列光電轉換器；在所述傳感器基板上的與所述光電轉換器的受光面相反的正面側上形成驅動電路；在所述受光面上將絕緣層形成在所述傳感器基板上；在設置在所述像素區域外部的周邊區域中，將配線形成在所述受光面側；在形成所述絕緣層和所述配線之後，通過相對所述周邊區域選擇性地減薄所述絕緣層中的與所述像素區域對應的部分，在所述絕緣層中形成階梯結構；並且在形成有所述階梯結構的所述絕緣層上的與所述光電轉換器對應的位置處形成片上透鏡。
本發明的另一實施例提供了一種半導體裝置的製造方法，所述製造方法包括如下步驟：形成上面設置有第一配線的第一電路基板；形成上面設置有第二配線的第二電路基板；使所述第一電路基板面對所述第二電路基板的上表面，並且將所述第一電路基板層疊並結合至所述第二電路基板的所述上表面；在所述第一電路基板和所述第二電路基板的層疊體上，在所述第一配線的上表面上形成第一開口，並且在所述第二配線的上表面上形成第二開口；通過在所述第一開口和所述第二開口內填充金屬材料來形成連接導電層，從而設置第一插頭和第二插頭並且設置用於連接所述第一插頭和所述第二插頭的連接配線；形成鈍化膜，以覆蓋所述連接導電層中的所述連接配線的上表面。在形成所述鈍化膜的所述步驟中，通過使用高密度等離子體CVD法、O3TEOS CVD法或ALD法形成由SiO2、SiOC或SiOF中一者構成的絕緣膜、通過使用塗布法形成由HSQ、MSQ、Par、PAE或BCB中一者構成的絕緣膜、或者通過使用高密度等離子體CVD法或ALD法形成由SiN、SiON、SiC或SiCN中一者構成的絕緣膜，來形成所述鈍化膜。
本發明的另一實施例提供了一種半導體裝置，所述半導體裝置包括：層疊體，在所述層疊體中，上面設置有第一配線的第一電路基板面對並結合至上面設置有第二配線的第二電路基板的上表面；連接導電層，所述連接導電層設置在所述層疊體的上表面側，並且電連接所述第一配線和所述第二配線；以及鈍化膜，所述鈍化膜設置在所述層疊體的上表面上，以覆蓋所述連接導電層。所述連接導電層還包括第一插頭和第二插頭以及連接配線，所述第一插頭和所述第二插頭是通過在第一開口和第二開口中填充金屬材料來設置的，在所述第一電路基板和所述第二電路基板的所述層疊體上，所述第一開口形成在所述第一配線的上表面上，並且所述第二開口形成在所述第二配線的上表面上，並且所述連接配線由金屬材料形成，以用於連接所述第一插頭和所述第二插頭，其中，所述鈍化膜是通過使用高密度等離子體CVD法、O3TEOS CVD法或ALD法形成由SiO2、SiOC或SiOF中一者構成的絕緣膜來形成的、通過使用塗布法形成由HSQ、MSQ、Par、PAE或BCB中一者構成的絕緣膜來形成的、或者通過使用高密度等離子體CVD法或ALD法形成由SiN、SiON、SiC或SiCN中一者構成的絕緣膜來形成的。
本發明的另一實施例提供了一種電子裝置，所述電子裝置包括：層疊體，在所述層疊體中，上面設置有第一配線的第一電路基板面對並結合至上面設置有第二配線的第二電路基板的上表面；連接導電層，所述連接導電層設置在所述層疊體的上表面側，並且電連接所述第一配線和所述第二配線；以及鈍化膜，所述鈍化膜設置在所述層疊體的上表面上，以覆蓋所述連接導電層。所述連接導電層還包括第一插頭和第二插頭以及連接配線，所述第一插頭和所述第二插頭是通過在第一開口和第二開口中填充金屬材料來設置的，在所述第一電路基板和所述第二電路基板的所述層疊體上，所述第一開口形成在所述第一配線的上表面上，並且所述第二開口形成在所述第二配線的上表面上，並且所述連接配線由金屬材料形成，以用於連接所述第一插頭和所述第二插頭，其中，所述鈍化膜是通過使用高密度等離子體CVD法、O3TEOS CVD法或ALD法形成由SiO2、SiOC或SiOF中一者構成的絕緣膜來形成的、通過使用塗布法形成由HSQ、MSQ、Par、PAE或BCB中一者構成的絕緣膜來形成的、或者通過使用高密度等離子體CVD法或ALD法形成由SiN、SiON、SiC或SiCN中一者構成的絕緣膜來形成的。
本發明的另一實施例提供了一種固體攝像器件，所述固體攝像器件包括：傳感器晶片，所述傳感器晶片具有上面布置有多個光電轉換器的受光層；信號處理晶片，所述信號處理晶片層疊在所述傳感器晶片上，並且具有電路層，所述電路層上形成有用於驅動所述傳感器晶片的邏輯電路；以及配線層，所述配線層布置在所述受光層和所述電路層之間，並且具有用於進行信號發送/接收的配線。在所述配線層的未形成有所述配線的區域中布置有具有遮光能力的遮光膜。
本發明的另一實施例提供了一種電子設備，所述電子設備包括上述實施例所述的固體攝像器件。
因此，本發明提供了能夠對裝置可靠性、製造產出率等方面進行改進的半導體裝置的製造方法、半導體裝置和電子設備。
根據上述本發明，在配線設置於像素區域的外側的周邊區域中的背投型固體攝像器件的情況下，通過選擇地將像素區域的絕緣層部分刻成更薄，從而能夠減小片上鏡頭與受光面之間的距離。因此，可以改善光電轉換器的光接收性能。
附圖說明
圖1是表示應用了本發明技術的固體攝像器件的實施例的示意結構圖；
圖2是表示第一實施例的固體攝像器件的結構的主要部分的剖面圖；
圖3A和3B是表示第一實施例的固體攝像器件的製造過程的過程剖面圖(部分1)；
圖4A和4B是表示第一實施例的固體攝像器件的製造過程的過程剖面圖(部分2)；
圖5A至5C是表示第一實施例的固體攝像器件的製造過程的過程剖面圖(部分3)；
圖6A至6C是表示第一實施例的固體攝像器件的製造過程的過程剖面圖(部分4)；
圖7是表示第二實施例的固體攝像器件的結構的主要部分的剖面圖；
圖8A至8C是表示第二實施例的固體攝像器件的製造過程的過程剖面圖(部分1)；
圖9A和9B是表示第二實施例的固體攝像器件的製造過程的過程剖面圖(部分2)；
圖10A和10B是表示第二實施例的固體攝像器件的製造過程的過程剖面圖(部分3)；
圖11是表示第三實施例的固體攝像器件的結構的主要部分的剖面圖；
圖12A至12C是表示第三實施例的固體攝像器件的製造過程的過程剖面圖(部分1)；
圖13A和13B是表示第三實施例的固體攝像器件的製造過程的過程剖面圖(部分2)；
圖14是表示第四實施例的固體攝像器件的結構的主要部分的剖面圖；
圖15A至15C是表示第四實施例的固體攝像器件的製造過程的過程剖面圖(部分1)；
圖16A至16C是表示第四實施例的固體攝像器件的製造過程的過程剖面圖(部分2)；
圖17是表示第五實施例的固體攝像器件的結構的主要部分的剖面圖；
圖18表示第六實施例的固體攝像器件的主要部分的結構；
圖19表示第六實施例的固體攝像器件的主要部分的結構；
圖20表示第六實施例的固體攝像器件的主要部分的結構；
圖21表示第六實施例的固體攝像器件的主要部分的結構；
圖22表示第六實施例的固體攝像器件的製造方法的主要部分；
圖23表示第六實施例的固體攝像器件的製造方法的主要部分；
圖24表示第六實施例的固體攝像器件的製造方法的主要部分；
圖25表示第六實施例的固體攝像器件的製造方法的主要部分；
圖26表示第六實施例的固體攝像器件的製造方法的主要部分；
圖27表示第六實施例的固體攝像器件的製造方法的主要部分；
圖28表示第六實施例的固體攝像器件的製造方法的主要部分；
圖29表示第六實施例的固體攝像器件的製造方法的主要部分；
圖30表示第六實施例的固體攝像器件的製造方法的主要部分；
圖31表示第六實施例的固體攝像器件的製造方法的主要部分；
圖32表示第六實施例的比較例的情況；
圖33A至33C表示第六實施例的比較例的情況；
圖34是表示第六實施例的連接導電層的連接配線的示意圖；
圖35是表示第六實施例的設置有連接配線的凹部的部分的示意圖；
圖36表示第八實施例的固體攝像器件的主要部分的結構；
圖37是表示層疊型攝像器件的結構示例的剖面圖；
圖38是表示現有技術的結構示例中的層疊型攝像器件的剖面圖；
圖39是表示配線設計規則的示例的示意圖；
圖40表示根據設計規則的遮光膜的寬度和最小間距之間的關係；
圖41A至41D表示形成為具有最大有效比的遮光膜布局；
圖42是表示每個布局的遮光能力的示意圖；
圖43A和43B表示按照兩種圖案布置的遮光膜的示例；
圖44A和44B表示雙層結構的遮光膜的結構示例；
圖45表示在按照兩種圖案布置遮光膜時的遮光能力；
圖46表示在遮光膜布置周期的偏移量與遮光能力之間的關係；
圖47表示使用線狀的遮光膜布置；
圖48表示使用線狀的遮光膜布置中的遮光能力；
圖49表示僅作為第一層遮光膜中的空間的那些部分布置有第二層遮光膜的布局；
圖50表示在重疊寬度和遮光能力之間的關係；
圖51表示配線層的平面結構；並且
圖52是使用通過應用本發明而獲得的固體攝像器件的電子設備的結構示意圖。
具體實施方式
實施方式中固體攝像器件的示意性構造示例
圖1表示三維結構的固體攝像器件的示意性構造，其是應用有本發明技術的背投式固體攝像器件的實施例。圖1所示的固體攝像器件1具有傳感器基板2和電路基板9，在傳感器基板2上形成具有陣列形式的光電轉換器，電路基板9以層疊在傳感器基板2上的狀態結合至傳感器基板2。
傳感器基板2具有像素區域4，像素區域4的一個面是受光面A，多個包含光電轉換器的像素3以二維方式排列在受光面A上。在像素區域4上，在行方向上排列有多條像素驅動線5，在列方向上排列有多條垂直信號線6，一個像素3設置成與一條像素驅動線5和一條垂直信號線6相連。各像素3設置有光電轉換器、電荷累積單元以及由多個電晶體(所謂的MOS電晶體)和電容器等構成的像素電路。注意，像素電路的一部分設置在正面側，該正面側是受光面A的相反側。而且，多個像素共用像素電路的一部分。
此外，傳感器基板2具有在像素區域4外側的周邊區域7。周邊區域7中設置有包括電極焊盤在內的配線8。如有必要，配線8與像素驅動線5、垂直信號線6以及像素電路相連接，並且還與設置在電路基板9上的驅動電路相連接。
電路基板9在面對傳感器基板2側的表面側具有驅動電路，例如用於對設置在傳感器基板2上的像素3進行驅動的垂直驅動電路10、列信號處理電路11、垂直驅動電路12以及系統控制電路13等。此處的驅動電路連接至傳感器基板2側的配線8。注意，設置在傳感器基板2的正面側的像素電路是驅動電路的一部分。
第一實施例
固體攝像器件的構造
將絕緣層和埋入配線設置成階梯結構的示例
圖2是表示第一實施例的固體攝像器件1-1的構造的主要部分的剖面圖，並且是圖1中的像素區域4與周邊區域7之間的邊界附近的剖面圖。下面將根據此處的主要部分的剖面圖來描述第一實施例的固體攝像器件1-1的構造。
圖2所示的第一實施例的固體攝像器件1-1是以如下狀態一體結合的三維結構的固體攝像器件：如上所述，傳感器基板2與電路基板9層疊。在傳感器基板2的正面側，即在面對電路基板9側的表面上，設置有配線層2a以及覆蓋配線層2a的保護膜2b。另一方面，在電路基板9的正面側，即在面對傳感器基板2側的表面上，設置有配線層9a以及覆蓋配線層9a的保護膜9b。而且，在電路基板9的背面側上，設置有保護膜9c。這裡，傳感器基板2和電路基板9在保護膜2b和保護膜9b之間結合在一起。
而且，在傳感器基板2的與電路基板9相反側的表面上，即在受光面A上，設置有配線8、遮光膜16以及階梯結構的絕緣層14，並且在遮光膜16上，還依次層疊有透明保護膜17、彩色濾光片18、片上透鏡(on-chip lens)19。第一實施例的一個特定特徵是：絕緣層具有階梯狀結構，並且片上透鏡19設置在該階梯狀結構的下部。
下面，將按順序說明傳感器基板2側上的層的配置、電路基板9側上的層的配置、以及配線8、遮光膜16、透明保護膜17、彩色濾光片18、片上透鏡19和具有階梯狀結構的絕緣層14的配置。
傳感器基板2
傳感器基板2例如是由薄膜化的單晶矽製成的半導體基板。在傳感器基板2的像素區域4內沿著受光面A排列有多個光電轉換器20。光電轉換器20具有由n型擴散層和p型擴散層形成的層疊結構。注意，光電轉換器20是以各像素為單位設置的，且附圖示出了一個像素的剖面圖。
在傳感器基板2的與受光面A相反的正面側，設置有由n+型雜質層製成的浮動擴散部FD、電晶體Tr的源極/漏極21、以及在圖中省略掉的另一雜質層和器件隔離部22等。
另外，在傳感器基板2上，貫穿傳感器基板2的貫通孔23設置在像素區域4外側的周邊區域7中。貫通孔23是由填充在連接孔(其形成在貫穿傳感器基板2中)中的導電材料形成的，並且在導電材料與傳感器基板2之間設置有隔離絕緣膜24。
配線層2a(傳感器基板2側)
設置在傳感器基板2的正面上的配線層2a在其與傳感器2之間的界面側上具有傳輸柵極TG和電晶體Tr的柵極電極25(其隔著圖中省略掉的柵極絕緣膜設置)，以及圖中省略的其他電極。而且，傳輸柵極TG和柵極電極25覆蓋有層間絕緣膜26，並且設置在層間絕緣膜26中的溝槽圖案中設置有例如由銅(Cu)製成的埋入配線27作為多層配線。埋入配線27通過通孔(via)相互連接，並且其一部分連接至源極/漏極21、傳輸柵極TG以及柵極電極25。而且，設置在傳感器基板2中的貫通孔23也與埋入配線27連接，像素電路是由電晶體Tr和埋入配線27等構成的。
形成有上述埋入配線27的層間絕緣膜26的上方設置有絕緣保護膜2b，傳感器基板2在絕緣保護膜2b的表面上結合至電路基板9。
電路基板9
電路基板9是例如由薄膜化的單晶矽製成的半導體基板。在電路基板9的面對傳感器基板2的表面層上，設置有電晶體Tr的源極/漏極31，以及在圖中省略的雜質層和器件隔離部32等。
另外，還設置有貫穿電路基板9的貫通孔33。貫通孔33是由填充在連接孔(其貫穿電路基板9)中的導電材料製成的，並且在電路基板9與導電材料之間設置有隔離絕緣膜34。
配線層9a(電路基板9側)
設置在電路基板9的正面上的配線層9a在其與電路基板9之間的界面側具有柵極電極35(其隔著圖中省略掉的柵極絕緣膜設置)以及圖中省略掉的其他電極。柵極電極35和其他電極覆蓋有層間絕緣膜36，在設置在層間絕緣膜36中的溝槽圖案中設置有例如由銅(Cu)製成的埋入配線37作為多層配線。埋入配線37通過通孔相互連接，並且其一部分連接至源極/漏極31和柵極電極35。而且，設置在電路基板9上的貫通孔33也連接與埋入配線37連接，驅動電路是由電晶體Tr和埋入配線37等構成的。
形成有上述埋入配線37的層間絕緣膜36的上方設置有絕緣保護膜9b，並且電路基板9在保護膜9b正面上與傳感器基板2結合。另外，在電路基板9的與正面(其上設置有配線層9a)側相反的背面側上，設置有用於覆蓋電路基板9的保護膜9c，並且在保護膜9c上設置有用於暴露貫通孔33的焊盤開口33a。
絕緣層14
絕緣層14設置在傳感器基板2的受光面A上。絕緣層14的特徵在於具有如下階梯狀結構：像素區域4的膜厚度比周邊區域7的膜厚度更薄。該絕緣層14以例如使用不同絕緣材料的層疊膜的方式設置，並且例如從受光面A側開始依次由防反射膜14-1、界面電平抑制膜14-2、蝕刻停止膜14-3、溝槽形成膜14-4和覆蓋膜14-5五層構成。
防反射膜14-1是通過使用例如二氧化鉿(HfO2)、氧化鉭(Ta2O5)、氮化矽等折射率高於二氧化矽的絕緣材料構成。界面電平抑制膜14-2例如是通過使用二氧化矽(SiO2)構成。蝕刻停止膜14-3是通過使用與用於上層的溝槽形成膜14-4的材料相比保持較低的蝕刻選擇比的材料構成，並且例如是通過使用氮化矽(SiN)構成的。溝槽形成膜14-4例如是通過使用二氧化矽(SiO2)構成的。覆蓋膜14-5例如是使用氮化矽(SiN)構成的。
在像素區域4中，通過去除由覆蓋膜14-5、溝槽形成膜14-4和蝕刻停止膜14-3構成的上層部分使得絕緣層14的五層結構被薄化成具有由防反射膜14-1和界面電平抑制膜14-2構成的雙層結構。另一方面，在周邊區域7的厚膜部分中，在從頂部開始的第二層的溝槽形成膜14-4中形成將在下面描述的內部設置有配線8的配線溝槽。
配線8
在受光面A側的周邊區域7中，在絕緣層14中設置配線8作為埋入的埋入配線。將配線8埋入在配線溝槽中，該配線溝槽形成在絕緣層14中所包含的溝槽形成膜14-4中，並且配線8與貫穿下層(其由蝕刻停止膜14-3、界面電平抑制膜14-2和防反射膜14-1構成)的貫通孔23連接。
隔著連續覆蓋配線溝槽(其形成在溝槽形成膜14-4中)及其的下方層中的連接孔的內壁的隔離絕緣膜24，通過在該配線溝槽和連接孔中填充入銅(Cu)，來一體形成配線8和貫通孔23。該隔離絕緣膜是通過使用例如氮化矽等具有防止銅(Cu)擴散功能的材料構成的。注意，配線8的上部處於由覆蓋膜14-5(其構成絕緣層4的最上層)覆蓋的狀態。
遮光膜16
在受光面A側，遮光膜16設置在像素區域4中的絕緣層14的階梯部的下部上，即位於絕緣層14的層疊結構的下層部分中所包含的界面電平抑制膜14-2的上方。遮光膜16具有與光電轉換器20對應的多個光接收開口16a。
遮光膜16是通過使用諸如鋁(Al)或鎢(W)等具有優異阻光性的導電材料構成的，並且在設置在絕緣層14中的開口處以接地的狀態設置在傳感器基板2上。
透明保護膜17
透明保護膜17設置成覆蓋絕緣層14和遮光膜16。透明保護膜17例如使用丙烯酸樹脂等。
濾色器18
濾色器18設置成與光電轉換器20相對應，並且包括與光電轉換器20對應的顏色。各顏色的濾色器18的排列沒有限制。
片上透鏡19
片上透鏡19設置成與光電轉換器20相對應，並且使入射光聚集在光電轉換器20中。
固體攝像器件的製造方法
下面，將根據圖3A至6C的過程剖面圖對具有上述結構的固體攝像器件1-1的製造方法進行說明。
圖3A
首先，如圖3A所示，將多個光電轉換器20布置在傳感器基板2的像素區域4中，並且在像素區域4上還形成諸如浮動擴散部FD等雜質層和器件隔離部22。接著，在傳感器基板2的正面上形成傳輸柵極TG和柵極電極25，另外通過形成埋入配線27和層間絕緣膜26來設置配線層2a，並且使用保護膜2b覆蓋配線層2a的上部。另一方面，在電路基板9上形成諸如源極/漏極31等雜質層和器件隔離部32。接著，在電路基板9的正面上形成柵極電極35，另外通過形成埋入配線37和層間絕緣膜36來設置配線層9a，在從配線層9a到電路基板9之間形成貫通孔33，並且使用保護膜9b覆蓋配線層9a的上部。
之後，在保護膜2b和保護膜9b之間將傳感器基板2和電路基板9結合在一起。在結合在一起之後，根據需要對傳感器基板2的受光面A側進行薄膜化。到目前為止的過程對於各個步驟沒有特定限制，並且可以使用通常的技術來進行結合。
圖3B
如圖3B所示，在傳感器基板2的受光面A上依次層疊地形成防反射膜14-1、界面電平抑制膜14-2、蝕刻停止膜14-3和溝槽形成膜14-4。防反射膜14-1例如由二氧化鉿(HfO2)製成，並且通過原子層沉積法形成為具有10nm至300nm(例如60nm)的膜厚度。界面電平抑制膜14-2例如由二氧化矽(SiO2)製成，並且使用P-CVD(等離子體化學氣相沉積)法形成為具有200nm的膜厚度。蝕刻停止層14-3例如由氮化矽(SiN)製成，並且使用P-CVD方法形成為具有360nm的膜厚度。溝槽形成膜14-4例如由二氧化矽(SiO2)製成，並且使用P-CVD方法形成為具有200nm的膜厚度。
上面形成的四層用於構成具有上述階梯結構的絕緣層14的一部分的膜。
圖4A
隨後，如圖4A所示，在傳感器基板2的周邊區域7中在最上層的溝槽形成膜14-4中形成配線溝槽8a。在該情況下，使用抗蝕劑圖案(這裡在圖中未示出)作為掩模對由二氧化矽(SiO2)製成的溝槽形成膜14-4進行蝕刻。在這裡的蝕刻中，通過下層的由氮化矽(SiN)製成的蝕刻停止膜14-3使蝕刻停止。當蝕刻結束時，去除抗蝕劑圖案。
圖4B
接著如圖4B所示，在配線溝槽8a的底部中形成深度適當的連接孔23a。這些連接孔23a僅必須形成為到達配線層2a的埋入配線27或配線層9a的埋入配線37的上部的深度處，並且不必使埋入配線27和埋入配線37暴露於連接孔23a的底部。在該情況下，對於連接孔23a的每個深度而言，形成多個抗蝕劑圖案(在該附圖中未示出)，並且使用這裡的抗蝕劑圖案作為掩模對傳感器基板2和層間絕緣膜26進行多次蝕刻。當各蝕刻結束時，去除抗蝕劑圖案。
圖5A
接著，如圖5A所示，以覆蓋配線溝槽8a的內壁或連接孔23a的內壁的狀態在溝槽形成膜14-4中形成隔離絕緣膜24。現在，將要形成例如具有兩層結構的隔離絕緣膜24：首先使用P-CVD方法形成膜厚度為70nm的氮化矽膜24-1，接著使用P-CVD方法形成膜厚度為900nm的二氧化矽膜24-2。注意，隔離絕緣膜24不限於層疊結構，並且可以為例如二氧化矽膜或氮化矽膜的單層結構。
圖5B
隨後，如圖5B所示，通過在高各向異性的蝕刻條件下進行蝕刻來去除隔離絕緣膜24，從而去除溝槽形成膜14-4上部處、配線溝槽8a的底部處以及連接孔23a頂部處的隔離絕緣膜24。接著，通過蝕刻去除連接孔23a底部的層間絕緣膜26、保護膜2b和保護膜9b，從而進一步對連接孔23a進行蝕刻。因此，使得埋入配線27或埋入配線37暴露於連接孔23a的底部。
注意，通過使用這種蝕刻，在層間絕緣膜26由二氧化矽膜製成的情況下，還通過蝕刻減薄了作為隔離絕緣膜24的下層的由二氧化矽製成的溝槽形成膜14-4的表面層。而且，在保護膜2b和保護膜9b由氮化矽薄膜製成的情況下，還通過蝕刻減薄了配線溝槽8a的底部上的由氮化矽製成的蝕刻停止膜14-3。因此，在形成由氮化矽製成的蝕刻停止膜14-3和由二氧化矽製成的溝槽形成膜14-4時，在考慮到這裡所述的減薄量的情況下來設定這些膜的膜厚度。
圖5C
接著，如圖5C所示，通過將導電材料一體地填充在配線溝槽8a和連接孔23a中，配線8以埋入配線的形式形成在配線溝槽8a內，並且在連接孔23a內形成貫穿傳感器基板2的貫通孔23。現在，首先，在配線溝槽8a和連接孔23a中填充有導電材料的的狀態下，在溝槽形成膜14-4上形成導電材料膜(例如，銅(Cu)薄膜)，接著使用化學機械研磨(CMP)方法進行研磨以去除在溝槽形成膜14-4上的導電材料膜。因此，導電材料只保留在配線溝槽8a和連接孔23a內，從而在傳感器基板2的受光面A側上在周邊區域7中形成用於連接配線8的貫通孔23。
圖6A
接著，如圖6A所示，以覆蓋配線8和溝槽形成膜14-4的形式，形成對用於構成配線8的銅(Cu)具有防擴散作用的覆蓋膜14-5。現在，例如以70nm的膜厚度形成氮化矽膜作為覆蓋膜14-5。因此，按照防反射膜14-1、界面電平抑制膜14-2、蝕刻停止膜14-3、溝槽形成膜14-4和覆蓋膜14-5的順序以層疊方式在傳感器基板2的受光面A上形成了五層結構的絕緣層14。注意，在由氮化矽製成的最上面的覆蓋膜14-5上，可以適當地形成另一層二氧化矽膜。
圖6B
隨後，如圖6B所示，選擇地使絕緣層14的與像素區域4對應的部分變成比與周邊區域7對應的部分更薄的膜，並由此在絕緣層14中形成階梯結構。在該情況下，使用圖中未示出的抗蝕劑圖案作為掩模對由氮化矽(SiN)製成的覆蓋膜14-5進行蝕刻，之後改變條件來蝕刻由二氧化矽(SiO2)製成的溝槽形成膜14-4。在該情況下，利用下層的由氮化矽(SiN)製成的蝕刻停止膜14-3使蝕刻停止。接著，進一步改變條件來蝕刻蝕刻停止膜14-3。
因此，受光面A上的絕緣層14具有階梯狀結構，其中像素區域4的膜厚度比周邊區域7的膜厚度更薄，並且具有膜在像素區域4上較薄的腔結構。在這種狀態下，只有防反射膜14-1和界面電平抑制膜14-2保留在像素區域4中。另一方面，五層結構的絕緣層14在周邊區域7中保持不變。另外，絕緣層14的階梯結構中的階梯大約為500nm。
注意，可以在不影響配線8的範圍內將絕緣層14中的薄膜部分設定為具有較寬的範圍，從而防止了由於絕緣層14的階梯形式使後來形成的透明平坦化膜的塗層的不均勻性惡化的原因而引起入射光對光電轉換器20的影響。
圖6C
接著，如圖6C所示，在絕緣層14的階梯的下部上，形成使傳感器基板2露出的開口14a。在該情況下使用該圖未示出的抗蝕劑圖案作為掩模對界面電平抑制膜14-2和防反射膜14-1進行蝕刻。注意，開口14a形成在避開了光電轉換器20上方的位置處。
接著，使通過開口14a已接地至傳感器基板2的遮光膜16在絕緣層14的臺階下部上形成圖案。這裡的遮光膜16具有與光電轉換器20對應的光接收開口16a。現在，首先使用濺射成膜法在絕緣層14的頂部上形成例如濾(Al)或鎢(W)等具有遮光能力的導電材料膜。隨後，通過使用該附圖未示出的抗蝕劑圖案作為掩模蝕刻導電材料膜上的圖案，具有與每個光電轉換器對應的光接收開口16a的遮光膜16廣泛地覆蓋臺階的下部，並且接地至傳感器基板2。
遮光膜16可以具有如下形式：遮光膜16在絕緣層14的臺階的上部上被去除，並且廣泛地覆蓋臺階的下部。因此，在較寬的範圍上降低了絕緣層14中的階梯形式。
圖2
之後，如圖2所示，以覆蓋遮光膜16的形式形成由具有透光性的材料製成的透明保護膜17。使用例如旋塗方法等塗布方法來形成透明保護膜17。接著，在透明保護膜17上形成顏色與光電轉換器20對應的濾色器18，另外在濾色器18上形成與光電轉換器20對應的片上透鏡19。另外，通過研磨電路基板9的暴露面使電路基板9變得更薄，並且使通孔33露出以變成貫通孔33。隨後，以覆蓋貫通孔33的狀態在電路基板9的頂部上形成保護膜9c，並且形成使得貫通孔33露出的焊盤開口33a，由此完成了固體攝像器件1-1。
第一實施例的優點
具有上述結構的固體攝像器件1-1是在像素區域4的外側的周邊區域7中設置有配線8的背投型固體攝像器件。在這種結構中，在受光面A的頂部上設置有像素區域4的膜厚度比周邊區域7的膜厚度更薄的階梯結構的絕緣層14，並且在絕緣層14的頂部上設置片上透鏡19。因此，在周邊區域7中，可以在不影響配線8的結構的情況下確保絕緣層14的膜厚，另一方面在像素區域4中，可以使得絕緣層14更薄，並且能夠減小在受光面A上方的片上透鏡19與受光面A之間的距離。
現在，如在現有技術的結構中，如果該結構具有覆蓋有絕緣膜的遮光膜並且在該絕緣膜的頂部上設置配線，則以覆蓋配線的形式設置另一絕緣膜，並且在該絕緣膜的頂部設置片上透鏡。因此，片上透鏡設置在受光面的頂部上，從而片上透鏡與受光面之間隔著至少兩層絕緣膜，因此從受光面到片上透鏡的距離較大，從而使光電轉換器的光接收性能劣化。另外，遮光膜的圖案形式被轉印到形成在遮光膜頂部上的絕緣膜的正面上，因此在形成配線溝槽在此絕緣膜中形成埋入配線的情況下，難以進行精確的圖案化。因此，通過在遮光膜頂部上形成平坦絕緣層，能夠確保用於形成配線溝槽的圖案化的精度。但是，從受光面到片上透鏡的距離由於該平坦絕緣膜而變得更大，因此光電轉換器的光接收性能進一步惡化。
相反，第一實施例的製造方法是這樣過程：在形成絕緣層14和埋入在絕緣層14中的配線8之後，將像素區域4中的絕緣層14薄化從而形成階梯結構，之後在像素區域4中形成片上透鏡19。因此，用於形成配線8的絕緣層部分不會以厚膜的形式保留在像素區域4中，並且能夠使得片上透鏡19與受光面A之間的距離變小。
因此，根據第一實施例，在具有設置在周邊區域7(位於像素區域4外側)中的配線8的背投型固體攝像器件1-1中，可以確保配線8的圖案精度，同時減小片上透鏡19與受光面A之間的距離，由此改善了光電轉換器20的光接收性能。具體地說，可以將受光面A與濾色器18的下表面之間的距離設定為大約600nm。因此，能夠改善諸如光電轉換器20的入射光的衰減以及由斜入射光洩漏到相鄰像素中導致的混色的劣化等光學特性。注意，第一實施例可以應用於未設置有遮光膜16的結構。在該情況下，在受光面A和濾色器18之間的距離可以接近約300nm，並且可以大大改善在入射光角度增大時的陰影(shading)和混色。
而且，在第一實施例的製造方法中，如參照圖6B所述，在形成絕緣層14中的階梯結構的情況下，使用蝕刻停止膜14-3使蝕刻停止，之後改變條件以對蝕刻停止膜14-3進行蝕刻。因此，防反射膜14-1和界面電平抑制膜14-2可以保留在像素區域4中的受光面A上。因此，可以獲得穩定的光接收性能和暗電流防止效果。此外，可以在不出現蝕刻破壞的情況下很好地保持受光面A。
第二實施例
固體攝像器件的結構
絕緣層設置有階梯結構、用絕緣膜覆蓋絕緣圖案的實施例
圖7表示第二實施例的固體攝像器件1-2的結構的主要部分剖面圖，並且是圖1中的像素區域4和周邊區域7之間的邊界周圍的剖面圖。下面將根據此主要部分剖面圖對第二實施例的固體攝像器件1-2的結構進行說明。
圖7所示的第二實施例的固體攝像器件1-2與參照圖2所述的第一實施例的固體攝像器件的不同之處在於階梯結構的絕緣層41具有層結構，而其它結構與第一實施例類似。
也就是說，絕緣層41在周邊區域7中具有三層結構的絕緣圖案，其中例如從受光面A側依次層疊有二氧化矽膜41-1、氮化矽膜41-2和由氮化矽製成的覆蓋膜41-3。此外，絕緣層41在像素區域4和周邊區域7中具有覆蓋上述三層結構的絕緣圖案的防反射膜41-4和界面電平抑制膜41-5。
具有如下五層結構的絕緣層41在像素區域4中具有防反射膜41-4和界面電平抑制膜41-5的雙層結構。相反，在周邊區域7中，絕緣層41設置有二氧化矽膜41-4、氮化矽膜41-2、覆蓋膜41-3、防反射膜41-4和界面電平抑制膜41-5的五層結構。
在具有如下層疊結構的絕緣層41在周邊區域7中的較厚膜部分中，下層的二氧化矽膜41-1和氮化矽膜41-2這兩層成為形成有溝槽的膜，並且在其中形成有配線溝槽以容納配線8。此外，以貫穿傳感器基板2的方式設置的貫通孔23與配線8連接。
在絕緣層41的臺階下部上，在用於覆蓋絕緣圖案的防反射膜41-4和界面電平抑制膜41-5上方設置有遮光膜16。這裡的遮光膜6類似於第一實施例的遮光膜，並且在絕緣層41中所設置的開口中接地至傳感器基板2。
固體攝像器件的製造方法
接下來將根據在圖8A至10B的過程剖面圖對具有上述結構的固體攝像器件1-2的製造方法進行說明。
圖8A
首先，如圖8A所示，將傳感器基板2和電路基板結合在一起，並且使傳感器基板2的受光面A側適當地變薄；至此類似於在第一實施例中使用圖3A所述的過程。之後，在傳感器基板2的受光面A頂部上依次形成二氧化矽膜41-1和氮化矽膜41-2。
圖8B
接著，如圖8B所示，在傳感器基板2的周邊區域7中，在二氧化矽膜41-1和氮化矽膜41-2中形成配線溝槽8a。在該情況下，使用該圖未示出的抗蝕劑圖案作為掩模來蝕刻氮化矽膜41-2，並進一步蝕刻二氧化矽膜41-1。在這裡的蝕刻中，可以蝕刻更下層的傳感器基板2的表面層。在蝕刻結束之後，去除抗蝕劑圖案。
圖8C
接著，如圖8C所示，在配線溝槽8a的底部形成深度合適的連接孔23a。這裡的連接孔23a類似於在第一實施例中的那些連接孔，並且被形成為具有到達設置在傳感器基板2的正面側上的埋入配線27或埋入配線37的頂部的各種深度。隨後，進行與在第一實施例中利用圖5A至5C說明的過程類似的過程。
圖9A
如參照圖9A所示，在配線溝槽8a和連接孔23a的內壁上形成層疊結構的隔離絕緣膜24，並且將銅(Cu)一體地填充在內部，從而形成與埋入配線27或埋入配線37連接的配線8和貫通孔23。
圖9B
隨後，如圖9B所示，以覆蓋配線8和氮化矽薄膜41-2的狀態形成對用於構成配線8的銅(Cu)具有防擴散作用的覆蓋膜41-3。例如以70nm的膜厚度形成氮化矽膜作為覆蓋膜41-3。因此，將二氧化矽膜41-1、氮化矽膜41-2和覆蓋膜41-3這三層層疊到傳感器基板2的受光面A上。
接著，通過在周邊區域7中進行蝕刻選擇性地去除三層層疊膜的與像素區域4對應的部分。因此，通過對三層層疊膜進行圖案化，在對應於周邊區域7的受光面A上形成絕緣圖案B。在該情況下，使用該圖未示出的抗蝕劑圖案作為掩模，從而蝕刻由氮化矽製成的覆蓋膜41-3和氮化矽膜41-2，並且改變蝕刻條件，進一步蝕刻二氧化矽膜41-1。在蝕刻二氧化矽膜41-1時，通過進行溼式蝕刻，抑制了對傳感器基板2的損傷，並且使得像素區域4的受光面A露出。
圖10A
隨後，如圖10A所示，例如以覆蓋周邊區域7中的絕緣圖案B的形式，在傳感器基板2的受光面A上依次形成由二氧化鉿(HfO2)製成的防反射膜41-4和由二氧化矽(SiO2)製成的界面電平抑制膜41-5。因此，在受光面A上形成由絕緣圖案B以及覆蓋絕緣圖案B的防反射膜41-4和界面電平抑制膜41-5製成的絕緣層41。
絕緣層41具有階梯結構，其中像素區域4的膜厚度比周邊區域7的膜厚度更薄，並且像素區域4具有薄化的腔結構。在如下狀態下，在像素區域4中僅設置有防反射膜41-4和界面電平抑制膜41-5。另一方面，在周邊區域7中設置有由絕緣圖案B、防反射膜41-4和界面電平抑制膜41-5製成的五層結構絕緣層41部分。
注意，可以在不影響配線8的範圍內將絕緣層14中的薄膜部分設定為具有較寬的範圍，從而防止了由於絕緣層14的階梯形式使後來形成的透明平坦化膜的塗層的不均勻性惡化的原因而引起入射光對光電轉換器20的影響。這類似於第一實施例。
圖10B
接著，如圖10B所示，在絕緣層41中在臺階的下部上形成使傳感器基板2暴露的開口41a，並且遮光膜16(其通過像素區域4中的開口41a已經接地至傳感器基板2)在絕緣層41上形成為圖案。與各個光電轉換器20對應的光接收開口16a設置在遮光膜16上。利用類似於在第一實施例中參考圖6c描述的類似過程來進行上述過程。而且，遮光膜16可以使用如下形式：遮光膜16在絕緣層41的臺階的上部上被除去，並寬範圍地覆蓋臺階的下部，從而可以寬範圍地降低絕緣層41中形成的臺階。這也類似於第一實施例。
圖7
接下來，如圖7所示，用諸如旋塗法等塗布方法，形成由具有透光性材料製成的透明保護膜17，以覆蓋遮光膜16。接著，在透明保護膜17上形成顏色與光電轉換器20對應的濾色器18，另外在濾色器18上形成與光電轉換器20對應的片上透鏡19。此外，通過研磨電路基板9的暴露面，使電路基板9變薄，並且使通孔33露出以成為貫通孔33。隨後，以覆蓋貫通孔33的形式在電路基板9的頂部上形成保護膜9c，並且形成使貫通孔33暴露的焊盤開口33a，由此完成了固體攝像器件1-2。
第二實施例的優點
類似於第一實施例的固體攝像器件1-1，具有上述結構的固體攝像器件1-2是將配線8設置在周邊區域7中的背投型固體攝像器件，固體攝像器件1-2在受光面A的頂部上的像素區域4中設置具有薄膜階梯結構的絕緣層41，並且在固體攝像器件1-2的頂部設置有片上透鏡19。因此，類似於第一實施例，可以確保配線9的圖案準確度，同時減小片上透鏡19與受光面A之間的距離，並改善光電轉換器20的光接收性能。
第三實施例
固體攝像器件的結構
設有階梯絕緣層的嵌入布線和受到回蝕刻的傳感器基板的實施例
圖11是第三實施例的固體攝像器件1-3的結構的主要部分剖面圖，並且是圖1中的像素區域4和周邊區域7之間的邊界周圍的剖面圖。下面將根據此主要部分剖面圖對根據第三實施例的固體攝像器件1-3的結構進行說明。
在圖11中所示的第三實施例的固體攝像器件1-3與參照圖2所述的第一實施例的固體攝像器件的不同之處在於具有階梯結構的絕緣層43的層結構和布線8的嵌入部分，而其它結構與第一實施例類似。
也就是說，絕緣層43具有由防反射膜43-1、界面電平抑制膜43-2、蝕刻停止膜43-3、以及覆蓋膜43-4構成的四層結構。該四層結構的絕緣層在像素區域4中形成為由防反射膜43-1和界面電平抑制膜43-2構成的薄的雙層結構，從而上述結構是像素區域4中的膜厚度小於周邊區域7的膜厚度的階梯結構。
在具有如上所述的層疊結構的絕緣層43在周邊區域7中的厚膜部分中，在位於覆蓋膜43-4以下的蝕刻停止膜43-3、界面電平抑制膜43-2、防反射膜41-1以及傳感器基板2的表面層中形成有用於容納配線8的配線溝槽。也就是說，通過蝕刻形成的配線溝槽也形成在傳感器基板2的表面層上，並且配線埋入在配線溝槽內。以貫穿傳感器基板2的方式設置的貫通孔23被構造成與配線8連接。
固體攝像器件的製造方法
接下來，根據圖12A至13B的過程剖面圖對具有上述結構的固體攝像器件1-3的製造方法進行說明。
圖12A
首先，如圖12A所示，將傳感器基板2和電路基板結合在一起，並且使感器基板2的受光面A側適當地變薄；至此類似於在第一實施例中的利用圖3A說明的過程。之後，在傳感器基板2的受光面A頂部上依次形成由二氧化鉿(HfO2)製成的防反射膜43-1、由二氧化矽(SiO2)製成的界面電平抑制膜43-2、以及由氮化矽(SiN)製成的蝕刻停止膜43-3。這三層形成為構成具有上述階梯結構的絕緣層43的一部分。
然後，在傳感器基板2的周邊區域7中，在防反射膜43-1、界面電平抑制膜43-2、蝕刻停止膜43-3以及傳感器基板2的表面層中形成配線溝槽8a'。在該情況下，使用該圖未示出的抗蝕劑圖案作為掩模，在蝕刻停止膜43-3至傳感器基板2的表面層之間進行蝕刻。在蝕刻結束之後，去除抗蝕劑圖案。
圖12B
接著，如圖12B所示，在配線溝槽8a'中形成深度合適的連接孔23a。這裡的連接孔23a類似於在第一實施例中的那些連接孔，並且形成為具有到達設置在傳感器基板2的正面側上的埋入配線27或埋入配線37的頂部的各種深度。隨後，進行與在第一實施例中利用圖5A至5C說明的過程類似的過程。
圖12C
如圖12C所示，在配線溝槽8a'和連接孔23a的內壁上形成具有層疊結構的隔離絕緣膜24，並且用銅(Cu)一體地填充內部，從而形成與埋入配線27或埋入配線37連接的配線8和貫通孔23。
圖13A
隨後，如圖13A所示，以覆蓋配線8和蝕刻停止膜43-3的形式形成對用於構成配線8的銅(Cu)具有防擴散作用的覆蓋膜43-4。以70nm的膜厚度形成氮化矽膜作為覆蓋膜。因此，在傳感器基板2的受光面A上依次形成了按照防反射膜43-1、界面電平抑制膜43-2、蝕刻停止膜43-3以及覆蓋膜43-4的順序層疊的四層結構的絕緣層43。注意，根據需要還可以在最上層的由氮化矽製成的覆蓋膜43-4的頂部上形成二氧化矽膜。
在如上所述地形成層疊結構的絕緣層43和配線8之後，將絕緣層43的與像素區域4對應的部分被選擇性地薄化，由此形成階梯結構的絕緣層43。在該情況下，使用該圖未示出的抗蝕劑圖案作為掩模，從而蝕刻由氮化矽製成的覆蓋膜43-4和蝕刻停止膜43-3。
因此，在傳感器基板2的受光面A上形成了如下絕緣層43，該絕緣層43具有像素區域4中的膜厚度薄於周邊區域7中的膜厚度的階梯結構，並且在像素區域4中具有薄化的腔結構。在這種狀態中，在像素區域4中僅保留了防反射膜43-1和界面電平抑制膜43-2。另一方面，四層結構絕緣層43在周邊區域7中未發生改變地保留。
注意，可以在不影響配線8的範圍內將絕緣層14中的薄膜部分設定為具有較寬的範圍，從而防止了由於絕緣層14的階梯形式使後來形成的透明平坦化膜的塗層的不均勻性惡化的原因而引起入射光對光電轉換器20的影響。這類似於第一實施例。
圖13B
接著，如圖13B所示，在絕緣層43中在臺階的下部上形成使傳感器基板2露出的開口43a，並且在像素區域4中的絕緣層43上形成圖案化的遮光膜16(其通過開口43a已經接地至傳感器基板2)。在遮光膜16上設置與各個光電轉換器20對應的光接收開口16a。利用類似於在第一實施例中的參考圖6c描述的類似過程來進行上述過程。而且，遮光膜16可以具有以下形式：遮光膜16在絕緣層43的臺階的上部上可以被除去，並廣泛地覆蓋臺階的下部上，從而可以在較寬的範圍上減小絕緣層43中形成的臺階。這也類似於第一實施例。
圖11
接下來，如圖11所示，用諸如旋塗法等塗布方法，通過具有透光性的材料形成透明保護膜17，以覆蓋遮光膜16。接著，在透明保護膜17上形成顏色與光電轉換器20對應的濾色器18，另外在濾色器18上形成與光電轉換器20對應的片上透鏡19。此外，通過研磨電路基板9的暴露面使電路基板9變薄，並且使通孔33露出以變成貫通孔33。隨後，在電路基板9的頂部上形成覆蓋貫通孔33的保護膜9c，並且形成使貫通孔33暴露的焊盤開口33a，由此完成了固體攝像器件1-3。
第三實施例的優點
類似於第一實施例的固體攝像器件，具有上述結構的固體攝像器件1-3是將配線8設置在周邊區域7中的背投型固體攝像器件，其中，在受光面A的頂部上的像素區域4中設置有具有薄膜階梯結構的絕緣層43，並且在絕緣層43頂部上設置有片上透鏡19。因此，類似於第一實施例，可以確保配線9的圖案準確度，同時減小片上透鏡19與受光面A之間的距離，從而改善光電轉換器20的光接收性能。而且，類似於第一實施例，受光面A可以很好地保持而不會受到蝕刻的破壞。
注意，根據本第三實施例，說明了如下結構：在傳感器基板2和絕緣層43下部中設置埋入有配線8的配線溝槽8a'。但是配線溝槽8a'也可以僅形成在傳感器基板2中，並且配線8完全埋入到傳感器基板中。同樣，在這種情況下，能夠通過具有如下的階梯結構也獲得了類似的優點：在該階梯結構中，確保適當的膜厚度的絕緣層43，以覆蓋周邊區域7中的配線8，並且在像素區域4中使用薄化至比上述適當的膜厚度還薄的膜厚度。
第四實施例
固體攝像器件的結構
設置階梯結構的絕緣層和層疊配線的實施例
圖14是第四實施例的固體攝像器件1-4的結構的主要部分剖面圖，，並且是圖1中的像素區域4和周邊區域7之間的邊界周圍的剖面圖。下面將根據該主要部分剖面圖對第四實施例的固體攝像器件1-4的結構進行說明。
圖14所示的第四實施例的固體攝像器件1-4與參照圖2所述的第一實施例的固體攝像器件的不同之處在於具有階梯結構的絕緣層45的層結構以及配線47，而其它結構與第一實施例類似。
也就是說，絕緣層45具有由防反射膜45-1、界面電平抑制膜45-2、蝕刻停止膜45-3、覆蓋膜45-4以及二氧化矽製成的絕緣膜45-5形成的五層結構。該五層結構絕緣層在像素區域4中形成為具有防反射膜45-1和界面電平抑制膜45-2的薄雙層結構，從而上述結構是像素區域4中的膜厚度小於周邊區域7中的膜厚度的階梯狀結構。
在以如上所述的層疊結構形成的絕緣層45在周邊區域7中的厚膜部分中，以貫穿傳感器基板2的方式設置的貫通孔23延伸至蝕刻停止膜45-3的表面。
而且，在周邊區域7中，在絕緣層45上形成有圖案化的配線47。配線47例如由諸如鋁等可蝕刻的導電材料製成，並經由設置在覆蓋膜45-4以及層間膜45-5中的連接孔將絕緣層45的上層連接至貫通孔23。配線47覆蓋有絕緣保護薄膜49。
固體攝像器件的製造方法
接下來將根據圖15A至16C的過程剖面圖對具有上述結構的固體攝像器件1-4的製造方法進行說明。
圖15A
首先，如圖15A所示，將傳感器基板2和電路基板結合在一起，並且根據需要薄化傳感器基板2的受光面A側；至此類似於第一實施例中的利用圖3A說明的過程。之後，在傳感器基板2的受光面A頂部上依次形成由二氧化鉿(HfO2)製成的防反射膜45-1、由二氧化矽(SiO2)製成的界面電平抑制膜45-2、以及由氮化矽(SiN)製成的蝕刻停止膜45-3。這三層形成為構成具有上述階梯狀結構的絕緣層45的一部分的膜。
然後，在傳感器基板2的周邊區域7中，在蝕刻停止膜45-3、界面電平抑制膜45-2、防反射膜45-1、傳感器基板2以及形成配線層2a的層間絕緣膜中，形成深度合適的連接孔23a。這裡的連接孔23a類似於在第一實施例中的那些連接孔，並且形成為具有到達埋入配線27或埋入配線37的頂部的各種深度。
圖15B
如圖15B所示，在連接孔23a的內壁上形成具有層疊結構的隔離絕緣膜24，並且用銅(Cu)填充其內部，並且在連接孔23a內形成與埋入配線27或埋入配線37連接的貫通孔23。可以使用第一實施例中的結合圖5A至5C描述的過程類似的過程來形成隔離絕緣膜24和貫通孔23。
圖15C
隨後，如圖15C所示，形成覆蓋貫通孔23和蝕刻停止膜45-3的對用於構成貫通孔23的銅(Cu)具有防擴散作用的覆蓋膜45-4，例如具有70nm的膜厚的氮化矽薄膜。另外，在覆蓋膜45-4上形成氧化矽膜作為層間膜45-5。因此，以按照防反射膜45-1、界面電平抑制膜45-2、蝕刻停止膜45-3、覆蓋膜45-4以及層間膜45-5的順序層疊的方式，在傳感器基板2的受光面A上形成了五層結構的絕緣層45。
圖16A
隨後，如圖16A所示，在周邊區域7中，在覆蓋膜45-4以及層間膜45-5中形成到達貫通孔23的連接孔23b。然後在層間膜45-5上形成經由連接孔23b連接至貫通孔23的配線47。在這種情況下，用濺射法在層間膜45-5上形成由例如鋁等導電材料製成的膜，然後，以形成在該導電材料膜上的抗蝕劑圖案作為掩模來蝕刻該導電材料膜，從而通過圖案化該導電材料薄膜來形成配線47。此後，適當地在層間膜45-5上形成覆蓋配線47的保護膜49。注意，保護膜49也可以是構成絕緣層45的膜。
圖16B
然後，如圖16B所示，使絕緣層45的與像素區域4對應的部分選擇性地變薄，由此形成階梯結構的絕緣層45。在該情況下，使用該圖未示出的抗蝕劑圖案作為掩模，來蝕刻保護薄膜49、層間膜45-5、覆蓋膜45-4和蝕刻停止膜45-3。
因此，在傳感器基板2的受光面A上形成了如下絕緣層45，該絕緣層45具有像素區域4中的膜厚度薄於周邊區域7中的膜厚度的階梯結構，並且在像素區域4中具有薄化的腔結構。在這種狀態下，在像素區域4中僅保留了防反射膜43-1和界面電平抑制膜43-2。另一方面，在周邊區域7中五層結構的絕緣層45和保護膜49成未發生改變地保留。
注意，可以在不影響配線8的範圍內將絕緣層14中的薄膜部分設定為具有較寬的範圍，從而防止了由於絕緣層14的階梯形式使後來形成的透明平坦化膜的塗層的不均勻性惡化的原因而引起入射光對光電轉換器20的影響。這類似於第一實施例。
圖16C
接著，如圖16C所示，在絕緣層45中的臺階下部上形成使傳感器基板2露出的開口45a，並且在像素區域4中的絕緣層45上形成圖案化的遮光膜16(其通過開口45a已經接地至傳感器基板2)。在遮光膜16上設置與各個光電轉換器20對應的光接收開口16a。利用類似於在第一實施例中的參考圖6c描述的類似過程來進行上述過程。而且，遮光膜16可以使用如下形式：遮光膜16在絕緣層41的臺階的上部上被除去，並寬範圍地覆蓋臺階的下部，從而可以寬範圍地降低絕緣層41中形成的臺階。這也類似於第一實施例
圖14
接下來，如圖14所示，用諸如旋塗法等塗布方法，通過具有透光性的材料形成透明保護膜17，以覆蓋遮光膜16。接著，在透明保護膜17上形成其顏色與光電轉換器20對應的濾色器18，另外在濾色器18上形成與光電轉換器20對應的片上透鏡19。此外，通過研磨電路基板9的暴露面使電路基板9更薄，並且使通孔33露出以變成貫通孔33。隨後，在電路基板9的頂部上形成覆蓋著貫通孔33的保護膜9c，並且形成使貫通孔33露出的焊盤開口33a。另外，在鋁等製成的配線47上形成圖中省略的用於露出配線47的焊盤開口，由此完成了固體攝像器件1-4。
第四實施例的優點
類似於第一實施例的固體攝像器件，具有上述結構的固體攝像器件1-4是將配線47設置在周邊區域7中的背投型固體攝像器件，在受光面A的頂部上的像素區域4中設置有薄膜階梯結構的絕緣層45，並且在絕緣層45頂部上設置有片上透鏡19。因此，在周邊區域7中可以保留了膜厚度適合於配線47的結構的絕緣層45，同時減小片上透鏡19與受光面A之間的距離，從而改善了光電轉換器20的光接收性能。而且，類似於第一實施例，受光面A可以很好的保持而不會受到蝕刻的損壞。
第五實施例
對傳感器基板內的配線連接中設置共用連接的實施例
圖17是第五實施例的固體攝像器件1-5的結構的主要部分剖面圖，並且是圖1中的像素區域4和周邊區域7之間的邊界周圍的剖面圖。下面將根據該主要部分剖面圖對第五實施例的固體攝像器件1-5的結構進行說明。
在圖17中所示的變型的固體攝像器件1-5與參照圖2所述的第一實施例的固體攝像器件的不同之處在於貫通孔51的結構和絕緣層53的層結構，而其它結構與第一實施例類似。
也就是說，貫通孔51是所謂的共用連接，其例如用於連接設置在配線層2a中的埋入配線27和設置在配線層9a中的埋入配線37，從而設置成作為連接埋入配線27和埋入配線37的配線。對於這種配線，以一體方式形成的貫通孔51連接到位於不同高度的底面上的埋入配線27和埋入配線37。此外，貫通孔51穿過傳感器基板2的受光面A向上突出，並且突出部分埋入在絕緣層53中。
貫通孔51(還用作配線)是由隔著隔離絕緣膜24埋入在連接孔51a中導電材料製成的，連接孔51a從絕緣層53貫穿傳感器基板2，並還設置在配線層2a中。
具有像素區域4的膜厚度比周邊區域7的膜厚更薄的階梯結構的絕緣層53以及使用不同絕緣材料來構成層疊膜的絕緣層與第一實施例類似。該絕緣層53例如是防反射膜45-1、界面電平抑制膜45-2、蝕刻停止膜45-3和覆蓋膜45-4(按照從受光面A側開始的順序)的四層結構。例如，防反射膜53-1由二氧化鉿(HfO2)膜製成。界面電平抑制膜53-2由二氧化矽(SiO2)製成。蝕刻停止膜53-3由氮化矽(SiN)製成。另外，覆蓋膜53-4由氮化矽(SiN)製成。
在像素區域4中將該四層結構絕緣層53減薄成防反射膜53-1和界面電平抑制膜53-2的雙層結構。在周邊區域7中的絕緣層53的厚膜部分中，貫通孔51從蝕刻停止膜53-3(其是從頂層開始的第二層)延伸至設置在下層上的連接孔51a，貫通孔51也作為上述配線。
通過圖案化在埋入配線27和埋入配線37兩者的上部布置一個連接孔51a，在參照圖15A說明的形成第四實施例的連接孔23a的過程中，進行具有上述結構的固體攝像器件1-5的製造。接著，通過進行與參照圖15B所述的那些過程類似的過程，將隔著連接孔15a內的隔離絕緣膜24填充有銅(Cu)的貫通孔51形成為與埋入配線27和埋入配線37連接的配線。接著，通過形成覆蓋膜53-4並且選擇地去除像素區域4中的覆蓋膜53-4和蝕刻停止膜53-3，使絕緣層53具有階梯結構。在上述過程之後，進行與根據其它實施例所述的那些過程類似的過程，由此形成具有光接收開口16a的遮光膜16、透明保護膜17、濾色器18和片上透鏡19。此外，將電路基板9薄化以使通孔33露出從而形成貫通孔33，在電路基板9上形成保護膜9c，並且形成使貫通孔33露出的焊盤開口33a，由此完成了固體攝像器件1-5。
第五實施例的優點
類似於第一實施例的固體攝像器件，具有上述結構的固體攝像器件1-4是將配線47設置在周邊區域7中的背投型固體攝像器件，其中，在受光面A的頂部上的像素區域4中設置有薄膜階梯結構的絕緣層53，並且在絕緣層53的頂部上設置片上透鏡19。因此，能夠在周邊區域7中將絕緣層53的厚度保留成適合於充當配線的貫通孔51的結構，同時減小片上透鏡19與受光面A之間的距離，從而改善光電轉換器20的光接收性能。而且，類似於第一實施例，受光面A可以很好的保持而不會受到蝕刻的破壞。
注意，根據第一至第五實施例，對將本發明應用於作為背投型固體攝像器件的實施例的固體攝像器件的三維結構的構造進行了說明。然而，本發明可以廣泛用於背投型固體攝像器件，而不限於三維結構。另外，具有階梯結構的絕緣層不限於根據這些實施例所述的層疊結構，並且可以適用於在形成配線和改善光接收性能方面進行改進的層疊結構。
第六實施例
固體攝像器件1的主要部分結構
圖18-21表示第六實施例的固體攝像器件的主要部分結構。圖18為上表面示意圖並且表示傳感器基板100側的表面。另外，圖19和20為剖面圖。圖19表示沿著在圖18的XIX-XIX線剖開的剖面圖。相對地，圖20表示沿著在圖18中的XX-XX線剖開的剖面圖。圖21表示像素P的電路結構。
上表面結構的概述
如圖18所示，固體攝像器件1在表面(xy表面)上設置有晶片區域CA和劃線區域LA。如圖18所示，晶片區域CA具有矩形形狀，其在水平方向x和垂直方向y上進行分割並且包括像素區域PA。另外，晶片區域CA包括周邊區域SA。在晶片區域CA中，如圖18所示，像素區域PA具有矩形形狀，並且在水平方向x和垂直方向y上分別排列並布置有多個像素P。如圖18所示，在晶片區域CA中，周邊區域SA設置在像素區域PA的周邊中。如圖18所示，焊盤部PAD和周邊電路部SK設置在周邊區域SA中。
如圖18所示，劃線區域LA設置成包圍晶片區域CA的周邊。現在，劃線區域LA包括在水平方向x和垂直方向y中的每個方向上延伸的部分，並且被設置成在晶片區域CA周圍畫出一個矩形。
多個晶片區域CA在切割之前排列並設置在晶片(未示出)上，並且劃線區域LA以格子形式設置在所述多個晶片區域CA之間。在劃線區域LA中，使用刀片進行切割，從而將上述晶片區域CA分割成固體攝像器件1。
剖面結構的概述
如圖19和20所示，固體攝像器件1包括傳感器基板100和邏輯基板200，它們彼此面對地結合在一起。如圖19和20所示，傳感器基板100包括半導體基板101。半導體基板101由例如單晶矽製成。
如圖19和20所示，傳感器基板100具有依次設置在半導體基板101的與邏輯基板200面對的正面(底面)上的配線層110和絕緣膜120。配線層110和絕緣膜120均設置在半導體基板101的整個正面(底面)上。
如圖19所示，在像素區域PA中，在半導體基板101的內部設置有光電二極體21。如圖19和20所示，在傳感器基板100中的半導體基板101的背面(上表面)上設置有絕緣膜102。絕緣膜102設置在半導體基板101的整個背面(上表面)上。
另外，如圖19和20所示，在半導體基板101的背面(上表面)上隔著絕緣膜102設置有鈍化膜401、遮光膜500和平坦化膜501。此外，如圖19所示，在像素區域PA中，在平坦化膜501上設置有濾色器CF和片上透鏡OCL。相反地，在焊盤部PAD中，如圖20所示，在平坦化膜501上設置有透鏡材料膜601。
雖然這些附圖未示出，但在傳感器基板100中，在設置有配線層110的下表面側上設置有半導體器電路器件(未示出)。具體地說，在像素區域PA中，半導體電路器件(未示出)設置成用於構成圖21所示的像素電晶體Tr。此外，在周邊區域SA中，半導體電路器件(未示出)設置成用於構成例如垂直驅動電路3和時序發生器8。
如圖19和20所示，邏輯電路200包括半導體基板201。半導體基板201由例如單晶矽製成。邏輯基板200的半導體基板201與傳感器基板100的半導體基板101相面對。邏輯基板200的半導體基板201還具有支撐基板的作用，由此確保固體攝像器件1的整體強度。
如圖19和20所示，邏輯基板200在半導體基板201的面對傳感器基板側的正面(上表面)上依次設置有配線層210和絕緣膜220。配線層210和絕緣膜220兩者均設置在半導體基板201那一側的整個正面(上表面)上。
雖然在這些附圖中未示出，但在半導體基板201的正面(上表面)側設置有諸如MOS電晶體等半導體電路器件(未示出)。該半導體電路器件(未示出)例如設置成用於構成列電路4、水平驅動電路5和外部輸出電路7。
如圖19和20所示，固體攝像器件1具有通過接合面SM連接在一起的傳感器基板100的絕緣膜120和邏輯基板200的絕緣膜220，由此將傳感器基板100和邏輯基板200兩者結合在一起。
如圖19所示，固體攝像器件1的結構使得光電二極體21接收從背面(上表面)入射的入射光H，所述背面(上表面)位於與傳感器基板100的半導體基板101的設置有配線層110的正面(下表面)側相反的一側。也就是說，固體攝像器件1為「背面照射型CMOS圖像傳感器」。
各個部件的詳細結構
下面將按順序說明構成固體攝像器件1的各個部件的細節。
(a)光電二極體21
如圖19所示，光電二極體21與多個像素P中的各個像素對應地設置在像素區域PA中。這些光電二極體21設置在傳感器基板100中的厚度被減薄至1至30μm的半導體基板101中。形成的光電二極體21通過接收作為對象圖像入射的入射光H，並且進行光電轉來產生和累積信號電荷。
現在，如圖19所示，在位於半導體基板101的背面(上表面)上的光電二極體21的上方設置有例如濾色器CF、片上透鏡ML等部件。因此光電二極體21利用受光面JS接收依次通過這些部件入射的入射光H。
光電二極體21包括累積信號電荷(電子)的n型電荷累積區域(未示出)，並且該n型電荷累積區域(未示出)設置在半導體基板101上的p型半導體區域(未示出)中。在n型電荷累積區域中，具有高濃度雜質的p型半導體區域(未示出)設置在半導體基板101的正面側作為空穴累積層。也就是說，光電二極體21形成為具有HAD(空穴累積二極體)結構。
如圖21所示，各個光電二極體21通過陽極接地，通過像素電晶體Tr讀出累積的信號電荷，並且將它作為電信號輸出到垂直信號線27。
(b)像素電晶體Tr
如上所述，像素電晶體Tr與多個像素P中的各個電晶體對應地設置在像素區域PA中。如圖21所示，像素電晶體Tr包括傳輸電晶體22、放大電晶體23、選擇電晶體24和復位電晶體25，並且對於各個像素P而言，從光電二極體21中輸出的信號電荷作為電信號。
如上所述，在圖19中省略了像素電晶體Tr，但該像素電晶體Tr設置在半導體基板101的正面(下表面)上。具體地，組成像素電晶體Tr的電晶體22至25在半導體基板101上的將像素P相互隔離開的區域中形成有源區域(未示出)，並且使用包括n型雜質的多晶矽形成柵極。
在像素電晶體Tr中，如圖21所示，傳輸電晶體22將由光電二極體21產生的信號電荷傳輸至浮動擴散部FD。具體地，傳輸電晶體22設置在光電二極體21的陰極與浮動擴散部FD之間。此外，傳輸電晶體22的柵極電連接到傳輸線26。傳輸電晶體22根據從傳輸線26傳送到柵極的傳輸信號TG將累積在光電二極體21中的信號電荷傳輸到浮動擴散部FD。
如圖21所示，在像素電晶體Tr中，放大電晶體23將在浮動擴散部FD中的從電荷轉變成電壓的電信號放大，並且將它輸出。具體地，放大電晶體23具有與電源線Vdd電連接的漏極和與選擇電晶體24電連接的源極。一旦將選擇電晶體24選擇為處於接通狀態，則從恆流源I提供恆電流，並且放大電晶體23作為源跟隨器運行。因此，通過將選擇信號提供給選擇電晶體24，在放大電晶體23中將浮動擴散部FD處的從電荷轉變成電壓的電信號放大。
在像素電晶體Tr中，如圖21所示，選擇電晶體24根據選擇信號將從放大電晶體23輸出的電信號輸出至垂直信號線27。具體地，選擇電晶體24具有與接收選擇信號的地址線28連接的柵極。此外，在提供選擇信號的情況下，選擇電晶體24導通，並且將由放大電晶體23放大的輸出信號輸出至垂直信號線27。
在像素電晶體Tr中，如圖21所示，復位電晶體25將放大電晶體23的柵極電位復位。具體地，復位電晶體25具有與接收復位信號的復位線29電連接的柵極。此外，復位電晶體25具有與電源線Vdd電連接的漏極和與浮動擴散部FD電連接的源極。復位電晶體25根據從復位線29發出的復位信號經由浮動擴散部FD將放大電晶體23的柵極電位復位至電源電壓。
電晶體22、24和25的柵極以行(其由水平方向x上排列的多個像素P構成)為單位進行連接，並且同時驅動以行為單位排列的多個像素。具體地說，通過由上述垂直驅動電路(未示出)提供的選擇信號，以水平行(像素行)為單位在垂直方向上依次選擇像素。通過從時序發生器(未示出)輸出的各種時序信號來控制像素P的電晶體。因此，通過垂直信號線27將像素P中的輸出信號讀出至與每列像素P相對應的列電路(未示出)。然後，通過水平驅動電路(未示出)選擇保持在列電路中的信號，並且將其依次輸出至外部輸出電路(未示出)。
(c)傳感器基板100的配線層110和絕緣膜120
在傳感器基板100中，如圖19和20所示，配線層110設置在半導體基板101的正面(下表面)上，所述正面(下表面)位於上方設置有例如濾色器CF、片上透鏡ML等部件的背面(上表面)的相反側。也就是說，在傳感器基板100中，配線層110設置在半導體基板101的面對邏輯基板側的表面(下表面)上。
如圖19所示，配線層110包括配線110H和絕緣膜110Z，並且配線110H設置在絕緣膜110Z內。配線110是所謂的多層配線層，通過將配線110H和構成絕緣膜110Z的層間絕緣膜交替地多次層疊來形成配線110。
通過使用絕緣材料形成絕緣膜110Z。此外，通過使用導電金屬材料形成配線110H。配線層110由多層配線110H形成，以便用作圖21所示的傳輸線26、地址線28、垂直信號線27、復位線29等。如圖19和20所示，絕緣膜120設置在配線層110的與半導體基板101側相反的一側的正面(下表面)上。
(d)邏輯基板200的配線層210和絕緣膜220
在邏輯基板200上，如圖19和20所示，配線層210設置在半導體基板201的面對傳感器基板100的一側的表面(上表面)上。如圖19所示，配線層210包括配線210H和絕緣膜210Z，並且配線210H設置在絕緣膜210Z內。配線層210是所謂的多層配線層，並且通過將配線210H和構成絕緣膜210Z的層間絕緣膜交替地多次層疊來形成配線層210。
通過使用絕緣材料形成絕緣膜210Z。而且，通過使用導電金屬材料形成配線210H。配線層210由多層配線210H形成，以便用作與設置在邏輯基板200的半導體基板201上的半導體電路器件(未示出)電連接的配線。如圖19和20所示，絕緣膜220設置在配線層210的與半導體基板201側相反的一側的正面(上表面)上。
(e)焊盤部PAD
如圖18所示，焊盤部PAD設置在周邊區域SA上。如圖20所示，焊盤部PAD中設置有焊盤配線110P和210P以及連接導電層301。下面將依次說明設置在焊盤部PAD中的各個部件。
(e-1)焊盤配線110P和210P
如圖20所示，焊盤配線110P設置在焊盤部PAD中的傳感器基板100中。此外，焊盤配線210P設置在焊盤部PAD中的邏輯基板200中。
與其它配線110H類似，如圖20所示，設置在傳感器基板110中的焊盤配線110P形成在配線層110內。此外，在由傳感器基板100和邏輯基板200構成的層疊體上，傳感器基板100的焊盤配線110P設置在邏輯基板200中所設置的焊盤配線210P的上方。傳感器基板100的焊盤配線110P與其它配線110H電連接，並且在傳感器基板100中設置的半導體電路器件(未示出)與傳感器基板100外部設置的器件(未示出)之間電連接。
與構成配線層210的其它配線210H類似，設置在邏輯基板200中的焊盤配線210P設置在絕緣膜201Z內。邏輯基板200的焊盤配線210P與其它配線210H電連接，並且在邏輯基板200中設置的半導體電路器件(未示出)與邏輯基板200外部設置的器件(未示出)之間電連接。如圖20所示，傳感器基板100的焊盤配線110P和邏輯基板200的焊盤配線210還與連接導電層301電連接。
(e-2)連接導電層301
如圖20所示，在焊盤部PAD上設置有連接導電層301。連接導電層301設置在由結合的傳感器基板100和邏輯基板200形成的層疊體的上表面側。
連接導電層301由導電金屬材料形成，並且電連接傳感器基板100的焊盤配線110P和邏輯基板200的焊盤配線210P。連接導電層301是通過例如依次層疊諸如鉭(Ta)等金屬阻擋層和通過鍍銅(Cu)形成的銅鍍層來設置的。
現在，如圖20所示，連接導電層301包括第一插頭311、第二插頭321和連接配線331。在連接導電層301中，如圖20所示，第一插頭311形成在傳感器基板100的焊盤配線110P上方的焊盤開口V1內。另外，如圖20所示，第二插頭321形成在邏輯基板200的焊盤配線210P上方的焊盤開口V2內。
具體地說，焊盤開口V1和V2中每者從各個焊盤配線110P和210P的上側貫穿至絕緣膜102的上表面。形成的焊盤開口V1和V2貫穿傳感器基板100中所包含的半導體基板101。也就是說，第一插頭311和第二插頭321中的每一個都是矽通孔(Through Silicon Via,TSV)。而且，雖然該圖未示出，但形成的焊盤開口V1和V2的上表面例如為圓形。
焊盤開口V1和V2包括上側開口部V11和V21以及下側開口部V12和V22。上側開口部V11和下側開口部V12設置在開口V1中，上側開口部V21和下側開口部V22設置在焊盤開口V2中，從而在深度方向z上層疊。
在多個焊盤開口V1和V2中，對布置在傳感器基板110上的焊盤配線110P上方的焊盤開口V1進行設置，使得上側開口部V11從傳感器基板100的配線層110的上部貫穿至絕緣膜102的上表面。
將下側開口部V12設置成使得焊盤配線110P的上表面在焊盤開口V1中露出。這裡，焊盤開口V1的上側開口部V11的側面被絕緣膜102覆蓋，並且第一插頭311隔著絕緣膜102埋入在上側開口部V11和下側開口部V12內。
在多個焊盤開口V1和V2中，對布置在邏輯基板200的焊盤配線210P上方的焊盤開口V2進行設置，使得上側開口部V21從在邏輯基板200上的配線層210的上部貫穿至絕緣膜102的上側。除了被設置成比另一焊盤開口V1的上側開口部V11更深之外，上側開口部V21形成為具有相同的平面形狀。也就是說，上側開口部V21的寬度H21形成為與上側開口部V11的寬度H11相同。
將下側開口部V22設置成使得焊盤配線210P的上表面在焊盤開口V2中露出。除了被設置成比另一焊盤開口V1的下側開口部V12更深之外，下側開口部V22形成為具有相同的平面形狀。也就是說，下側開口部V22的寬度H22形成為與上側開口部V12的寬度H12相同。
這裡的焊盤開口V2的上側開口部V21的側面被絕緣膜102覆蓋，並且將第二插頭321設置成隔著絕緣膜102埋入在上側開口部V21和下側開口部V22內。
如圖20所示，在連接導電層301中，連接配線331設置在傳感器基板100的上表面側，該上表面側是傳感器基板100的與邏輯基板200面對的下表面的相反側。如圖20所示，在絕緣膜102中設置有溝槽TR，絕緣膜102覆蓋傳感器基板100中包含的半導體基板101的上表面。溝槽TR設置在多個焊盤開口V1和V2的上方，並且連接配線331形成為埋入在溝槽TR內。
現在，連接配線331設置在第一插頭311和第二插頭321的上部，從而在第一插頭311和第二插頭321之間進行連接。連接配線331與第一插頭311和第二插頭321一體地形成，並且通過第一插頭311和第二插頭321電連接焊盤配線110P和210P。也就是說，連接配線331是再配線層(RDL(再分布層))。下面將說明具體細節，但如圖20所示，存在連接配線331在上表面具有凹入部331C的情況。
(f)鈍化膜
如圖19和20所示，在半導體基板101的與上面設置有配線層110的正面(下表面)相反的背面(上表面)側設置有鈍化膜401。現在，鈍化膜401設置在由結合的傳感器基板100和邏輯基板200形成的層疊體的上表面側，從而覆蓋連接導電層301。
鈍化膜401包括第一鈍化膜411和第二鈍化膜412。第一鈍化膜411和第二鈍化膜412分別依次層疊在半導體基板101的背面(上表面)上。
如圖20所示，在焊盤部PAD中，將第一鈍化膜設置成覆蓋連接配線331的上表面上形成的凹部331C的內表面。第一鈍化膜411例如為SiN膜，並且防止用於構成連接配線331的金屬擴散到外部。第二鈍化膜412設置在連接配線331的上表面中，從而也埋入在凹部331C的內部。
(g)遮光膜500和平坦化膜501
如圖19所示，遮光膜500設置在鈍化膜401的上表面上。現在，遮光膜500設置在半導體基板101的背面(上表面)上，並位於像素P之間。也就是說，遮光膜500具有設置在光電二極體21的受光面JS中的開口，並且其平面形狀為格子形式。如圖19和20所示，平坦化膜501設置成覆蓋上面形成有遮光膜500的鈍化膜401的上表面。
濾色器CF
如圖19所示，濾色器CF在像素區域PA中設置在半導體基板101的背面(上表面)側上。現在，如圖19所示，絕緣膜102、鈍化膜401和平坦化膜501設置在半導體基板101的背面(上表面)側上，並且濾色器CF形成在平坦化膜501的上側。
濾色器CF形成為使得通過透過片上透鏡OCL從半導體基板101的背面(上表面)側入射的入射光在透射過程中獲得顏色。例如，濾色器CF形成為使得作為入射光H入射的可見光中的預定波長區域的光選擇性地透射。
濾色器CF例如包括紅色濾色器層(未示出)、綠色濾色器層(未示出)和藍色濾色器層(未示出)，並且三原色濾色器層中的各者設置成與拜耳陣列(Bayer array)中的像素對應。
(i)片上透鏡OCL和透鏡材料膜601
如圖19所示，片上透鏡OCL按照與多個像素P中的每一者對應的方式設置在像素區域PA中。片上透鏡OCL設置在半導體基板101背面(上表面)側上的濾色器CF的上表面上。
片上透鏡OCL是一個凸透鏡，從半導體基板101的背面(上表面)側以凸起的方式向上突出，並將從半導體基板101的背面(上表面)入射的入射光H匯聚至光電二極體21。
雖然稍後將描述詳細的內容，片上透鏡OCL是通過對隔著濾色片CF形成在平坦化膜501的上表面上的透鏡材料層601(見圖20)進行處理而形成的。如圖20所示，在包括焊盤部601的周邊區域SA中，透鏡材料層601設置成覆蓋平坦化膜501的上表面，而不被處理成片上透鏡OCL。
製造方法
以下描述製造上述固體攝像器件1的製造方法中的主要部分。圖22-圖31表示第六實施例的固體攝像器件的製造方法的主要部分。圖22是製造流程圖。圖23-31表示類似於圖20的顯示焊盤部PAD的剖面。上述圖中省略了類似圖19的剖面，但類似於圖23-31形成圖19中的各部分。根據本實施例，如圖23-31所示，執行圖22所示的步驟。然後，在劃線區域域LA中利用刀片(未顯示)進行切割來製造固體攝像器件1。
以下將依次說明製造固體攝像器件1的製造過程。
形成傳感器基板100
首先，如圖22所示，形成傳感器基板100(ST10)。如圖23所示，通過在半導體基板101的正面(上表面)上設置例如配線層110、絕緣膜120等部分，形成傳感器基板100。在本步驟中，在傳感器基板100中包括的半導體基板101的背面(圖23中的上表面，圖19和20的下表面)側上沒有形成例如絕緣膜102等部分。
在本步驟中，在圖23所示的過程之前，光電二極體21設置在半導體基板101的像素區域PA(見圖19)中。而且，例如像素電晶體Tr等半導體電路器件(未顯示)設置在半導體基板101的正面(圖23中的上表面)一側(見圖21)。
如圖23所示，然後設置覆蓋半導體基板101的整個正面(上表面)的配線層110。也就是說，在半導體基板101的面對邏輯基板200的表面上形成配線層110。
具體的說，通過交替形成層間絕緣膜(構成絕緣膜110Z)和配線110H(包括焊盤配線110P)來設置配線層110(見圖19)。例如，諸如焊盤配線110P等配線110H(見圖19)是利用例如鋁的金屬材料形成的。而且，絕緣膜110Z(見圖19)是利用氧化矽材料形成的。也就是說，焊盤配線110P設置在配線層110內。
而且，絕緣膜120設置成覆蓋半導體基板101的整個正面(圖23的上表面，圖19和20的下表面)。例如，將氧化矽膜設置成絕緣膜120。或者，也可以將氮化矽膜設置成絕緣膜120。
形成邏輯基板200
接著，如圖22所示，形成邏輯基板200(ST20)。現在，如圖24所示，通過在半導體基板201的正面(上表面)上依次形成配線層210和絕緣膜220來設置邏輯基板200。在本步驟中，在圖24所示的過程之前，將半導體電路器件(未圖示)設置在半導體基板201的正面側。
然後，如圖24所示，配線層210設置成覆蓋半導體基板201的整個正面(上表面)。也就是說，在半導體基板201的面對傳感器基板100的表面上形成配線層210。
具體的，通過多次交替形成層間絕緣膜(構成絕緣膜210Z)和配線210H(包括焊盤配線210P)來設置配線層210(見圖19)。例如，諸如焊盤配線210P等配線210H(見圖19)是利用例如鋁的金屬材料形成的。也就是說，焊盤配線210P設置於配線層210內。而且，絕緣膜210Z(見圖19)是利用氧化矽材料形成的。
而且，絕緣膜220設置成覆蓋半導體基板201的整個正面(上表面)。例如，將氧化矽膜設置成絕緣膜220。或者，也可以將氮化矽膜設置成絕緣膜220。
將傳感器基板100和邏輯基板200結合在一起
接著，如圖22所示，將傳感器基板100和邏輯基板200結合在一起(ST30)。現在，如圖25所示，將傳感器基板100的配線層110和邏輯基板200的配線層210彼此面對。通過將傳感器基板100的配線層110和邏輯基板200的配線層210接合在一起，從而將二者結合在一起。例如，此處的結合是利用等離子體接合進行的。
傳感器基板100的薄化
然後如圖22所示，將傳感器基板100薄化(ST40)。現在，如圖26所示，例如通過對傳感器基板100中包含的半導體基板101的表面(上表面)，也就是面對著邏輯基板200的面(下表面)的相反側進行薄化處理，從而將傳感器基板100薄化。例如，進行CMP(化學機械研磨)處理作為薄化處理。
形成溝槽TR、焊盤開口V1和V2
然後如圖22所示，形成溝槽TR、焊盤開口V1和V2(ST50)。現在，如圖27所示，在絕緣膜102(其覆蓋傳感器基板100所包含的半導體基板101的上表面)中設置溝槽TR。
如圖27所示，焊盤開口V1設置在傳感器基板100的焊盤配線110P上方。而且，焊盤開口V2設置在邏輯基板200的焊盤配線210P上方。焊盤開口V1和V2設置成從焊盤配線110P和210P的上表面貫穿至絕緣膜102的上表面。也就是說，焊盤開口V1和V2形成為貫穿傳感器基板100內包括的半導體基板101。
根據本實施例，對於各焊盤開口V1和V2，上側開口部V11和V21以及下側開口部V12和V22設置成在深度方向z上層疊。而且，絕緣膜102設置成覆蓋上側開口部V11和V21的內表面。
具體的說，根據本過程，首先，如圖27所示，例如將氧化矽膜設置在傳感器基板100內包含的半導體基板101的背面(上表面)上作為構成絕緣膜102的層。另外，通過對該氧化矽膜進行加工來設置溝槽TR。
此外，通過加工溝槽TR的底面，來設置包含在焊盤開口V1和V2內的上側開口部V11和V21。現在，通過除去位於未露出傳感器基板100的焊盤配線110P的上表面的位置之上的部分，形成包含在焊盤開口V1內的上側開口部V11。也就是說，打開開口直到設置在傳感器基板100上的焊盤配線110P，從而設置上側開口部V11。相反，通過除去位於未露出邏輯基板200的焊盤配線210P的上表面的位置之上的部分，形成包含在焊盤開口V2內的上側開口部V21。也就是說，打開開口直到設置在邏輯基板200上的焊盤配線210P，從而設置上側開口部V21。
而且，將氧化矽膜設置成覆蓋上側開口部V11和V21的內表面作為構成絕緣膜102的層。而且，通過加工上側開口部V11和V21的底面部分，來設置下側開口部V12和V22。
現在，下側開口部V12設置成暴露傳感器基板100的焊盤配線110P的上表面。也就是說，形成下側開口部V12，從而在傳感器基板100的配線層110中露出焊盤配線110P的上表面，並且其上部是貫通的。而且，設置下側開口部V22，從而露出邏輯基板200的焊盤配線210P的上表面。也就是說，在傳感器基板100和邏輯基板200的層疊體中，形成下側開口部V22，從而露出邏輯基板200的焊盤配線210P的上側，並且其上部是貫通的。例如進行回蝕刻處理，從而同時去除設置在焊盤配線110P和210P上方部分，由此形成各下側開口部V12和V22。
例如，形成的上述部分滿足以下條件。
(對於溝槽TR)深度DT為100nm至1μm；長度L為10μm以上；寬度W為2μm以上。
(對於焊盤開口部V1)深度D1為3～7μm。
(從溝槽TR的底面至焊盤配線110P的上表面之間的距離)上側開口部V11的寬度H11為1.5～5.5μm；下側開口部V12的寬度為H12為1～5μm。
(對於焊盤開口部V2)深度D2為5～15μm。
(從溝槽TR的底面至焊盤配線210P的上表面的距離)上側開口部V21的寬度H11為1.5～5.5μm；下側開口部V22的寬度H12為1～5μm。
注意，在上述說明中，焊盤開口V1和V2是在形成溝槽TR之後形成的，但是相反地，可以首先形成焊盤開口V1和V2之後再形成溝槽TR。
傳感器基板100和邏輯基板200之間的連接
接下來，如圖22所示，將傳感器基板100和邏輯基板200連接起來(ST60)。在連接傳感器基板100和邏輯基板200時，按照順序執行如圖28至圖31所示的處理。因此，將連接導電層301設置在焊盤部PAD中，並且將傳感器基板100的焊盤配線110P和邏輯基板200的焊盤配線210P電連接。
在此步驟中，如圖28所示，形成金屬層301M。現在，將金屬材料隔著金屬阻擋層(未圖示)埋入到溝槽TR和焊盤開口V1和V2中，並覆蓋絕緣層102的上表面，從而形成金屬層301M。
儘管在圖中是省略的，但金屬阻擋層(未圖示)設置成隔著絕緣膜102覆蓋上側開口部V11和V21的側面，並覆蓋下側開口部V12和V22的側表面和底面。而且，將金屬阻擋層(未圖示)設置成覆蓋溝槽TR的側面和底面。例如，在下列條件下形成金屬阻擋層(未圖示)。
形成金屬阻擋層的條件
材料：Ta或者Ta和TaN的層疊體
厚度：約10～200nm
成膜方法：濺射
此外，金屬層301M設置成隔著金屬阻擋層(未圖示)埋入在上側開口部V11和V21以及下側開口部V12和V22內。此外，金屬阻擋層(未顯示)設置成覆蓋溝槽TR的側面和底面。例如，在下列條件下形成金屬層301M。
形成金屬層301M的條件
材料：Cu
從TR底面起的厚度DT0：1～5μm
成膜方法：電鍍
此處的電鍍是利用例如兩步沉積法來進行的。具體地，在第一步驟中，將電流設置成0.1～5A(安培)，並將Cu膜形成為厚度約50～200nm。然後，在第二步驟，將電流設置成例如1～8A，並將Cu膜形成為厚度大致800nm～5μm。此時，根據需要調整晶片旋轉次數和添加劑。
也就是說，通過鍍銅將金屬層301M形成為覆蓋用於形成第一插頭311、第二插頭321和連接配線331的那些部分(參見圖20)。
這時，如圖28所示，金屬層301M形成為包括麻點(pit)PIT(微小的間隙)。例如，尺寸為1至20nm的多個間隙形成為麻點PIT。
當在鍍覆裝置的陽極側出現氧氣(O2)泡時，在金屬層301M內形成麻點PIT，並且麻點PIT附著並且固著於鍍覆表面上。特別地，在陽極的位置低於形成金屬層301M的晶片的情況下，陽極電極產生的氣泡向上運動，因而存在著大量麻點PIT被包裹的情況。另外，由於在鍍覆容器中攪拌鍍覆液時或者將晶片設置在鍍覆液中時產生氣泡，所以存在著麻點PIT形成在金屬層301M的內部的情況。
隨後，通過進行熱處理，在用於構成金屬層301M的Cu上能夠實現晶體生長，並且改善了配線的可靠性。例如，在下面的條件下對金屬層301M進行熱處理。
熱處理條件
熱處理溫度：100℃至400℃
熱處理時間：30秒至3分鐘(在加熱板的情況下)或者15分鐘至2小時(在退火爐的情況下)
如圖29所示，由於上述熱處理，麻點PIT(參見圖28)聚集在金屬層301M上，並且形成氣孔MV，氣孔MV是比麻點PIT更大的空隙。例如，垂直大小為140至500nm並且水平大小為100至250nm的空隙形成為氣孔MV。
如圖30所示，通過去除金屬層301M的上表面，從而形成連接導電層301。現在，對金屬層301M進行諸如CMP處理等減薄處理，並且加工絕緣膜102的上表面以使其露出，由此形成連接導電層301。
因此，如圖30所示，連接導電層301形成為包括第一插頭311、第二插頭321和連接配線331。在連接導電層301中，氣孔MV的內部暴露在連接配線331的上表面上，並且在其上表面上形成凹部331C。例如，在連接配線331的上表面上設置有在垂直大小為70至200nm並且水平大小為100至250nm的凹部331C。
鈍化膜401的形成
接著，如圖22所示，形成鈍化膜401(ST70)。現在，如圖31所示，在絕緣膜102的上表面上形成鈍化膜401，以覆蓋連接配線331的上表面。在此步驟中，首先形成鈍化膜401中包含的第一鈍化膜411。
第一鈍化膜411被形成為覆蓋連接配線331的上表面上設置的凹部331C的內表面，並覆蓋絕緣膜102的上表面。例如，在下面的條件下形成第一鈍化膜411。
第一鈍化膜411的形成條件
材料：SiN
膜厚：50至100nm
成膜方法：平行平板型等離子體CVD(化學氣相沉積)法
詳細條件
氣流速度：SiH4:NH3:N2＝1:1:20
高頻功率：300至1000W
壓力：0.5至7.0託
溫度：250至400℃
時間：30秒至1分鐘
膜厚：50至100nm
接著，形成第二鈍化膜412。第二鈍化膜412設置成埋入在位於連接配線331的上表面上的凹入部331C的內部。例如，在下麵條件下形成由SiO2製成的第二鈍化膜412。
第二鈍化膜412的成形條件
成膜方法：高密度等離子體(HDP)CVD法
膜厚：100至150nm
詳細條件：
SiH4：O2＝1:1.5
源極偏置：5000至8000W
基板偏置：5000至8000W
壓力：7至11託
溫度：300至350℃
時間：1分鐘
注意，「高密度等離子體CVD法」是通過利用被製成高密度等離子體的氣體的化學氣相沉積來沉積薄膜以形成薄膜的方法，並且表示將氣體轉變成等離子體密度為1017m-3以上的高密度等離子體。
平坦化膜501等的形成
接著，如圖22所示，依次形成平坦化膜501、濾色器CF和片上透鏡OCL(ST80)。現在，如圖19所示，將遮光膜501設置在鈍化膜401的上表面上。例如，利用遮光材料在下列成膜條件下形成遮光膜500。然後，通過在下列蝕刻處理條件下形成圖案來形成遮光材料膜。
成膜條件
材料：金屬材料，例如W(鎢)、Cu(銅)、Al(鋁)(可以層疊有Ti)
膜厚：約50-500μm
成膜方法：濺射等
蝕刻處理條件
蝕刻氣體：SF6:Cl2＝1:2
壓力：5-20毫託
電源偏置：100至1000W
基板偏置：10至200W
溫度：室溫
時間：30至120秒
注意，對於蝕刻氣體，除了上述氣體之外，還可以使用例如硝酸鹽、乙酸、鹽酸或硫酸等蝕刻氣體。而且，除了乾式蝕刻處理之外，還可以進行溼式蝕刻處理。
如圖19和20所示，在鈍化膜401的上表面上形成平坦化膜501。如圖19所示，在像素區域PA中在平坦化膜501的上表面上形成濾色器CF。用諸如旋塗等塗布法，通過利用包含彩色顏料和光致抗蝕劑樹脂的塗布液體形成塗布膜，從而形成濾色器CF。然後，通過光刻技術進行的圖案化，來形成上述塗布膜。由此，依次分別形成三原色濾色器層，從而設置濾色器CF。
如圖19所示，在像素區域PA中，在濾色器的上表面上形成片上透鏡OCL。通過對隔著濾色器CF形成在平坦化膜501上表面上的透鏡材料層601進行加工來形成片上透鏡OCL。
例如，通過在平坦化膜501的上表面上形成有機樹脂材料膜來設置透鏡材料層601。在透鏡材料層601上設置光致抗蝕劑膜(未圖示)之後，將光致抗蝕劑膜(未圖示)圖案化為透鏡形狀。利用透鏡形狀的抗蝕劑圖案(未圖示)作為掩模，對透鏡材料層601進行回蝕刻處理。因此，形成了片上透鏡OCL。注意，除了上述方法之外，還可以通過在圖案化處理之後對透鏡材料層104進行回流處理來形成片上透鏡OCL。
如圖20所示，在包括焊盤部601的周邊區域SA中，設置透鏡材料層601以覆蓋平坦化膜501的上表面，而不用將透鏡材料層601加工成片上透鏡OCL。因此，按照上述各步驟，就完成了固體攝像器件。
結論
如上所述，根據本實施例，形成設置有焊盤配線110P的傳感器基板100。然後，形成設置有焊盤配線210P的邏輯基板200。然後，使得傳感器基板100面對邏輯基板200的上表面，從而將它們層疊並結合在一起。然後在傳感器基板100和邏輯基板200的層疊體上，在焊盤配線110P的上表面上形成焊盤開口V1，在焊盤配線210P的上表面上形成焊盤開口V2。然後，在焊盤開口V1和焊盤開口V2的內部中埋入金屬材料，設置第一插頭311和第二插頭321，同時設置將第一插頭311和第二插頭321連接起來的連接配線331，由此形成連接導電層301。然後在連接導電層301上形成鈍化膜401，以覆蓋連接配線331的上表面。
在此情況下，存在著如下情形：設置在焊盤部PAD中的連接配線331的上表面上設置有凹入部331C(見圖30)。因此，存在著在形成連接配線331之後進行的處理中使用的諸如處理氣體或化學溶液等反應物與連接導電層301發生反應並且去除部分凹入部331C的情況，或者產生異常結晶的情況。因而，存在著產出率和器件可靠性劣化的情況。
為了防止發生上述缺陷，鈍化膜401覆蓋連接導電層301的上表面。然而，不同於本實施例的情況，例如在下面的比較例條件下形成SiO2膜的第二鈍化膜412的情況下，存在著難以充分地防止上述缺陷的情況。
第二鈍化膜412的形成條件
(比較例)
成膜方法：平行平板型等離子體CVD法
詳細條件
膜厚：100至150nm
詳細條件
氣體流速：SiH4:N2O＝1:1.5
高頻功率：100-700W
壓力：0.5至5託
溫度：300至400℃
時間：1分鐘
在平行平板型等離子體CVD法的情況下，階梯覆蓋性不佳，並且覆蓋率不足，這導致難以適當地填充具有高縱橫比的凹入部331C的內部。因此，存在著在第二鈍化膜412的對應於凹入部331C的部分中設置有空隙(狹縫)的情況。
而且，在上述比較例的情況下，當在下列條件下進行「清潔處理」時，除去了第二鈍化膜412在其空隙(狹縫)部分中，在這種情況下空隙的寬度被加寬了。具體地說，在清潔處理中，證實了一側變寬了大約1-10nm。例如，在形成第二鈍化膜412之後並且在形成遮光膜500之前進行清潔處理，並且空隙寬度被加寬了。另外，存在著如下情況：在形成第二鈍化膜412之後且在第二鈍化膜412之上形成另一再配線之前進行清潔處理，其空隙的寬度也變寬了。
清潔處理條件
清潔溶液：水:HF＝100：1
處理溫度：10至30℃
清潔時間：30秒至2分鐘
因此，在由SiN形成的第一鈍化膜411中設置凹入部331C的部分中存在針孔的情況下，暴露出位於其正下方的連接導電層301。
另外，例如，當在下述條件下進行「乾式蝕刻處理」時，存在著如下情況：通過設置在鈍化膜401中的空隙(狹縫)來除去SiO2膜，空隙寬度變寬。例如，存在著如下情況：在形成第二鈍化膜412之後並且在第二鈍化膜412之上形成另一再配線之前進行「乾式蝕刻處理」，空隙寬度變寬。
乾式蝕刻處理條件
蝕刻氣體：氟化氫(HF)類氣體
溫度：室溫
壓力：10-70託
源極功率：700-2000W
氣體流速：CF4/CHF3/Ar＝3/1/10
基板偏置：300至1000W
時間：大約30秒至2分鐘
因此，例如，當在上述遮光膜500形成過程中(ST80)利用「乾式蝕刻處理」對遮光材料膜進行圖案化時，存在著在連接導電層301的凹入部331C部分中與銅發生反應的情況。因此存在著連接導電層301的凹入部331C的部分被除去並丟失的情況，以及生成了不規則結晶的情況。
圖32和33表示第六實施例的比較例狀態。圖32表示電子顯微剖面照片。圖33A至33C表示連接導電層301的凹入部331C的部分已經丟失的情況，並且由於與連接配線331非正常反應生成了產物。圖33A是光學顯微照片，其表示比較例的上表面。在圖33A中，在垂直方向上布置有在水平方向上延伸的多個連接配線331。圖33B是光學顯微鏡照片，其表示連接配線331的凹入部331C的部分已經丟失的剖面。圖33C是光學顯微鏡照片，其表示由於與連接配線331的不正常反應而生成的產物。
如圖32所示，在比較例的情況下，當設置有凹入部331C的連接配線331的上表面覆蓋有鈍化膜401時，存在著在鈍化膜401中的對應於凹入部331C的部分中形成有空隙S(狹縫)的情況。因此，在一些情況下鈍化膜401難以充分地填充凹入部331C。
如圖33A中的圓形物所示，在進行處理之後，在一些情況下連接配線331的凹入部331C的部分消失。具體地，如圖33B所示，在一些情況下鈍化膜401的下方變成中空的。而且，如圖33C所示，存在著如下情況：由與連接配線331的非正常反應產生的產物E形成在連接配線331上。
因此，在比較例中，連接配線331失去了上面設置有凹入部331C的部分，並可能產生異常結晶，因此產出率和器件的可靠性可能劣化。具體地，如上所述，在通過將金屬層301M形成為填充在貫穿半導體基板101的焊盤開口V1和V2的內部中來設置連接導電層301的情況下，存在著出現上述缺陷的情況。
在通過將Cu填充到深焊盤開口V1和V2中來形成作為TSV的第一插頭311和第二插頭321的情況下，通過電解鍍銅等所進行的鍍覆條件受到限制。因此，從鍍覆裝置的陽極側產生出的更大量的O2氣泡附著在離連接配線331(RDL)部分最近的那部分金屬層301M上，並且金屬層301M形成為含有麻點(pit)。另外，由於在電鍍槽中攪拌鍍液時或者將晶片安放在鍍液中時出現氣泡，所以作為鍍層的金屬層301M形成為含有麻點。通過隨後進行熱處理，微小的麻點可能生長成巨大的氣孔。連接配線331(RDL)的那部分具有較大面積，由此許多麻點可能匯聚並且易於形成較大的氣孔。因此，通過Cu研磨，在連接多個TSV的連接配線331(RDL)的上表面很容易出現空穴部分331C的缺陷。
還有，在比較例的情況中，為了填充凹部331C的內部，鈍化膜401必須變得更厚(例如300至500nm的厚度)。因此，片上透鏡OCL與光電二極體21之間的距離變得更長，並且例如像素靈敏度等性能劣化。因此，存在所形成的圖像的圖像質量劣化的情況。此外，即使在形成更厚的膜的情況下，根據成膜工藝的均勻性或布局，可以不充分進行填充，因此可以出現如圖32所示的空隙S。
圖34是表示連接導電層301的連接配線331的立體圖。如圖34所示，在連接配線331的厚度DT和寬度W或長度L具有公式(1)或(2)所示的關係的情況下，可能出現上述缺陷。
W≧10×DT…(1)
L≧10×DT…(2)
也就是說，在連接配線331的寬度W或長度L為厚度DT的十倍或更大的情況下，會出現上述缺陷。我們從實際結果中可以看出，在連接配線331的寬度W或長度L為厚度DT的十倍或更大的情況下，存在於大面積上的麻點可能會聚集在特定區域中，並且成為巨大的氣孔，因此會出現上述缺陷。注意，在連接配線331的成形過程中，如圖28所示，最大厚度為DT0，但是不必特別考慮最大厚度DT0和凹部331C的產生。
在與上述比較例相對的本實施例的情況下，如上所述，通過使用「HDP CVD方法」形成SiO2薄膜來形成第二鈍化膜412，由此形成鈍化膜401。在HDP CVD方法的情況下，使用等離子體活性離子，並且在將已經突出並沉積在溝槽的上部上的膜削去的同時進行膜的形成，因此覆蓋率足夠高。因此，即使在膜厚度不厚的情況下，也能夠容易地適當填充行凹部331C的內部。
圖35表示第六實施例的設置有連接配線331的凹部331C的部分。如圖35所示，在本實施例的情況下，在設置有凹部331C的連接配線331的上表面上覆蓋有鈍化膜401時，在鈍化膜410的與凹部331C對應的部分中沒有形成空隙S。因此，根據本實施例，凹部331C的內部能夠被充分填充有鈍化膜401。
因此，與上述比較例的情況不同，在本實施例中，利用薄膜鈍化膜401能夠防止連接配線331上的凹部331C的損失以及異常結晶的產生。也就是說，根據本實施例，在遮光膜500等的形成過程(ST80)中使用「乾式蝕刻處理」將遮光材料圖案化的情況下，鈍化膜401能夠有效地保護連接配線331。因此，根據當前實施例，能夠改善產出率和器件可靠性。此外，能夠改善所形成圖像的圖像質量。
變形例
上面描述了通過利用HDP CVD方法形成SiO2膜來形成鈍化膜401的情況，但是不應該局限於此。除了SiO2膜之外，還可以形成SiOC膜或SiOF膜。此外，可以利用具有高填充能力的另一CVD法來形成鈍化膜401。
變形例1-1
例如，如在下面的條件下，可以通過利用「O3TEOS(四乙基正矽酸鹽)CVD法」形成SiO2膜來形成第二鈍化膜412。除了SiO2膜之外，還可以用SiOC膜或SiOF膜來形成第二鈍化膜412。
第二鈍化膜412的形成條件
成膜方法：O3TEOS CVD法
膜厚：100至150nm
詳細條件
氣流速度：TEOS/OE/He＝1:30:10
高頻功率：無
溫度：300至400℃
時間：DR＝10至50nm/分鐘
上述「O3TEOS CVD法」是通過利用O3和TEOS的CVD法形成膜的方法。
由於高密度的臭氧使得流動性高，所以該成膜法具有足夠高的覆蓋率，因而即使在膜厚度不厚的情況下，也能夠容易地填充凹部331C的內部。
變形例1-2
例如，如在下面的條件中說明的一樣，可以利用「ALD(原子層沉積)」來形成SiO2膜的第二鈍化膜412。除了SiO2膜之外，還可以用SiOC膜或SiOF膜來形成第二鈍化膜412。
第二鈍化膜412的成形條件
成膜方法：ALD法
膜厚：30至50nm
上述「ALD法」是沉積原子層的成膜方法。
這裡的成膜法可以進行原子級的均勻膜厚度控制，並且覆蓋率足夠高，因而即使在膜厚不厚的情況下，也能夠容易地填充凹部331C的內部。
第七實施例
製造方法等
根據本實施例，第二鈍化膜412的形成條件與第六實施例的不同。除了這點以及與之相關的方面之外，本實施例與第六實施例相同。因此，說明書中將省略重複說明。
根據本實施例，在下面的條件下形成第二鈍化膜412。也就是說，例如通過利用諸如旋塗法等「塗布法」形成有機SOG(旋塗式玻璃)膜來形成第二鈍化膜412。
第二鈍化膜412的成形條件
成膜法：旋塗法
膜厚度：50至100nm
詳細條件
材料：HSQ(氫倍半矽氧烷，Hydrogen Silsesquioxane)
塗布轉速：1500至2500rpm
烘焙條件：80至150℃，60至180秒
橋接(bridging)的熱處理條件：300至400℃，1至10分鐘
具體地說，按照上述塗布旋轉，使用包括HSQ的塗布液進行旋塗之後，在上述烘焙條件下進行烘焙處理。之後，在用於橋接的上述熱處理條件下進行熱處理。因此，形成折射率大約為1至1.4的無機SOG膜。
上述「塗布法」是通過用包括塗布膜材料的塗布液塗布表面來形成塗布膜的成膜法。由於塗布液流入到配線之間的狹窄空間從而形成塗布膜，所以該成膜法具有足夠的覆蓋率。因此，相比於在平行平板式CVD法的情況，能夠更容易地適當填充凹部331C的內部。
此外，由於該成膜法平坦度較高，所以該成膜法可以實現薄膜化。因此，相比於第六實施例的諸如HDP CVD法等沉積法，覆蓋率更高，因此更加有利。
總結
如上所述，根據本實施例，通過利用「塗布法」形成絕緣膜來形成鈍化膜401。因此，如上所述，可以適當地填充凹部331C的內部。因此，根據本實施例，能夠改善產出率和器件可靠性。而且，可以改善形成的圖像的圖像質量。
注意，根據本實施例，在通過利用諸如HSQ等無機材料形成無機SOG膜來形成鈍化膜412的情況下給出了說明，但是並不限於此。可以通過用有機材料形成有機SOG膜來形成第二鈍化膜412。例如，可以使用MSQ(甲基矽倍半氧烷，Methyl Silsesquioxane)、Par(聚芳烴)、PAE(聚芳醚)、BCB(苯並環丁烯)等來形成該膜。
例如，在下麵條件下使用上述材料來形成第二鈍化膜412。
成膜法：旋塗法
膜厚度：50至100nm
詳細條件
塗布轉速：1500至2500rpm
烘焙條件：300至350℃，30至90秒
橋接的熱處理條件：300至350℃，5至60秒
第八實施例
器件構造等
圖36表示第八實施例的固體攝像器件的主要部分的構造。
類似於圖20，圖36表示沿著圖18中的XX-XX線剖開的橫截面。除這點以及與之相關的方面之外，本發明類似於第六實施例。因此，說明中省略了重複的部分。
如圖36所示，鈍化膜401形成為單層，而不是將多層層疊在一起的層疊體。這裡的鈍化膜401形成為填充凹部331C(其設置在連接配線331的上表面上)的內表面中，並且覆蓋絕緣膜102的上表面。例如，在下麵條件下形成鈍化膜401。
材料：SiN
成膜法：ALD法
膜厚：30至50nm
詳細條件
氣流速度：DCS(二氯矽烷):NH3＝1:2
高頻功率：30至700W
壓力：90至600Pa
溫度：300至350℃
時間：10秒至2分鐘
上述成膜法能夠實現原子層級別的均勻厚度的控制，從而能夠形成具有高的膜質量和對階梯形式的高覆蓋率的膜。因此，覆蓋率足夠高，因而即使在膜沒有在平行平板型CVD法的情況下厚的情況下，也能夠容易地填充凹部331C的內部。
總結
在本實施例的鈍化膜401的形成工藝中，利用「ALD法」來形成SiN絕緣膜，從而形成鈍化膜401。因此，如上所述，能夠適當地填充凹部331C的內部。因此，根據本實施例，能夠改善產出率和器件可靠性。此外，能夠改善所形成圖像的圖像質量。
注意，根據上述實施例，在使用ALD法將SiN膜形成為鈍化膜401的情況下給出說明，但是並不限於此。可以通過利用ALD法形成SiON膜、SiC膜或SiCN膜來形成鈍化膜401。還有，可以通過使用HDP CVD法形成SiON膜、SiC膜或SiCN膜來形成鈍化膜401。另外，可以通過適當地層疊上述膜來形成鈍化膜401。
其它
本實施例不限於上面給出的說明，並且可以使用多種變形例。
在上述實施例中，在通過形成在深度方向z上層疊的上側開口部和寬度比上側開口部更窄的下側開口部來設置焊盤開口的情況下給出說明，但是並不限於此。可以通過形成在深度方向z上層疊的具有不同寬度的三個以上的開口部來設置焊盤開口。還有，除了在上側開口部和下側開口部之間具有臺階的情況之外，可以按照沒有臺階的方式形成焊盤開口。也就是說，焊盤開口可以形成為從上部到下部具有相同的寬度。
在上述實施例中，在使用等離子體接合將傳感器基板100和邏輯基板200結合在一起的情況下給出說明，但是並不限於此。例如，可以使用結合劑來將兩者結合在一起。
在上述實施例中，在使用矽基板製造傳感器基板100(為背面照射型CMOS)的情況下給出說明，但是並不限於此。傳感器基板100可以使用所謂的SOI(絕緣體上矽)基板製造。
在上述實施例中，在設置有諸如傳輸電晶體、放大電晶體、選擇電晶體和復位電晶體等四種像素電晶體的情況下給出說明，但是並不限於此。例如，在設置有諸如傳輸電晶體、放大電晶體和復位電晶體等三種像素電晶體例的情況下，也可以使用本發明。
在上述實施例中，在向一個光電二極體設置傳輸電晶體、放大電晶體、選擇電晶體和復位電晶體中的每者的情況下給出說明，但是並不限於此。例如，在向多個光電二極體設置有放大電晶體、選擇電晶體和復位電晶體中的每者的情況下，也可以使用本發明。
在上述實施例中，在將本發明應用於相機的情況下給出說明，但是並不限於此。本發明也可以應用於諸如掃描儀或複印機等具有固體攝像像器件的其它電子設備。
在上述實施例中，在傳感器基板100是「背面照射型」CMOS圖像傳感器的情況下給出說明，但是並不限於此。此外，除了CMOS圖像傳感器之外，本發明可以應用在CCD型圖像傳感器的情況。
在上述實施例中，在將傳感器基板100和邏輯基板200結合在一起的情況下給出說明，但並不限於此。本發明還可以用於將除了傳感器基板100和邏輯基板200之外的半導體晶片連接在一起的情況。
在上述實施例中，在如下情況下給出說明：用蝕刻處理同時去除多個焊盤配線的上部和下部以同時形成具有不同深度的多個焊盤開口。但是，並不限於此。另外，可以利用蝕刻處理同時形成具有不同尺寸(寬度、直徑)的多個焊盤開口。
在上述實施例中，在通過利用電鍍法將銅(Cu)形成膜來形成連接導電層301的情況下給出說明。除了電鍍之外，本發明可以應用於利用非電鍍方法形成膜的情況。在非電鍍方法的情況下，在攪拌鍍液時或在將晶片安放在電鍍槽中時也會出現氣泡，並且因此會出現例如上述那些缺陷。還有，除了銅(Cu)之外，本發明可以應用於在通過用金(Au)、銀(Ag)、鎳(Ni)、銦(In)、鎢(W)或上述金屬的合金形成膜來形成連接導電層301的情況。
還有，在上述實施例中，在下面的情況下給出說明：在利用熱處理從微小的麻點生成大的氣孔，並且隨後通過薄膜化處理露出上述氣孔的內部，從而在連接配線的上表面上設置凹部。但是並不限於此。本發明可以應用於利用另一方法在連接配線的上表面上設置凹部的情況。
另外，上述實施例可以適當地組合。
圖37是表示層疊型攝像器件11的結構實施例的剖面圖。圖37示出了布置成陣列形式的多個像素21中的三個相鄰像素21A至21C的附近部分的剖面圖。如圖37所示，層疊型攝像器件11是由通過利用結合層33結合在一起的傳感器晶片31和信號處理晶片32構成的。
傳感器晶片31從在圖37中的上側開始依次由OCL(片上透鏡)層、半導體基板42和配線層43構成。注意，固體攝像器件21是所謂的背面照射型CMOS圖像傳感器，由此入射光入射到背面(面對著圖37中的上側的表面)入射，所述背面面對著半導體基板42的正面的相反側，在傳感器晶片31的傳感器基板42的正面上設置有配線層43。
在OCL層41中，針對每個像素21設置有多個小透鏡44，並且圖37示出了與像素21A至21C對應的三個透鏡44A至44C。
例如，在半導體基板42中，在P型矽層(P阱)45的內部，設置有對應於各像素21的多個PD 46作為光電轉換器，並且圖37示出了與像素21A至21C對應的三個PD 46A至46C。半導體基板42為接收入射到層疊型攝像器件11中的入射光的受光層，PD 46A至46C接收由透鏡44A至44C匯聚的入射光，並且進行光電轉換，從而累積生成的電荷。
配線層43由埋入在層間絕緣膜48中的配線47構成的，配線47用於讀出形成在半導體基板42中的PD 46的電荷，並且在圖37中的實施例中，布置有配線47-1的層和布置有配線47-2的層形成雙層結構。
信號處理晶片32由從圖37的上側依次層疊在一起的配線層51和半導體基板52構成。在信號處理晶片32中形成有用於驅動傳感器晶片31的邏輯電路(例如參見圖1)和存儲器等。
配線層51配置成使得多個配線53埋入在層間絕緣膜54中，並且在圖37中的實施例中，布置有配線53-1的層、布置有配線53-2的層和布置有配線53-3的層形成三層結構。配線53進行傳感器晶片31與信號處理晶片32之間的信號的發送/接收，並且進行信號處理晶片32上的邏輯電路之間的信號的發送/接收。
半導體基板52的電路層中形成有多個電晶體55，該電路層構成了信號處理晶片32的邏輯電路，並且在圖37中的實施例中，只示出了一個電晶體55，並且從該圖中省略了其它電晶體55。
如圖37所示，形成的電晶體55的柵極電極56層疊在半導體基板52上，即向配線層51側突出，並且柵極電極56通過接觸單元57與配線53-3連接。
在層疊型攝像器件11中，遮光膜58設置在形成有PD 46的半導體基板42和形成有電晶體55的半導體基板52之間。例如，遮光膜58布置在配線層51的沒有形成配線53的區域中，但是使用與配線53相同的材料並且以與配線53的形成深度相同的深度來形成(即，形成在與配線53相同的平面中)。
在圖37中的實施例中，示出了雙層結構，其中遮光膜58a-1和58b-1設置在與配線53-1相同的層中，遮光膜58-2設置在與配線層53-2相同的層中。例如，使用鋁(厚度：600nm)作為配線63和遮光膜68的材料，並且使用TiN(30nm)/Ti(60nm)作為阻擋金屬。
也就是說，在形成配線53的過程中，可以與配線53同時形成遮光膜58，並且不必添加形成遮光膜58的新工序。也就是說，遮光膜58不會添加新的遮光層，而是利用配線53設置的。此外，配線53與傳感器晶片31的PD 46和信號處理晶片32的邏輯電路連接，而形成的遮光膜58與配線53彼此獨立(作為與配線53的圖案分離的虛擬圖案)。
通過形成這種遮光膜58，層疊型攝像器件11可以利用遮光膜58阻擋電晶體55的熱載流子發出的光(在圖37中的白箭頭)，從而可以抑制上述發光對PD 46造成的不利影響。
現在，將參照圖38對從電晶體55的熱載流子發出的會對PD 46造成不利影響的光進行說明。圖38表示現有技術的沒有形成遮光膜58的結構示例的層疊型攝像器件11'。在這種結構中，如在圖38中的白箭頭所示，例如電晶體55的熱載流子發出的光由PD 46C接收。因此，在從PD 46C輸出的像素信號中，將接收到的由電晶體55的熱載流子發出的光的光量加入到由透鏡44C匯聚的入射光的光量中，因此上述出射光可能在圖像中表現為噪聲，從而造成不利影響。
相反，如圖37所示，在層疊型攝像器件11中，遮光膜38可以阻擋電晶體44的熱載流子發出的光的傳輸，從而可以抑制上述出射光造成的不利影響，由此防止了圖像質量劣化。
注意，遮光膜58隻需要布置在形成有PD 46的半導體基板42和形成有電晶體55的半導體基板52之間，並且還可以僅形成在配線層43中而不形成在配線層51中，或者可以形成在配線層51和配線層43這兩者中。
現在，形成在配線層51中的配線53的布局通常嚴格地遵循由平版印刷、乾式蝕刻或CMP(化學機械研磨)等加工條件規定的設計規則。因此，在使用配線層51來形成遮光膜58的情況下，遮光膜58不是僅以遮光為目的來布置的，而是遮光膜58必須布置成在遵循上述布局規則的同時能夠有效地遮光。例如，在圖39中示出了關於配線53的配線寬度和最小配線間距(具有最小可能配線寬度的配線53之間的間距)的設計規則的實施例。
如圖39所示，配線53的設計規則設定成：在配線53的配線寬度為1.6μm以下的情況下，配線53的最小配線間距設定為0.4μm。此外，在配線53的配線寬度大於1.6μm且在4.6μm以下的情況下，配線53的最小配線間距設定為0.5μm；在配線53的配線寬度大於4.6μm且在6.0μm以下的情況下，配線53的最小配線間距設定為0.8μm。還有，在配線53的配線寬度大於6.0μm並且在10.0μm以下的情況下，配線53的最小配線間距設定為1.5μm；在配線53的配線寬度大於10.0μm的情況下，配線53的最小配線間距設定為3.0μm。
在根據這些設計規則使用配線53的層來布置方形遮光膜58的情況下，在圖40中示出了遮光膜58的寬度和遮光膜58的最小間距(具有最小可能寬度的遮光膜58之間的間距)之間的關係。在圖40中，水平軸表示遮光膜58的島寬度(Island Width)，垂直軸表示遮光膜58的最小間距(Min Space)。
如圖40所示，遮光膜58的寬度和最小間距之間的關係是這樣設定的：根據圖39中所示的設計規則，遮光膜58的最小間隔隨著遮光膜58的寬度增大而逐漸增大。現在，如果遮光膜58遮擋的面積與設置遮光膜58的整個面積的比例為有效比，則對於遮光膜58的各最小間距而言，上述有效比在遮光膜58的寬度在最小間距處最大時最大。
例如，在遮光膜58的最小間距為0.4μm的情況下，則有效比在遮光膜58的寬度為1.6μm的位置P1處最大。此外，在遮光膜58的最小間距為0.5μm的情況下，有效比在遮光膜58的寬度為4.6μm的位置P2處最大。同樣，在遮光膜58的最小間距為0.8μm的情況下，有效比在遮光膜58的寬度為6.0μm的位置P3處最大，並且在遮光膜58的最小間距為1.5μm的情況下，有效比在遮光膜58的寬度為10.0μm的位置P4處最大。
在層疊型攝像器件11中，遮光膜58形成為使得遮光膜58的寬度與其最小間距之間的關係具有最大有效比，而且圖41A至41D示出了按照具有最大有效比的方式形成的遮光膜58的布局。
圖41A表示具有最小間距和寬度分別為0.4μm和1.6μm的布局的遮光膜58，並且該布局的有效比為64％。圖41B表示具有最小間距和寬度分別為0.5μm和4.6μm的布局的遮光膜58，並且該布局的有效比為81％。
圖41C表示具有最小間距和寬度分別為0.8μm和6.0μm的布局的遮光膜58，並且該布局的有效比為78％。圖41D表示具有最小間距和寬度分別為1.5μm和10.0μm的布局的遮光膜58，並且該布局的有效比為76％。
圖42表示圖41A至41D中所示的每個布局的遮光能力。注意，將遮光能力規定成如下情況下的透射率：當設置一層遮光膜58時，向該層遮光膜58垂直照射540nm的光。也就是說，可以說，上述透射率越低，則遮光能力越高。
如圖42所示，在遮光膜58布置分別具有0.5μm和4.6μm的最小間距和寬度的情況下，可以獲得最高的遮光能力。例如，如圖41A至41D所示，我們假設上述結果可通過下述項獲得：該布局已經是最高時的有效比；或者與在測量該透射率時所使用的光的波長等同或更小的遮光膜58之間的最小間距。
而且，在遮光膜58的最小間距最小的情況下，即在遮光膜58的最小間距為0.4μm的情況下，遮光能力最低，結果表明，通過簡單地使遮光膜58的最小間距變窄並不能增大遮光能力。也就是說，如圖41A至41D所示，在將遮光膜58布置成分別使用0.4μm和1.6μm的最小間距和寬度的情況下，有效比具有最低值，由此我們能夠推斷遮光能力較低。
因此，在層疊型攝像器件11中，通過使用基於設計規則的如下布局能夠使遮光能力最大化：在該布局中，遮光膜58的最小間距為0.5μm(小於被遮擋的光的波長)，並且寬度為在上述間距處的最大寬度4.6μm。
現在，即使在遮光膜58的最小間距和寬度相同的情況下，在將遮光膜58設置在平面上時，遮光膜58可以按照多種圖案布置。例如，圖43A和43B表示按照兩種圖案布置的遮光膜58的示例。圖43A表示遮光膜58在行方向和列方向上設置成一行的布局。圖43B表示如下布局：遮光膜58在行方向上布置成一行，並且在列方向上以各行為單位偏移遮光膜58的布置周期的半個周期。
此外，如果發現在圖43A和43B中所示的兩個布局中的遮光能力與參照圖42所述的一樣，則圖43A中所示的布局中的遮光能力為9.0％，並且圖43B中所示的布局的遮光能力為8.9％。也就是說，獲得了如下結果：即在遮光膜58的最小間距和寬度相同的情況下，即使布局不同，遮光能力也大致相同。
因此，通過根據圖39中所示的設計規則的布局在配線層51中形成矩形形狀的遮光膜58，可以將電晶體55的熱載流子發出的光的影響降低至10％以下。
接著，將參照圖44A和44B對具有兩層結構的遮光膜58的結構示例進行說明。在形成兩層結構的遮光膜58的情況下，當在第一層中的遮光膜58-1和在第二層中的遮光膜58-2的位置偏移量不同時，遮光能力不同。
圖44A示出了如下雙層布局：第一層中的遮光膜58-1和在第二層中的遮光膜58-2的位置之間的偏移為遮光膜58的布置周期的一半(半周期偏移圖案)。此外，圖44B示出了如下雙層布局圖案：第一層中的遮光膜58-1和在第二層中的遮光膜58-2的位置沒有偏移，即遮光膜58-1和58-2的布置周期相配(相同周期圖案)。
對於如下雙層結構布置，在遮光膜58-1和58-2的最小間距和寬度分別設定為0.5mm和4.6mm，遮光膜58-1與58-2之間的間距設定為800nm，並且它們的材料和厚度與上述遮光膜58相同時，圖45示出了此時的結果。
圖45示出了在使用半周期偏移圖案時和在使用相同周期圖案時的遮光能力的計算結果。如圖45所示，在以半周期偏移圖案布置遮光膜58時的遮光能力為0.6％，並且在以相同周期圖案布置遮光膜58時的遮光能力為3％。也就是說，半周期偏移圖案與相同周期圖案相比具有更高的遮光能力。
因此，如圖37所示，在遮光膜58-1和58-2的雙層結構的情況下，在上下層中的遮光膜58的布置周期不相匹配是有利的。注意，在遮光膜58-1和58-2間位置的偏移為遮光膜58的布置周期一半的布局下，遮光能力最高，但是例如可以使用具有遮光膜58的1/3布置周期的布局。
例如，圖46示出了在具有遮光膜58-1和58-2的雙層結構的情況下，遮光膜58的布置周期在上下層中偏移時的偏移量與遮光能力之間的關係。
如圖46所示，在偏移量為0°時遮光能力(3％)為最低值，並且在偏移量為180°時遮光能力(0.6％)為最高值。對於這個範圍，例如如果偏移量為140°，則能夠獲得一定量的遮光能力(例如，在偏移量為180°時為90％以上的遮光能力)。因此，使用雙層布局圖案使得第一層中的遮光膜58-1和第二層中的遮光膜58-2之間的位置偏移為140°或更大是有利的。注意，可以根據遮光膜58-1和58-2之間的間距(在垂直方向上的配線間距)來適當地設定偏移量和遮光能力之間的關係。
接著，將參照圖47說明使用線狀形式的遮光膜58的布局。此外，例如，對於遮光膜58的形式，除了諸如上述矩形形狀之外，例如還可以使用線狀形式。圖47示出了具有線狀形式布局的遮光膜58的平面圖和剖面圖。
線狀遮光膜58也是根據上述設計規則布置的。在圖47中的示例中，示出了雙層結構的遮光膜58-1和58-2，其間距為0.8μm、最小間距和寬度分別為0.4μm和1.6μm。而且，遮光膜58-1和58-2的位置偏移量為遮光膜58的布置周期的一半。因此，通過使用線狀遮光膜58，則能夠共用遮光膜58和配線53，由此能夠改善設計自由度。
與參照圖42的說明類似，圖48示出了圖47中的布局的遮光能力的結果。如圖48所示，在以線狀的雙層結構布置遮光膜58-1和58-2的情況下，遮光能力為0.5％。此外，在布置線狀的單層結構的遮光膜58的情況下，遮光能力為14％。
也就是說，在使用線狀遮光膜58時，可以通過使用雙層結構替代單層結構來大大改善遮光能力。而且，圖47中所示的布局的有效比為80％，並且該值是比在圖44A和44B中所示的布局的有效比更小的值，但是通過形成雙層結構，能夠獲得更大的遮光效果。
接著，將參照圖49說明如下布局：第二層中的遮光膜58-2僅布置在第一層中的遮光膜58-1之間存在空間的位置中。注意，在圖49中，第一層具有遮光膜58，但是例如第二層的遮光膜58-2可以設置在配線53之間的空間或配線53與第一層中的遮光膜58-1之間的空間處。
如圖49所示，對於第二層的遮光膜58-2僅布置在位於第一層的遮光膜58-1中的空間的位置處的布局，也能夠改善遮光能力。注意，使用這種類型的布局，第二層的遮光膜58-2的密度更低，因此需要考慮到其較低的遮光能力。
因此，使用在平面圖中觀看遮光膜58-1和58-2時的重疊寬度作為參數，在圖50中示出了遮光能力的結果。注意，該遮光能力是在重疊寬度為0至1.0μm且第一層和第二層中的間距為0.4和0.8μm時的結果。在圖50中，水平軸線表示重疊寬度，並且垂直軸線表示遮光能力。
如圖50所示，當在第一和第二層之間的間距為0.4μm時，獲得的結果表明：如果重疊寬度為0.4μm以上，遮光能力飽和(變得大致與在重疊寬度為1μm時的遮光能力相同)。此外，當在第一和第二層之間的間距為0.8μm時，獲得的結果表明：如果重疊寬度為0.8μm以上，遮光能力飽和。也就是說，獲得結果表明：如果重疊寬度等於或大於第一和第二層的間距，那麼即使進一步加寬重疊寬度，遮光能力也不會表現出大的變化。
因此，在層疊型攝像器件11中，遮光膜58-2的重疊寬度大致與第一和第二層之間的間距相同。也就是說，將第二層中的遮光膜58-2的寬度規定成第一層與第二層之間的間距的值的兩倍與第一層中的遮光膜58-1之間的間距的總和，由此能夠獲得足夠的遮光能力。
接著，將參照圖51對配線層51的平面結構進行說明。在圖51中的示例中，將矩形遮光膜58進行布置，以將其填充在配線層51中沒有設置配線53的空間中，並且使用上述設計規則下的布局，使配線53和遮光膜58共存。這時，在布置有配線53的圖案中，在配線53之間設定遮光膜58的寬度和最小間距，以使其具有最高的遮光能力。因此，能夠將透過配線層51的透射光抑制到最小。注意，線狀遮光膜58可以布置成填充在配線層51中的沒有設置配線53的空間中。
此外，根據本發明，例如，能夠將檢測光之外的作為噪聲的光應用到從預定位置發射光的固體攝像器件，並且不限於上述對從熱載流子發射出的光進行遮擋，而是可以應用到較寬的範圍。
而且，例如具有上述結構的層疊型攝像器件11可以應用到例如諸如數位照相機或數碼攝像機等成像系統、具有攝像功能的蜂窩電話或具有攝像功能的其它設備等多種電子設備。
此外，本發明的層疊型攝像器件11不僅可以應用於背面照射型CMOS固體攝像器件，而且還可以應用到前面照射型CMOS固體攝像器件或CCD型固體攝像器件。
使用固體攝像器件的電子設備的示例
與根據實施例的上述技術相關的固體攝像器件例如可以應用於諸如數位相機或數碼攝像機等攝像系統、具有攝像功能的蜂窩電話或具有攝像功能的其它設備等電子設備。
圖52表示使用固體攝像器件的相機的結構示例，以作為本發明相關的電子設備的示例。本實施例的相機使用能夠拍攝靜態圖像或動態圖像的攝像機。相機90具有固體攝像器件91、將入射光引入到固體攝像器件91的光接收傳感器單元的光學系統93、快門裝置94、驅動固體攝像器件91的驅動電路95和處理固體攝像器件91的輸出信號的信號處理電路96。
固體攝像器件91使用具有上述實施例的結構的固體攝像器件。光學系統(光學透鏡)93在固體攝像器件91的成像面上將來自對象的圖像光(入射光)形成為圖像。因此，在固定的時間內將信號電荷累積在固體攝像器件91中。光學系統93可以是由多個光學透鏡構成的光學透鏡系統。快門裝置94控制入射至固體攝像器件91的光的照射周期和遮光周期。驅動電路95將驅動信號提供給固體攝像器件91和快門裝置94，並且通過所提供的驅動信號(時序信號)來控制固體攝像器件91向信號處理電路95的信號輸出操作，並且控制快門裝置94的快門操作。也就是說，驅動電路95通過提供驅動信號(時序信號)進行從固體攝像器件91到信號處理電路96的信號傳輸操作。信號處理電路96對從固體攝像器件91輸出的信號進行各種信號處理。經過信號處理的圖像信號存儲在例如存儲器等存儲介質中，或者輸出給監視器。
根據與上述實施例相關的電子設備，使用上述第一至第五實施例中一者中的具有良好的光接收性能的固體攝像器件，從而能夠實現具有攝像功能的電子設備的高色度圖像和小型化。
本領域普通技術人員應該理解，依據設計要求和其他因素，可以在本發明隨附的權利要求或其等同物的範圍內進行各種修改、組合、次組合以及改變。
本申請包含與2011年7月19日向日本專利局提交的日本在先專利申請JP 2011-157977、2011年7月25日向日本專利局提交的日本在先專利申請JP2011-162228和2011年9月9日向日本專利局提交的日本在先專利申請JP2011-196785中所公開的內容相關的主題，因此將上述日本在先專利申請的全部內容以引用的方式併入本文。