多級模/數轉換器和校準所述轉換器的方法

2023-08-13 08:57:36

專利名稱：多級模/數轉換器和校準所述轉換器的方法
技術領域：
本發明涉及模擬信號到數位訊號的轉換的技術領域，尤其是涉及 模/數轉換器和校準所述轉換器的方法。
背景技術：
在很多電子裝置上，存在把模擬信號轉換為數位訊號的需求。數 字移動通信終端給出了這類裝置的重要例子。在此類應用裡，對低消 耗，低電壓和高性能的需求給組成終端電子系統的集成電路的設計帶 來尤其苛刻的要求。
基於不斷增加的集成水平(例如，純CMOS技術)生產所述集成 電路的可能性留出了可用於以下晶片的很大空間，即可用於實現目標 在於改善模擬部件/電路性能，例如用於對模擬部件/電路本身引起的 不精確性進行補償，的數位訊號處理(DSP)技術的晶片。
這種趨勢也體現在模/數轉換器方面，尤其在多級模數轉換器方 面，用於其中的校正方法已經開發出來，更通常認作校準方法，用於 校正轉換結果中由於轉換器中存在的模擬部件例如電容器或者運算放 大器的不理想而存在的誤差。例如，所述不理想是歸因於轉換器輸入 時的取樣電路電容器不匹配以及歸因於實際運算放大器的受限增益帶 筧產品■>
現有技術的校正方法中，存在第一類方法，其可能執行前臺校準， 即當待轉換的模擬信號還沒有應用到轉換器的輸入時執行校準。這類 方法具有以下優點，即有限的電路複雜性和保證正確的轉換結果。然 而，前臺校準方法存在內在的不足，即其不能在待轉換的才莫擬信號已 經應用到轉換器的輸入時使用。但是在一些應用中，在信號轉換過程 中的持續校準是必需的。
為了克服這個不足，開發出來了第二類校準方法。特別地，這類 方法採用了校準方法並且可以在片莫擬信號的轉換過程中操作而不幹擾 模/數轉換器的正常操作。
這類方法通常根據以下進行工作，即把偽隨機噪聲序列的各自的
樣本增加到待轉換信號的模擬樣本上，以便通過所述序列來調製待校 正的誤差。為了改善轉換器的性能，通過校正操作來處理轉換器的數 字輸出以便提取已調製信息。經-瞼證明，在所述校正方法的收斂時間C (達到半LSB精度所必需的)和在轉換器位數中的解析度N之間存在
類型關係式
其中，、是取樣周期。
從上述關係式可知，例如在解析度為13位的循環轉換器中通過採 用現有4支術的上述本底4交正方法之一併且以5MS/S (百萬每秒)的頻率 進行操作，可以得到大約30秒的收斂時間。這樣長的收斂時間導致現 有技術的本底校準方法不適合用在很多應用中。

發明內容
本發明的目的是提供一種具有以下校正(即校準)系統的模/數轉 換器，即該系統保證比現有技術的系統或方法的收斂時間更短的收斂 時間，並且該系統同時擁有有限的電路複雜性。
通過以最通用的形式限定在所附的權利要求1中的模/數轉換器來 實現該目的。在從屬權利要求裡還限定了優選實施例。
本發明的進一步目的是為校準多級模數轉換器提供一種方法，其 限定在所附的權利要求11中。


依據本發明的模數轉換器的更多的特徵和優點從以下示範而並非 對其限制的實施例的細節描述中將更見明顯，如

，其中
圖1是依據本發明的模/數轉換器的示範和特定優選實施例的方框
圖2圖示地說明了對校準由循環模/數轉換器引起的量化誤差有用 的模型；
圖3圖示地說明了與圖2中模型相比，隨著數字增益校正系統的 增加而更理想的4莫型。
圖中，相等或相似的特徵由相同的標號表示。
具體實施例方式
圖1描述了依據本發明的多級模/數轉換器1的優選實施例，其適 合於把輸入模擬信號&轉換成輸出數位訊號Z)^。具體講，模/數轉換 器1是這樣的，即把輸入信號^的模擬樣本轉換成各自的每個都由N
位組成的數字碼A^，其中N是表示轉換器1的解析度的整數。在優選
實施例中，N等於16，但明顯地，本發明的原理可以擴展到具有不同
解析度的模/數轉換器。
為了示範而非限制的目的，本說明特定地涉及通常被稱為算法模/ 數轉換器的循環多級模/數轉換器1。然而，應該指出，本發明的原理 也可以被本領域技術人員容易地擴展到不同類型的多級模/數轉換器， 例如擴展到所謂的流水線多級模/數轉換器。
對於本發明的目的而言，多級模/數轉換器意味著如下轉換器，即 為了在各自的輸出數字碼D。 ,的每一步驟解析一個或多個不同的位(即 至少一位)，該數字碼實際上表示輸出數位訊號z^的樣本並且相當於 在數字域中的表示，這是一種輸入模擬信號^的樣本的通過轉換器1 來獲得的數字碼，轉換器操作以便在多個步驟中執行各個轉換周期。 具體講，在多級模/數轉換器中，特定步驟中的轉換通常是基於在先前 步驟中的部分轉換產生的剩餘。轉換周期意味著由多級才莫/數轉換器執 行的用以解析輸出數字碼A^的全部N位的所有操作或步驟。特定地， 為了示範而非限制的目的，本說明涉及以下情況，其中多級模/數轉換 器1在每一步驟中解析碼A^的一位，因此各個轉換周期由N步驟組成， N為轉換器解析度。
參考圖1 ,多級模/數轉換器1包括取樣電路2 ，其具有輸入2i 和輸出2u。輸入2i可以使取樣電路2接收待轉換模擬信號已。取樣電 路2按如下進行操作以便通過輸出2u提供組成了樣本序列的輸入信號 ^的模擬樣本。優選地，取樣電路2包括具有開關電容器的樣本和保 持電路。
連接至取樣電路2的輸入2i的轉換開關8使得如下成了可能，即
選擇性地把才莫擬信號^加到取樣電路2的輸入2i。實際上，在循環轉
換器例如如圖1所示的模/數轉換器1中，待轉換模擬信號^只在各個
轉換周期的開始被加到取樣電路2,以便從取樣電路2輸出相應的模擬
自的數字碼化 ,。在連續的新周期的開始，轉換開關8使得以下成為可 能，即再次把模擬信號^加到取樣電路2用於新的轉換周期的執行。 實際上，由輸入模擬信號K 的模擬樣本組成的序列G將出現在取樣電 路2的輸出2u上，每個所述樣本被安排在各自的轉換周期的初始部分 附近。
模/數轉換器1還包括求和節點4,其第一輸入4i連接到取樣電路 2的輸出2u上，其第二輸入4ii適合於接收在以下輸出中的模擬樣本 y乂的偽隨機序列，即包含在轉換器1中的信號生成模塊3的輸出。符 號y表示增益因子或者比例因子，其使得以下成為可能，即測量偽隨機 序列/,中樣本的振幅以及例如通過生成^f莫塊3得到控制。由於y只表示 一個比例因子，序列《以及序列"A都要在下文偽隨機表達式中涉及。
答覆在兩個輸入4i和4ii中接收到的樣本，求和節點4在輸出4u
提供新的模擬樣本^的序列，其實際上是輸入到求和節點4的兩個樣 本序列^en的樣本到樣本的給定和。有利地，和序列C-r乂 + G包
括偽隨機序列r乂的貢獻不存在的多個樣本。實際上，所述樣本與序列 的相應樣本相符。在下文中將詳細i兌明所述替4戈的優點。
在特定地有利實施例中，包含了上文，例如，通過^^安以下方式設 置序列〃(的周期，即其等於樣本序列《的周期的整數倍(依據因子 ^卻)。這樣，和序列G將存在於求和節點4的輸出中，因此在和序列^ 的各個^坤樣本(其是大於1的整數，例如在10到200之間)組中， 將存在包括偽隨機r (的貢獻的樣本。這種生成偽隨機序列7 ^的特定 方式是有利的，因為這時生成才莫塊3由於它"工作"在比轉換器1的 取樣頻率更低的頻率下從而更容易生成。在備選實施例中，可能以全 頻率生成偽隨機序列並且隨後抽取將被計和到已取樣模擬信號G的所
述頻率的樣本的十分之一。
參考圖1，模/數轉換器1包括模/數轉換裝置5,該模/數轉換裝
置5實際上表示連接到求和節點4的輸出4u並且具有數字增益《的部 分轉換裝置，該數字增益《可以由包括在轉換器1中的校準模塊9控制。 在優選實施例中，所述轉換裝置5包括低解析度的模/數轉換器5 (實 際上，所述轉換器的解析度決定了在轉換周期的每一步驟中解析的數 字碼Z^的位數)。優選地，在多級轉換器1中通常被稱為"子模數轉 換器"的模/數轉換器5是多閾值的閃型轉換器。更具體而言，在描述 的具體例子中，轉換器5採用兩個閾值並且具有一位的解析度，因此， 轉換器通常由"1.5位子模數轉換器"領域中的專家定義。在下文中作 為子^f莫數轉換器5的這種類型的轉換器對於本領域的技術人員來說一 般是已知的，因此不作進一步說明。
如圖1所示，模/數轉換器1包括邏輯重組模塊13,其連接至子模 數轉換器5的輸出4u。邏輯重組模塊13對於本領域的技術人員來說也 是已知的，實際上，其可以被想像為以下模塊，該模塊包括寄存器並 且該模塊在轉換周期的各個步驟中接收和重組源自子模數轉換器5的 輸出中的位，以便在寄存器中並且在各個轉換周期終止時提供數字碼
模/數轉換器1還包括數/模轉換器11,其具有連接至子模數轉換 器5的輸出5u的輸入lli以及具有連接至進一步求和節點6的輸入6i 的輸出llu,該進一步求和節點6包括在模/數轉換器1中。進一步求 和節點6還包括連接至取樣裝置2的輸出2u的第二輸入6ii,其是這 樣的，即在輸出6u提供信號，該信號由在取樣裝置2的輸出中的信號 和在數/模轉換器11的輸出中的信號的差給出。本領域技術人員已知， 所述差信號是模擬信號(以樣本序列的形式)，其表示在每一步驟，在 所述步驟中通過子模數轉換器5執行的部分轉換的剩餘。
如圖1所示，模/數轉換器1還包括模擬放大裝置7,優選地，包 括至少一個運算放大裝置7。圖1中，G表示所述放大裝置7的總增益。 所述放大裝置7是這樣的，即在輸入7i接收源自求和節點6的輸出的
差信號以在輸出6u上提供已放大的差信號。
本領域技術人員已知，如果循環轉換器1在每一步驟中解析輸出
數字碼的1位，放大裝置7的增益G理想地正確地等於2,但是實際上 它經常是一個近似地等於2的數字。然而，如果在轉換周期的每一步 驟中解析輸出數字碼的2位，放大裝置7的增益G理想地精確地等於4, 但是實際上它是一個近似地等於4的數字。
放大裝置7的輸出6u可通過轉換開關8連接至取樣裝置的輸入2i, 以便在第一步驟之後執行各個轉換周期的步驟。應當指出，實際上， 圖1中的模/數轉換器1:
在各個轉換周期的第一步驟中是這樣的，即具有配置，其中待轉
換的模擬信號^被加到取樣電路2的輸入2i並且其中放大裝置7的輸 出6u與所述輸入2i斷開，
在各個轉換周期的後繼步驟中是這樣的，即具有第二配置，其中 放大裝置7的輸出7u連接至取樣電路2的輸入2i並且其中待轉換的 模擬信號^沒有被加到取樣電路2的輸入2i。
應當看到，在該第二配置中，模/數轉換器1包括反饋迴路，該反 饋回^各包括取樣電^各2和;改大裝置7。
已知，由於模擬組件和裝置內在的不理想性，有效的環路增益G,, 並不具有精確的所述值，該環路增益Gi(^在所述實施例中應當理論上等 於放大裝置7的理想增益，此處等於2。內在的不理想性基本上歸因於 取樣電路2電容器的失配以及歸因於放大裝置7的增益帶寬受限的事 實。
由於這個原因，校準模塊9必需修改數字增益"乂減少或消除任何 由於上述不理想性引起的轉換誤差。更具體而言，校準模塊9的目標 是修改數字增益#以便其儘可能的接近環路增益G，。
在更詳細的說明校準模塊9及其性能前，通過圖2所示的簡化模 型來說明以下是有用的，即所述不理想性是怎樣影響模/數轉換器1的 操作的，該簡化模型可以分析性地評價弓1入到轉換中的誤差和數字增 益#與環路增益G,^之間的失配之間的關係。
圖2中的簡化模型說明了在其擴展版本中的循環轉換器。而且， 在圖2中，不顯示循環轉換器中涉及數字增益^的校準的部分。在模型
中，反饋迴路的不理想性通過放大模塊27進行了概括，該放大模塊27 包括等於G"的增益，其實際上相應於圖1中轉換器1的反饋迴路的有 效增益。虛線L把圖2中的模型分成兩部分，部分A和部分B。部分A 表示在信號^的第一次轉換步驟的操作中的循環轉換器模型，而部分B 涉及後繼步驟。第一步驟的後繼步驟通過理想的模/數轉換器21來簡 單建模，該模/數轉換器21引入了剩餘量化誤差e^。在第一步驟中， 子模數轉換器引入了量化誤差叫。
依據圖2中的模型，在轉換周期的終止時，循環轉換器的數字碼Z^ 可以由以下《會出
從上述公式(1)中可以看出，當存在數字增益^和環路增益G,，的不 匹配時，通過在第一步驟中子模數轉換器5引入的量化噪聲叫的一部 分滲入到輸出因而降低循環轉換器的性能。這種現象被稱為"量化噪 聲滲漏"。特別地，這種噪聲滲漏依據在循環轉換器的輸出中的信號/ 噪聲比影響性能；而且，這是一種遠非白噪聲而與輸入^緊密關聯的 噪聲。
有利地，通過圖1中的校準模塊9，可以通過把數字增益^配置至 環路增益&，來減少上述現象。
在圖3中，圖2中的沖莫型通過對數字增益^的校正添加涉及校準系 統的部分而被完善，該模型用於校準出現在輸出數位訊號D。 ,中的誤 差。
具體講，對增益#的校準包括在^I入量化噪聲叫的相同點插入偽隨 機序列r、類似於在圖1所述的轉換器中發生的事情。通過這種方式， 所述偽隨機序列在輸出中的傳輸函數與量化噪聲在轉換器輸出中顯現 的相同。
應當看到，這時lt出信號可以表示為
依據公式(2),可以了解更進一步的噪聲作用是怎樣顯現在輸出 中的，該噪聲作用與偽隨機序列"乂以及與數字增益和環路增益的差成 比例。
據此，通過在輸出Z)^和偽隨機序列^之間由乘法器26執行相關乘 積，提取增益失配6是有可能的，其中
formula see original document page 12
在上述公式(3)中，符號⑧表示相關乘積。在該說明中，剩餘相 關噪聲表達式^表示出現在上述等式(3)中的第二項，等式(3)中 增益失配0通過分析性的形式來進行表示。實踐中，剩餘相關噪聲由以 下給出
(4 )
從公式(4)中可以看出，如果Vm,eq1和eqrs與序列tx,是無關聯的， 剩餘相關噪聲L實際上為零。這時，通過最小化增益失配e,例如依 靠最小均方(LMS)算法，有可能(見等式3)把數字增益會收斂至環 路增益G—,所述最小均方(LMS)算法在圖3中由環路LMS最小化模 塊29實現。這樣，有可能(見公式2)從數字輸出z^,中消除量化噪聲 叫引起的噪音項以及序列,,引起的噪音項。
然而，實際上這並沒有發生，因為剩餘相關項^是不能被完全忽 略的並且這限制了校準方法的效率。在實際情況中，為了把殘留相關L 賦零，有必要增加偽隨機序列^乂的長度和/或增加LMS環路最小化模 塊29的積分步長。但是，這兩種對策都對校準方法收斂方面的性能具 有負面的和明顯的影響。
然而，可以看到，在表達式(4)中殘留相關^的主要貢獻是與輸
入信號^成比例的方面，因為所述信號是最大定標信號並且遠大於剩 下的項叫("G )+L。
因為這個原因，有利地，依據本發明的模/數轉換器1 (圖1)的 校準模塊9在過程中實現(依靠包含在校準模塊9中的相關和去除模
塊14) 了輸入信號^的數字去除的算法以最小化增益失配e (等式3)。
這可能使剩餘相關噪聲項l保持得非常低，例如允許在最小化模塊
LMS29中高積分步長的使用和/或短偽隨機序列的使用。這有利地確定 了高收斂速度。
有利地，如上述更詳細的說明，包含偽隨機序列^,,的貢獻的輸入 信號樣本和不包含所述貢獻的樣本都存在於在求和節點4的輸出中的 樣本序列^中，有可能在校準模塊9中進行輸入信號已的預測(即估 算)，從數字碼Z^開始，該數字碼Z^相應於(即由轉換生成)在求和 節點4的輸出中的序列^的樣本，該樣本不包含偽隨機序列r(的貢獻。 可以看到，依據本發明，實際上可以在校準模塊9中執行輸入信號^的 去除，該去除從相同的子模數轉換器4輸出的位開始，即在模/數轉換 器1中不需要在以下附加路徑之上的進一步模/數轉換器的費力的加 法，即該附加路徑避開了在輸入信號^中插入偽隨機序列^.(的求和節 點4。
在特定地有利實施例中，輸入信號^的預測由在模/數轉換器l提 供的插值模塊10進行。所述模塊10執行數字碼化 ,的插值，該數字碼 Z)。M,由序列G的樣本收斂生成，而該序列^輸出自偽隨片幾序列y. ^的組 件不存在的求和節點4。優選地，但不限於，所述插值是多項式內插法， 更優地是非線性拉格朗日插值。在備選實施例中，用等價插值法和本 領域技術人員已知的方法代替非線性拉格朗日插值可以實現在模塊10 中。
在特定地有利實施例中，插值才莫塊10包括濾波器FIR,該濾波器 FIR適合於實現對輸入信號^的預測有用的插值。
優選地，模塊10執行的插值利用在所述樣本之前的A^.。-l樣本和 在所述樣本之後的7V -1樣本的轉換結果獲得輸入信號已的樣本的數 字估算力。w (與輸出自求和節點4的序列G的樣本相應，該求和節點4 中存在偽隨機序列y乂.的組件)。依據上述說明，在這些2(A"-l)樣 本中(並且，因而在相應的數字碼中)，偽隨才幾序列;K.^的貢獻沒有包 括在內。
一旦獲得所述估算，包含在校準模塊9中的相關和消去模塊14從
相關誤差估算中消除輸入信號(或者更確切地說，它的貢獻)用於所述
誤差的隨後最小化(最小化模塊29)，以便把數字增益^匹配至環路增
益°
在特定優選實施例的下文中，將描述由校準模塊9並且尤其是相 關和消去模塊14執行的消去方法。
從公式2中可以看出，輸出自求和節點4的和序列^樣本的轉換 A^的結果可以表示為以下，該求和節點4中存在偽隨機序列n
從2 ( 1 )樣本的轉換結果開始，該2 ( aa—-1 )樣本在所述樣 本之前和在所述樣本之後並且不包括偽隨機序列y.^的貢獻，預測才莫塊 IO生成在公式(5)中給出的碼的估算A^，其可以表示為
formula see original document page 14(6 )
其中，Pre(表示存在於估算中的誤差。
消去和相關模塊14 (通過連接14i和14ii的存在符號性地在圖 1中顯示)有利地計算在公式(5)和(6)中給出的數字樣本中的差， 實際上計算差
formula see original document page 14(7)
然後計算在所述差(7)和偽隨機序列(.之間的相關乘積(通過連 接14iii符號性地顯示)以便獲得由下式給出的增益失配估算誤差U
由公式(8)可看出，與公式(3)中給出的失配誤差^不同，誤差 e，包括剩餘相關噪聲項^ _、 Pre(,與項^ (公式4)不同，剩
餘相關噪聲項^ _不再包含與輸入信號&成比例的項並且因而具有遠
小於t的影響力。
隨後可以採用本領域技術人員已知的以下方式來最小化誤差e_,
即依靠優選地但不限於實現了 LMS環路最小化的最小化模塊10。
應當看到，有利地，預測模塊IO被插入校準模塊9中，因此無論 什麼在模/數轉換器1的數字輸出(模塊13)上，它都沒有影響。這樣， 即使輸入信號的近似估算對於獲得遠小於誤差^的誤差^來說也 是足夠的，此外還允許預測模塊10的簡單實現。
強調以下是重要的，即使估算增益誤差的方法受到降低採樣方式 (因為偽隨機序列(在每一個A^時鐘周期中被插入一次)的影響，在 依靠輸入信號^的消去獲得的收斂速度中的增長是如此完全地補償了 所述降低採樣，以至於實驗結果顯示依據本發明的轉換器的校準方法 具有比現有技術的方法甚至快IOO倍的收斂速度。 應當考慮到，預測模塊10也以二次抽樣的方式操作。在所述模塊 10是依靠數字濾波器FIR實現的特定實施例中，可以看到，所述濾波 器對於生成來說是非常簡單的，因為觀察到，在使用多項式內插法的 情況下，濾波器FIR的係數快速趨向為零。實際上，為了生成具有15MS/S (百萬符號每秒)速度的循環模/數轉換器(包括1. 5位子模數轉換器)， 帶19抽頭的濾波器FIR是足夠的，不得不操作於降低採樣模式中，該 濾波器FIR可以依靠存儲濾波器係數的查找表、乘法器和累加器生成。 依據上述說明，可以看到，本發明由此完全實現了先前目標。 自然地，為了滿足可能的以及具體的需求，本領域的技術人員可 以把大量的修改和變動用到依據本發明的上述模/數轉換器和校準方
內。 , 權利要求
1. 一種用於通過多級轉換周期把輸入信號(Vin)的模擬樣本轉換成各自的由位組成的數字碼(Dout)的多級模/數轉換器(1)，各個周期步驟解析各自的數字碼(Dout)的至少一位，該轉換器(1)包括取樣電路(2)，適合於輸入所述信號(Vin)並且輸出所述模擬樣本的第一序列偽隨機序列(γ·ts)的生成模塊(3)，適合於輸出所述偽隨機序列的樣本；求和節點(4)，輸入所述第一序列和所述偽隨機序列(γ·ts)，在輸出中獲得模擬樣本的第二序列具有可控制數字增益的轉換裝置(5)，適合於輸入第二序列的樣本以便輸出所述數字碼(Dout)的位；反饋迴路(2，6，7，8)，用於執行所述多級轉換周期，其具有環路增益(GLoop)並且包括模擬放大裝置(7)和所述取樣裝置(2)；數字校準模塊(9)，用於把數字增益匹配至環路增益(GLoop)；其特徵在於所述第二序列包括所述偽隨機序列(γ·ts)的貢獻不存在的預定樣本；數字校準模塊(9)包括預測模塊(10)以便生成所述輸入信號(Vin)的數字估算該數字估算開始於輸出自所述轉換裝置(5)的由所述預定樣本的轉換生成的位。
2. 如權利要求1所述的模/數轉換器(1 ),其中所述校準模塊(10 ) 使用所述估算以便消除在所述數字增益(《)至所述環路增益(&，)的匹配中所述輸入信號(^)引起的幹擾。
3. 如前述權利要求中任何一項所述的模/數轉換器(1 )，其中所述預測模塊(10)是這樣的，即依靠插值算法生成所述估算(《。
4. 如權利要求3所述的模/數轉換器(1 ),其中所述算法是這樣 的，即實現了非線性拉格朗日插值。
5. 如前述權利要求中任何一項所述的模/數轉換器(1 ),其中所述預測模塊(10)包括數字濾波器FIR (10)。
6. 如前述權利要求中任何一項所述的模/數轉換器(1 ),其中所 述第二序列(^ )包括在所述第二序列(^ )的每個iv一樣本中存在所述貢獻的樣本，其中7V一是大於1的整數，並且其中生成所述估算(力。 的預定樣本包括在所述貢獻存在的樣本之前的-1樣本和在所述樣 本之後的iV一+l樣本。
7. 如權利要求6所述的模/數轉換器(1 ),其中所述校準模塊(9) 是這樣的，即依據所述估算(在每個W—轉換周期中更新所述數 字增益(#)。
8. 如前述權利要求中任何一項所述的模/數轉換器(1 )，其中所 述反饋迴路(2, 6, 7, 8 )還包括進一步求和節點(6 ),該進一步求 和節點(6)具有連接至所述取樣裝置(2)的輸出的第一輸入(6ii), 第二輸入(6i )和連接至所述模擬放大裝置(7 )的輸出，轉換器(1 ) 還包括模/數轉換器(11 ),該數/模轉換器(11 )具有連接至所述第二 輸入(6i )的輸出(和連接至所述轉換裝置(5 )的輸出中的輸 入(lli )。
9. 如權利要求8所述的模/數轉換器(1 ),其中所述反饋迴路(2， 6， 7, 8)還包括轉換開關(8)，該轉換開關(8)連接至所述放大裝 置(7)的輸出(7u)以便選擇性地把所述輸出(7u)連接至所述取樣 電路(2)的輸入(2i)，在所述取樣電路(2)的輸入(2i)中排除所 述輸入信號(K )的應用。
10. 如權利要求9所述的模/數轉換器(1 ),其中所述轉換開關(8 ) 是這樣的，即從第二步驟開始直到各個轉換周期的最後步驟為止，在 各個轉換周期的第一步驟以後排除所述輸入信號(已)到所述取樣電 路(2)的應用以及把所述放大裝置(7)的輸出(7u)連接至所述取 樣裝置(2)的輸入(2i)。
11. 一種用於校準多級模/數轉換器(1 )的方法，所述方法包括部分轉換裝置(5),具有可控制數字增益； 反饋迴路(2， 6, 7, 8),具有環路增益， 所述方法包括以下操作把偽隨機序列計和至在所述轉換器的輸入中接收的待轉換模擬信 號樣本的第一序列，以便從所述和生成第二序列；依靠所述部分轉換裝置(5)把所述第二序列轉換成多個步驟以便 從所述轉換器的輸出中生成數字碼；依據所述數字碼，估算所述增益之間的失配誤差，所述已估算的 誤差包含依賴於所述模擬信號的誤差貢獻；其特徵在於所述第二序列(^)包括所述偽隨機序列(r^ )的作用不存在的預定樣本；並且其中所述估算操作包括以下操作依靠所述部分轉換裝置，從所述預定樣本的轉換生成的數字碼開 始生成所述輸入模擬信號的樣本的數字估算，依靠所述已生成的數字估算消除所述誤差貢獻。
12.如權利要求11所述的方法，其中所述生成數字估算的操作包 括對從所述預定樣本的轉換生成的所述數字碼進行插值。
全文摘要
一種在多級周期中把輸入信號(VIn)的模擬樣本(VJn)轉換為數字碼(Dout)的多級模數轉換器(1)，每個周期解析數字碼(Dout)的至少一位，轉換器(1)包括被計和到所述模擬樣本以獲得模擬樣本的第二序列(V+in)的偽隨機序列(Y′ts)的生成模塊(3)；帶可控制數字增益(g)的轉換裝置(5)，其接收第二序列(V+in)並且輸出所述數字碼(Dout)的位；帶環路增益(GLoop)的反饋迴路(2，6，7，8)，其執行所述多級轉換周期；數字校準模塊(9)，其把數字增益(g)匹配至環路增益(GLoop)；所述第二序列(V+in)包括沒有所述偽隨機序列(γ-ts)的作用的預定樣本；預測模塊(10)，其生成所述輸入信號(VIn)的數字估算(Dout)。
文檔編號H03M1/10GK101390291SQ200680053504
公開日2009年3月18日 申請日期2006年2月27日 優先權日2006年2月27日
發明者G·A·塞素拉, R·G·馬索利尼 申請人:意法半導體股份有限公司