一種同步整流電路的製作方法

2023-09-12 15:18:15

本發明涉及同步整流技術領域，特別涉及一種同步整流電路。

背景技術：

隨著微處理器和數位訊號處理器的不斷發展，對晶片的供電電源的要求越來越高了。不論是功率密度、效率和動態響應等方面都有了新要求，特別是要求輸出電壓越來越低，電流卻越來越大。輸出電壓會從過去的3.3V降低到1.1～1.8V之間，甚至更低。從電源的角度來看，微處理器和數位訊號處理器等都是電源的負載，而且它們都是動態的負載，這就意味著負載電流會在瞬間變化很大，從過去的13A/μs到將來的30A/μs～50A/μs。這就要求有能夠輸出電壓低、電流大、動態響應好的變換器拓撲。近年來隨著電源技術的發展，同步整流技術正在向低電壓、大電流輸出的DC/DC變換器中迅速推廣應用。

DC/DC變換器的損耗主要由3部分組成：功率開關管的損耗，高頻變壓器的損耗，輸出端整流管的損耗。在低電壓、大電流輸出的情況下，整流二極體的導通壓降較高，輸出端整流管的損耗尤為突出。快恢復二極體(FRD，Fast Recovery Diode)或超快恢復二極體(SRD，Superfast Recovery Diode)可達1.0～1.2V，即使採用低壓降的肖特基二極體(SBD，Schottky Barrier Diode)，也會產生大約0.6V的壓降，這就導致整流損耗增大，電源效率降低。功率MOSFET的導通功耗非常小，可以很好的提高電路效率。

在隔離DC/DC變換器大功率、低電壓、大電流的使用場景中，雙向勵磁的拓撲具有明顯的技術優勢，如全橋、半橋、推挽等拓撲電路形式，具有變壓器雙向勵磁、磁材利用率高、體積小等優勢，所以雙向勵磁的拓撲十分適合以上場景的應用環境。

如圖1所示，其為推挽、半橋、全橋拓撲的副邊同步整流典型應用電路，圖2顯示的為圖1中各開關管驅動波形，在T0-T1時間內，Q3、Q4開關管同時關閉，Q1、Q2同步整流管同時打開，進行變壓器副邊電流續流，電流通過Q1、Q2、變壓器線圈N2、N3、電感L1、負載端流動；T1-T2時間內，原邊開關管Q4開啟，變壓器進行勵磁，並向副邊傳遞電能，整流管Q2開啟，Q1關閉，電流通過Q2、負載端、電感L1流回變壓器，電感電流線性增加，T2-T3時間內重複T0時間內的續流動作；T3-T4時間內，整流管Q1開啟，Q2關閉，電流通過Q1、負載端、電感L1流回變壓器，由此可知變壓器副邊續流時，電流總是流經變壓器副邊線圈，增加環路消耗功耗，降低產品效率。

公開於該背景技術部分的信息僅僅旨在增加對本發明的總體背景的理解，而不應當被視為承認或以任何形式暗示該信息構成已為本領域一般技術人員所公知的現有技術。

技術實現要素：

本發明的目的在於提供一種同步整流電路，從而克服現有電路在續流過程中會增加環路消耗、產品效率較低的缺陷。

本發明實施例提供的一種同步整流電路，包括：第一電源、第二電源、第一場效應管、第二場效應管、第三場效應管、電感和第一電容；

所述第一電源的正輸出端與所述第一場效應管的漏極相連，所述第一場效應管的源極與所述第一電容的第一端相連，所述第一電容的第二端與所述電感的第一端相連，所述電感的第二端與所述第一電源的負輸出端相連；

所述第二電源的正輸出端與所述第二場效應管的漏極相連，所述第二場效應管的源極與所述第一電容的第一端相連，所述電感的第二端與所述第二電源的負輸出端相連；

所述第三場效應管的漏極與所述電感的第二端相連，所述第三場效應管的源極與所述第一電容的第一端相連；

所述第一場效應管的柵極用於接收第一方波信號，所述第二場效應管的柵極用於接收第二方波信號，所述第三場效應管的柵極用於接收第三方波信號；所述第一方波信號和所述第二方波信號不同時為高電平，且在所述第一方波信號和所述第二方波信號均為低電平時，所述第三方波信號為高電平。

在一種可能的實現方式中，所述第一電源包括變壓器的第一次級線圈，所述第二電源包括變壓器的第二次級線圈；

所述第一次級線圈的第一端為所述第一電源的正輸出端，所述第一次級線圈的第二端為所述第一電源的負輸出端；所述第二次級線圈的第一端為所述第二電源的正輸出端，所述第二次級線圈的第二端為所述第二電源的負輸出端。

在一種可能的實現方式中，該電路還包括：電源外圍電路；所述電源外圍電路與所述變壓器的初級線圈相連。

在一種可能的實現方式中，所述電源外圍電路包括：第四場效應管、第五場效應管、第二電容和第三電容；

所述第四場效應管的漏極與外部電源相連，並與所述第二電容的第一端相連，所述第四場效應管的源極與所述初級線圈的第一端相連；所述初級線圈的第二端與所述第三電容的第一端和所述第二電容的第二端相連，所述第三電容的第二端接地；

所述第五場效應管的漏極與所述初級線圈的第一端相連，所述第五場效應管的源極接地；

所述第四場效應管的柵極用於接收第一方波信號，所述第五場效應管的柵極用於接收第二方波信號；所述初級線圈的第二端、所述第一次級線圈的第一端和所述第二次級線圈的第二端互為同名端。

在一種可能的實現方式中，該電路還包括：用於輸出所述第三方波信號的邏輯電路；

所述邏輯電路的第一輸入端用於接收第一方波信號，所述邏輯電路的第二輸入端用於接收第二方波信號；所述邏輯電路的輸出端與所述第三場效應管的柵極相連。

在一種可能的實現方式中，所述邏輯電路包括：第一非門、第二非門和與門；

所述第一非門的輸入端為所述邏輯電路的第一輸入端，所述第一非門的輸出端與所述與門的第一輸入端相連；所述第二非門的輸入端為所述邏輯電路的第二輸入端，所述第二非門的輸出端與所述與門的第二輸入端相連；所述與門的輸出端與所述第三場效應管的柵極相連。

在一種可能的實現方式中，所述邏輯電路包括：或門和非門；

所述或門的第一輸入端為所述邏輯電路的第一輸入端，所述或門的第二輸入端為所述邏輯電路的第二輸入端，所述或門的輸出端與所述非門的輸入端相連，所述非門的輸出端與所述第三場效應管的柵極相連。

本發明實施例提供的一種同步整流電路，設置了用於續流的第三場效應管，從而使得在續流過程中不需要流經第一電源或第二電源，避免了第一電源或第二電源內阻的損耗，提高了產品效率，並減少了第一電源或第二電源的發熱。同時，在增加了第三場效應管後，減少了原有整流管充當續流功能時的電能消耗，平均了電源內部的熱量分布，提高電源的設計可靠性。該電路使用拓撲原邊驅動信號經過或非運算後形成副邊續流管的驅動信號，不需要額外設置其他多餘的控制信號。

本發明的其它特徵和優點將在隨後的說明書中闡述，並且，部分地從說明書中變得顯而易見，或者通過實施本發明而了解。本發明的目的和其他優點可通過在所寫的說明書、權利要求書、以及附圖中所特別指出的結構來實現和獲得。

附圖說明

附圖用來提供對本發明的進一步理解，並且構成說明書的一部分，與本發明的實施例一起用於解釋本發明，並不構成對本發明的限制。在附圖中：

圖1為現有技術中同步整流應用電路的電路圖；

圖2為現有技術中開關管驅動波形的波形圖；

圖3為本發明實施例中同步整流電路的第一電路結構圖；

圖4為本發明實施例中方波信號的波形圖；

圖5為本發明實施例中同步整流電路的第二電路結構圖；

圖6為本發明實施例中同步整流電路的第三電路結構圖；

圖7為本發明實施例中邏輯電路的第一電路結構圖；

圖8為本發明實施例中邏輯電路的第二電路結構圖。

具體實施方式

下面結合附圖，對本發明的具體實施方式進行詳細描述，但應當理解本發明的保護範圍並不受具體實施方式的限制。

為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬於本發明保護的範圍。除非另有其它明確表示，否則在整個說明書和權利要求書中，術語「包括」或其變換如「包含」或「包括有」等等將被理解為包括所陳述的元件或組成部分，而並未排除其它元件或其它組成部分。

根據本發明實施例，提供了一種同步整流電路，圖3為該同步整流電路的電路結構圖，具體包括：第一電源10、第二電源20、第一場效應管Q1、第二場效應管Q2、第三場效應管Q3、電感L1和第一電容C1。

其中，第一電源10的正輸出端與第一場效應管Q1的漏極相連，第一場效應管Q1的源極與第一電容C1的第一端相連，第一電容C1的第二端與電感L1的第一端相連，電感L1的第二端與第一電源10的負輸出端相連。

第二電源20的正輸出端與第二場效應管Q2的漏極相連，第二場效應管Q2的源極與第一電容C1的第一端相連，電感L1的第二端與第二電源20的負輸出端相連。

第三場效應管Q3的漏極與電感L1的第二端相連，第三場效應管Q3的源極與第一電容C1的第一端相連。

第一場效應管Q1的柵極用於接收第一方波信號PWM1，第二場效應管Q2的柵極用於接收第二方波信號PWM2，第三場效應管Q3的柵極用於接收第三方波信號PWM3；第一方波信號PWM1和第二方波信號PWM2不同時為高電平，且在第一方波信號PWM1和第二方波信號PWM2均為低電平時，第三方波信號PWM3為高電平。

並且，第一電源10和第二電源20不同時供電。具體的，在第一方波信號PWM1為高電平時，第一電源10供電；在第二方波信號PWM2為高電平時，第二電源20供電。

本發明實施例中，第一方波信號PWM1、第二方波信號PWM2、第三方波信號PWM3的一種波形示意圖如圖4所示。如圖所示，第一方波信號PWM1和第二方波信號PWM2不同時為高電平，且存在二者同時為低電平的情況；當第一方波信號PWM1和第二方波信號PWM2均為低電平時，第三方波信號PWM3為高電平。同步整流電路的工作過程具體如下：

如圖4所示，在T0時間之前，第一方波信號PWM1為高電平，此時第一電源供電且第一場效應管Q1導通；電流流經第一場效應管Q1、第一電容C1、電感L1後流回第一電源，此時Q1充當整流管功能。T0-T1時間內，第一方波信號PWM1和第二方波信號PWM2均為低電平，即PWM1和PWM2佔空比關閉，此時第三方波信號PWM3為高電平，第三場效應管Q3開啟，此時由第三場效應管Q3、第一電容C1、電感L1組成的迴路進行電流續流；在PWM2為高電平之前(即T1時刻)，置位PWM3為低電平，關閉Q3續流管。T1-T2時間段內第二方波信號PWM2為高電平，第二電源供電，此時電流流經第二場效應管Q2、第一電容C1、電感L1後流回第二電源，Q2充當整流管功能。T2-T3時間內，與T0-T1期間相同，輸入PWM1和PWM2佔空比關閉期間，PWM3為高電平，Q3開啟，繼續續流動作。

本發明實施例提供的一種同步整流電路，設置了用於續流的第三場效應管，從而使得在續流過程中不需要流經第一電源或第二電源，避免了第一電源或第二電源內阻的損耗，提高了產品效率，並減少了第一電源或第二電源的發熱。同時，在增加了第三場效應管後，減少了原有整流管充當續流功能時的電能消耗，平均了電源內部的熱量分布，提高電源的設計可靠性。

在一種可能的實現方式中，由變壓器為該同步整流電路提供電能，即由變壓器提供第一電源和第二電源。具體的，參見圖5所示，第一電源10為變壓器的第一次級線圈N2，第二電源20為變壓器的第二次級線圈N3。其中，第一次級線圈N2的第一端為第一電源10的正輸出端，即第一次級線圈N2的第一端與第一場效應管Q1的漏極相連；第一次級線圈N2的第二端為第一電源10的負輸出端，即第一次級線圈N2的第二端與電感L1的第二端相連。第二次級線圈N3的第一端為第二電源20的正輸出端，即第二次級線圈N3的第一端與第二場效應管Q2的漏極相連；第二次級線圈N3的第二端為第二電源20的負輸出端，即第二次級線圈N3的第二端與電感L1的第二端相連。通過控制變壓器初級線圈N1的電流流向即可以確定兩個次級線圈N2、N3輸出的電流方向，即可以確定哪一端為正向輸出端。

在一種可能的實現方式中，該電路還包括：電源外圍電路；電源外圍電路與變壓器的初級線圈N1相連；該電源外圍電路用於通過外部電源為變壓器提供電能。具體的，參見圖6所示，電源外圍電路包括：第四場效應管Q4、第五場效應管Q5、第二電容C2和第三電容C3。

其中，第四場效應管Q4的漏極與外部電源Vin相連，該外部電源用於提供電能。同時，第四場效應管Q4的漏極還與第二電容C2的第一端相連，第四場效應管Q4的源極與初級線圈N1的第一端相連；初級線圈N1的第二端同時與第三電容C3的第一端和第二電容C2的第二端相連，第三電容C3的第二端接地。第五場效應管Q5的漏極與初級線圈N1的第一端相連，第五場效應管Q5的源極接地。

第四場效應管Q4的柵極用於接收第一方波信號PWM1，第五場效應管Q5的柵極用於接收第二方波信號PWM2；即第一場效應管Q1和第四場效應管Q4的控制信號相同，均為PWM1；第二場效應管Q2和第五場效應管Q5的控制信號相同，均為PWM2。初級線圈N1的第二端、第一次級線圈N2的第一端和第二次級線圈N3的第二端互為同名端。

本發明實施例提供的同步整流電路，電源變壓器原邊的驅動信號來控制第一場效應管和第二場效應管，不需要設置過多的驅動信號。以圖4所示的波形圖為例，該同步整流電路的工作過程具體如下：

在T0時間之前，第一方波信號PWM1為高電平，此時第四場效應管Q4和第一場效應管Q1均處於開啟狀態，電源外圍電路中的電流走向為：Vin→Q4→N1→C3；由於初級線圈N1的第二端與第一次級線圈N2的第一端互為同名端，根據圖6可知，第一次級線圈N2的第一端為電流的正輸出端；此時副邊側的電流走向為：N2→Q1→Vo-→C1→Vo+→L1→N2，即電流流經第一場效應管Q1、第一電容C1、電感L1後流回第一電源，此時Q1充當整流管功能。

在T0-T1時間內，第一方波信號PWM1和第二方波信號PWM2均為低電平，即PWM1和PWM2佔空比關閉，第三方波信號PWM3為高電平，此時由於Q4和Q5均斷開，故變壓器不供電。同時，第三場效應管Q3開啟，此時由第三場效應管Q3、第一電容C1、電感L1組成的迴路進行電流續流；在PWM2為高電平之前(即T1時刻)，置位PWM3為低電平，關閉Q3續流管。

T1-T2時間段內第二方波信號PWM2為高電平，此時第五場效應管Q5和第二場效應管Q2均處於開啟狀態，變壓器原邊側電源外圍電路中的電流走向為：Vin→C2→N1→Q5；由於初級線圈N1的第二端與第一次級線圈N2的第一端互為同名端，根據圖6可知，此時第二次級線圈N3的第一端為電流的正輸出端；此時副邊側的電流走向為：N3→Q2→Vo-→C1→Vo+→L1→N3，即電流流經第二場效應管Q2、第一電容C1、電感L1後流回第二電源，Q2充當整流管功能。

T2-T3時間內，與T0-T1期間相同，輸入PWM1和PWM2佔空比關閉期間，PWM3為高電平，Q3開啟，繼續續流動作。

同時，根據上述工作流程可以得出此種同步整流電路比傳統同步整流電路減少消耗的功率約為：P＝I2R(Doff-Don)；其中，R為變壓器線圈N2、N3的內阻，I為電源輸出電流，Vo為電源輸出電壓，Doff為開關電源開關管關斷佔空比，Don為開關電源開關管開啟佔空比。在續流過程中避免了電源變壓器線圈的內阻的損耗，電源效率顯著提高。

在一種可能的實現方式中，該電路還包括：用於輸出第三方波信號PWM3的邏輯電路。其中，邏輯電路的第一輸入端用於接收第一方波信號PWM1，邏輯電路的第二輸入端用於接收第二方波信號PWM2；邏輯電路的輸出端與第三場效應管Q3的柵極相連。

具體的，可以根據或非邏輯、或者根據非與邏輯將第一方波信號PWM1和第二方波信號PWM2轉換為第三方波信號PWM3。

根據非與邏輯的實現方式如下：參見圖7所示，邏輯電路包括：第一非門、第二非門和與門。第一非門的輸入端為邏輯電路的第一輸入端，第一非門的輸出端與與門的第一輸入端相連；第二非門的輸入端為邏輯電路的第二輸入端，第二非門的輸出端與與門的第二輸入端相連；與門的輸出端與第三場效應管的柵極相連。即，第一非門的輸入端輸入第一方波信號PWM1，第二非門的輸入端輸入第二方波信號PWM2，經過非與運算後即可以得到第三方波信號PWM3。

同樣的，根據或非邏輯的實現方式如下：此時邏輯電路包括：或門和非門。或門的第一輸入端為邏輯電路的第一輸入端，或門的第二輸入端為邏輯電路的第二輸入端，或門的輸出端與非門的輸入端相連，非門的輸出端與第三場效應管Q3的柵極相連。即，或門的第一輸入端輸入第一方波信號PWM1，或門的第二輸入端輸入第二方波信號PWM2，經過或非運算後即可以得到第三方波信號PWM3。

本發明實施例提供的一種同步整流電路，設置了用於續流的第三場效應管，從而使得在續流過程中不需要流經第一電源或第二電源，避免了第一電源或第二電源內阻的損耗，提高了產品效率，並減少了第一電源或第二電源的發熱。同時，在增加了第三場效應管後，減少了原有整流管充當續流功能時的電能消耗，平均了電源內部的熱量分布，提高電源的設計可靠性。該電路使用變壓器原邊驅動信號經過或非運算後形成副邊續流管的驅動信號，不需要額外設置其他多餘的控制信號。

以上所描述的裝置實施例僅僅是示意性的，其中所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位於一個地方，或者也可以分布到多個網絡單元上。可以根據實際的需要選擇其中的部分或者全部模塊來實現本實施例方案的目的。本領域普通技術人員在不付出創造性的勞動的情況下，即可以理解並實施。

通過以上的實施方式的描述，本領域的技術人員可以清楚地了解到各實施方式可藉助軟體加必需的通用硬體平臺的方式來實現，當然也可以通過硬體。基於這樣的理解，上述技術方案本質上或者說對現有技術做出貢獻的部分可以以軟體產品的形式體現出來，該計算機軟體產品可以存儲在計算機可讀存儲介質中，如ROM/RAM、磁碟、光碟等，包括若干指令用以使得一臺計算機設備(可以是個人計算機，伺服器，或者網絡設備等)執行各個實施例或者實施例的某些部分所述的方法。

前述對本發明的具體示例性實施方案的描述是為了說明和例證的目的。這些描述並非想將本發明限定為所公開的精確形式，並且很顯然，根據上述教導，可以進行很多改變和變化。對示例性實施例進行選擇和描述的目的在於解釋本發明的特定原理及其實際應用，從而使得本領域的技術人員能夠實現並利用本發明的各種不同的示例性實施方案以及各種不同的選擇和改變。本發明的範圍意在由權利要求書及其等同形式所限定。