一種基於多層ahb總線的多核cpu互連結構的製作方法

2023-10-11 15:58:09

專利名稱：一種基於多層ahb總線的多核cpu互連結構的製作方法
技術領域：
本發明涉及電子技術領域，具體地說是一種基於多層AHB總線的多核CPU互連結 構。
背景技術：
隨著半導體工藝技術和IC設計技術的發展，愈來愈複雜的功能集成到一個晶片 上，於是出現了片上系統S0C(SyStem on a chip)。而作為S0C中重要的組成部分的微處理 器(CPU)的結構的改進和發展則是提高整個S0C性能的重要的一個環節。為了提高微處理器的計算能力，我們會考慮兩種方法，一是提高單晶片的頻率，二 是採用多核並行計算。現在的問題是隨著頻率的提高功耗和發熱量越來越大，但是採用多 核並行計算功耗並不會成倍增加，同時多核心CPU結構還有控制邏輯簡單，通信延遲低等 優點，所以目前微處理器研究的重點逐漸轉移到多核並行計算結構上。多核心處理器的各個CPU核心執行程序之間有時需要執行數據共享和同步，所以 硬體結構必須支持核間通信，高效的通信機制是多核心CPU高性能的重要保證，目前主流 的片上高效通信機制有兩種，一種是基於總線共享的cache結構，一種是基於片上的互聯 結構。我們這裡採用基於片上的互聯結構，這種結構每個CPU核心具有獨立的處理單元和 cache，各個CPU核心通過交叉開關或片上網絡等方式聯繫一起。AHB總線作為S0C的片上系統總線，具有以下一些特性單時鐘邊沿操作，非三態 的實現方式，支持突發傳輸，支持分段傳輸，支持多個主控器，支持32位-128位總線寬度， 支持字節、半字和字的傳輸。AHB主要用於高性能模塊之間的傳輸，如CPU，DSP, DMA等。

發明內容
本發明的技術任務是針對上述現有技術的不足，提供一種高效、快速、低功耗的基 於多層AHB總線的多核CPU互連結構。本發明的技術任務是按以下方式實現的基於多層AHB總線的多核CPU互連結構， 其特點是將多層AHB總線應用於多核CPU中各個CPU核之間的數據傳輸。多核CPU中每個CPU核內部都包含相應的主設備模塊和從設備模塊，每一個CPU 核在作為AHB總線的主設備的同時也作為其他主設備的從設備。也就是說，每個CPU核與 系統內部AHB總線的接口有兩部分，一部分是主設備模塊，用來實現CPU作為主設備master 時的接口，將控制信號和數據發送到AHB總線上；另一部分是從設備模塊，用來實現CPU作 為從設備slave時的接口，用來從AHB總線上接收其他CPU發送過來的控制信號和數據等。為了進一步提升多內核CPU體系結構的整體運行效率，每個CPU核內部可採用多 埠寄存器，使內部的CPU核以及通過AHB總線與其連接的CPU核可以同時對寄存器進行 訪問°本發明將多層AHB總線用於多核CPU之間的數據傳輸，與現有技術相比具有可以 降低功耗、減少通信延遲，從而提升多內核CPU體系結構的整體運行效率。


附圖1是多層AHB總線結構示意圖；附圖2是基於多層AHB總線的多核CPU互連結構示意圖。
具體實施例方式參照說明書附圖以具體實施例對本發明的基於多層AHB總線的多核CPU互連結構 作以下詳細地說明。實施例本發明多核CPU互連結構所涉及的多層AHB總線結構如附圖1所示。其包含多個 主設備控制模塊，多個從設備控制模塊，主設備到從設備的多路選擇器，從設備到主設備的 多路選擇器以及總線仲裁器等。其中AHB主設備控制模塊用於接收主設備發送過來的命 令，向AHB總線仲裁器發出申請，並且在得到總線仲裁器授權後與相應的AHB從設備控制器 模塊進行數據交換；AHB從設備控制模塊，從總線仲裁器中得到信息，對於寫操作，打開AHB 從設備，把相應的數據寫到AHB從設備中，對於讀操作，打開AHB從設備，讀出從設備中相應 的數據送到AHB總線上；AHB總線仲裁器，記錄每個AHB主設備控制模塊發出的申請，根據 配置要求進行仲裁，把仲裁結果送給AHB主設備控制器模塊和相應的AHB從設備控制模塊， 將總線授權給優先級高的AHB主設備，同時打開相應的AHB從設備，然後AHB主設備和AHB 從設備通過AHB總線進行數據交換。多層AHB總線結構中每一層同時只能有一個主設備控 制模塊得到授權，佔有總線。本發明的基於多層AHB總線的多核CPU互連結構如附圖2所示。多核CPU的每個 CPU核中即包含了 AHB主設備控制模塊，也包含了從設備控制模塊。比如多核CPU中的核 心A，他是A層AHB總線的主設備，同時還是B層AHB總線和C層AHB總線的從設備，而其中 核心B和核心C是A層AHB總線的從設備，於是當核心A工作時，它不但可以處理自己的數 據，還可以通過A層AHB總線來訪問核心B和核心C中的數據，從而實現多核心之間的數據 通信；在這個過程中，與此同時，核心B和核心C也可以分別通過B層AHB總線和C層AHB 總線來對其他另外的兩個核心中的數據進行訪問，從而實現多核CPU各個核心之間的並行 運算。再有就是多核CPU的每個CPU核內部採用多埠寄存器，這樣其內部的CPU核以及 通過AHB總線與其連接的CPU核可以同時對寄存器進行訪問，提升多內核CPU體系結構的 整體運行效率。該多核CPU互連結構中各個CPU核之間進行數據通信的過程都是由AHB總線仲裁 器來產生的控制信號，包括送給AHB主設備控制模塊和AHB從設備控制模塊的控制信號，所 以AHB總線仲裁器是該多核CPU互連結構中非常重要的一個模塊。
權利要求
一種基於多層AHB總線的多核CPU互連結構，其特徵在於將多層AHB總線應用於多核CPU中各個CPU核之間的數據傳輸。
2.根據權利要求1所述的基於多層AHB總線的多核CPU互連結構，其特徵在於，多核 CPU中每個CPU核內部都包含相應的主設備模塊和從設備模塊，每一個CPU核在作為AHB總 線的主設備的同時也作為其他主設備的從設備。
3.根據權利要求1所述的基於多層AHB總線的多核CPU互連結構，其特徵在於，每個 CPU核內部採用多埠寄存器，內部的CPU核以及通過AHB總線與其連接的CPU核可以同時 對寄存器進行訪問。
全文摘要
本發明公開了一種基於多層AHB總線的多核CPU互連結構，屬於電子技術領域。該結構將多層AHB總線應用於多核CPU中各個CPU核之間的數據傳輸。與現有技術相比，本發明的多核CPU互連結構具有高效、快速、低功耗等特點。
文檔編號G06F13/362GK101930422SQ201010263229
公開日2010年12月29日 申請日期2010年8月26日 優先權日2010年8月26日
發明者於治樓, 姜凱, 李峰 申請人:浪潮電子信息產業股份有限公司