鰭狀場效應電晶體及其製備方法與流程

2023-10-11 00:27:59

本發明涉及半導體製造技術領域，尤其涉及一種鰭狀場效應電晶體及其製備方法。

背景技術：

iii-v族半導體材料，例如砷化鎵(gaas)及砷化銦(inas)具有較高的電子遷移率，因此用以傳導較高的驅動電流。iii-v族金屬氧化半導體場效應電晶體(iii-vmosfet)的效能已證實具有顯著的提升，並達到低柵極漏電流、高溝道遷移率及高驅動電流。於是，製造具有iii-v族材料的高效能mosfets是可行的。

互補式金氧半導體(cmos)的微小化衍生出許多物理上的限制以及問題，因此三維的鰭狀場效應電晶體(finfet)器件結構為一種具前景的替代，使電晶體的尺寸縮小化超越10納米的技術節點。finfet結構可優越地控制短溝道效應，然而，iii-vfinfet的驅動電流仍須改善。

技術實現要素：

本發明的目的在於，提供一種鰭狀場效應電晶體及其製備方法。

為解決上述技術問題，本發明一種鰭狀場效應電晶體的製備方法，包括：提供襯底；沉積淺溝槽隔離(sti)層於該襯底上；沉積多個含氧介電層和多個絕緣層的交替層於該sti層上；經由第一道蝕刻程序形成溝槽，該溝槽連通於該sti層和該些含氧介電層和該些絕緣層的該交替層；經由第二道蝕刻程序選擇性蝕刻該溝槽的內側壁的該交替層中的該些絕緣層，使該溝槽的該內側壁具有多個垂直堆棧碗形的截面形狀；選擇性外延生長緩衝層於該溝槽中的該襯底上；選擇性外延生長iii-v族材料於該溝槽中的該緩衝層上；選擇性移除該些含氧介電層和該些絕緣層的該交替層；沉積高介電常數介電層於該sti層的上表 面和該iii-v族材料的周圍；及沉積導電材料於該高介電常數介電層的周圍，以形成柵極。

根據一實施例，沉積該淺溝槽隔離(sti)層於該襯底上的步驟包括：該sti層的厚度介於10至100納米之間。

根據一實施例，沉積該些含氧介電層和該些絕緣層的該交替層於該sti層的步驟包括：該些含氧介電層的材料為二氧化矽(sio2)、氟氧化矽(siof)、氮氧化矽(sion)、或其組合。

根據一實施例，沉積該些含氧介電層和該些絕緣層的該交替層於該sti層的步驟包括：該些含氧介電層的厚度分別為介於2至10納米之間。

根據一實施例，沉積該些含氧介電層和該些絕緣層的該交替層於該sti層的步驟包括：該些絕緣層的材料為磷矽酸鹽玻璃(psg)、硼矽酸鹽玻璃(bsg)、硼磷矽酸鹽玻璃(bpsg)、或其組合。

根據一實施例，沉積該些含氧介電層和該些絕緣層的該交替層於該sti層的步驟包括：該些絕緣層的厚度分別為介於5至10納米之間。

根據一實施例，選擇性外延生長該緩衝層於該溝槽中的該襯底上的步驟包括：該緩衝層的材料為砷化鎵(gaas)或矽鍺(sige)。

根據一實施例，選擇性外延生長該緩衝層於該溝槽中的該襯底上的步驟包括：該緩衝層的厚度介於10至100納米之間。

根據一實施例，選擇性外延生長該iii-v族材料於該溝槽中的該緩衝層上的步驟包括：該iii-v族材料為砷化銦鎵(ingaas)、砷化銦(inas)或銻化銦(insb)。

根據一實施例，經由該第一道蝕刻程序形成該溝槽的步驟包括：該第一道蝕刻程序為採用乾式蝕刻法。

根據一實施例，經由該第二道蝕刻程序選擇性蝕刻該溝槽的內側壁的該交替層中的該些絕緣層的步驟包括：該第二道蝕刻程序為採用溼式蝕刻法。

相應的，本發明還提供一種鰭狀場效應電晶體，該鰭狀場效應電晶體包括：襯底；淺溝槽隔離(sti)層，形成於該襯底上，該sti層具有溝槽；緩衝層，形成於該溝槽中的該襯底上；iii-v族材料，形成於該緩衝層上，且該iii-v族材料具有多個垂直堆棧碗形的截面形狀；高介電常數介電層，形成於該sti層的上表面和該iii-v族材料周圍；及導電材料，形成於該高介電常數介電層的周圍， 以作為柵極。

本發明提供的鰭狀場效應電晶體，採用兩次選擇性蝕刻與兩次選擇性外延生長以形成多個垂直堆棧碗形的iii-v族鰭狀結構，不僅可簡化製程，亦可以實現具高遷移率的溝道。

附圖說明

圖1為本發明一實施例中製備鰭狀場效應電晶體的方法流程圖；

圖2為本發明一實施例中sti層與交錯層形成於襯底上的剖面結構示意圖；

圖3為本發明一實施例中於連通於sti層和多個含氧介電層和多個絕緣層的交替層的溝槽的剖面結構示意圖；

圖4為本發明一實施例中具有多個垂直堆棧碗形的截面形狀的溝槽的剖面結構示意圖；

圖5為本發明一實施例中緩衝層形成於溝槽中的襯底上的剖面結構示意圖；

圖6為本發明一實施例中iii-v族材料形成於溝槽中的緩衝層上的剖面結構示意圖；

圖7為本發明一實施例中選擇性移除多個含氧介電層和多個絕緣層的交替層的剖面結構示意圖；

圖8為本發明一實施例中沉積高介電常數介電層於sti層的上表面和iii-v族材料的周圍的剖面結構示意圖；

圖9為本發明一實施例中沉積導電材料於高介電常數介電層的周圍的剖面結構示意圖。

具體實施方式

下面將結合示意圖對本發明的鰭狀場效應電晶體及其製備方法進行更詳細的描述，其中表示了本發明的較佳實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對於本領域技術人員的廣泛知道，而並不作為對本發明的限制。

下文結合附圖對本發明的鰭狀場效應電晶體及其製備方法，圖1為製備鰭狀場效應電晶體的方法流程圖，圖2～圖9為各步驟中的結構示意圖，其製備過 程包括如下步驟：

執行步驟s1，參考圖2所示，提供一襯底100。根據一實施例，襯底100為單晶矽襯底。

執行步驟s2，再次參考圖2所示，沉積淺溝槽隔離(sti)層120於襯底100上。根據一實施例，sti層120為二氧化矽。根據一實施例，sti層120的厚度介於10至100納米之間。

執行步驟s3，再次參考圖2所示，沉積多個含氧介電層130和多個絕緣層140的交替層150於sti層120上。根據一實施例，含氧介電層130的材料為二氧化矽(sio2)、氟氧化矽(siof)、氮氧化矽(sion)、或其組合。根據一實施例，每一層含氧介電層130的厚度為介於2至10納米之間。根據一實施例，絕緣層140的材料為磷矽酸鹽玻璃(psg)、硼矽酸鹽玻璃(bsg)、硼磷矽酸鹽玻璃(bpsg)、或其組合。根據一實施例，每一層絕緣層140的厚度為介於5至10納米之間。根據一實施例，步驟s2與s3分別採用化學氣相沉積(cvd)、金屬有機物化學氣相沉積(mocvd)、分子束外延(mbe)或原子層沉積(ald)等方式沉積sti層120、含氧介電層130與絕緣層140。

執行步驟s4，參考圖3所示，經由第一道蝕刻程序形成一溝槽210，溝槽210連通於sti層120和多個含氧介電層130和多個絕緣層140的交替層150。根據一實施例，第一道蝕刻程序為採用乾式蝕刻法，且採用的氣體為cl2和ar的混合氣體，然不以此為限。

執行步驟s5，參考圖4所示，經由第二道蝕刻程序選擇性蝕刻溝槽210的內側壁220的交替層150中的多個絕緣層140，使溝槽210的內側壁220具有多個垂直堆棧碗形的截面形狀。根據一實施例，第二道蝕刻程序為採用溼式蝕刻法，且使用的溶液為nh3和h2o的混合溶液、koh溶液或者是tmah溶液(羥化四甲銨，tetramethylazaniumhydroxide)。

執行步驟s6，參考圖5所示，選擇性外延生長緩衝層300於溝槽210中的襯底100上。根據一實施例，緩衝層300的材料為砷化鎵(gaas)或矽鍺(sige)。根據一實施例，緩衝層300的厚度大致與sti層120的厚度相同，也就是介於10至100納米之間。

執行步驟s7，參考圖6所示，選擇性外延生長iii-v族材料400於溝槽210 中的緩衝層300上。根據一實施例，iii-v族材料400填滿緩衝層300上的溝槽210。根據一實施例，iii-v族材料400為砷化銦鎵(ingaas)、砷化銦(inas)或銻化銦(insb)。

執行步驟s8，參考圖7所示，選擇性移除多個含氧介電層130和多個絕緣層140的交替層150，使iii-v族材料400暴露於sti層120上。

執行步驟s9，參考圖8所示，沉積高介電常數(high-k)介電層500於sti層120的上表面和iii-v族材料400的周圍。根據一實施例，高介電常數介電層500之介電材料，例如tio2、hfo2、zro2等等。

執行步驟s10，參考圖9所示，沉積導電材料600於高介電常數介電層500的周圍，以形成柵極。根據一實施例，採用微影與蝕刻技術以圖案化定義柵極。根據一實施例，步驟s9與s10分別採用化學氣相沉積(cvd)、金屬有機物化學氣相沉積(mocvd)、分子束外延(mbe)或原子層沉積(ald)等方式沉積高介電常數介電層500與導電材料600。根據一實施例，執行步驟s10之後，外延生長或植入源極/漏極材料於襯底100上，以作為鰭狀場效應電晶體的源極/漏極。

再次參考圖9，藉由上述方法步驟，本發明提供一種鰭狀場效應電晶體1，包括襯底100、淺溝槽隔離(sti)層120、緩衝層300、iii-v族材料400、高介電常數介電層500及導電材料600。sti層120形成於襯底100上，sti層120具有溝槽210′。緩衝層300形成於溝槽210′中的襯底100上。iii-v族材料400形成於緩衝層300上，且iii-v族材料400具有多個垂直堆棧碗形的截面形狀。高介電常數介電層500形成於sti層120的上表面和iii-v族材料400的周圍。導電材料600形成於高介電常數介電層500的周圍，以作為柵極。此外，源極/漏極材料可藉由外延生長或植入於襯底100上，以作為鰭狀場效應電晶體1的源極/漏極。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明申請專利範圍及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。