適用於電視視訊信號的水平同步信號鎖相迴路裝置與方法
2023-10-30 01:27:02 7
專利名稱：適用於電視視訊信號的水平同步信號鎖相迴路裝置與方法
技術領域：
本發明涉及一種鎖相迴路裝置，特別是涉及一種適用於電視視訊信號的水平同步信號(H-sync)鎖相迴路裝置。
背景技術：
電視視訊信號(TV Video Signa:l)包括所要顯示的視訊畫面信號以及定時 信息(Timing Information),以便正確地在所接收的電視或是顯示器中產生原 來的視訊信號。而此定時信息主要是在視訊信號中加入同步信號 (Synchronization Signal),以便讓接收端能正確地獲得此同步信號後，產生對 應碎見訊畫面，而此同步的信號通成被稱為"sync"。因此，如何正確地耳又得同 步信號，對於電視視訊信號的處理過程非常重要。而通常都是運用鎖相迴路 (Phase Locked Loop, PLL)電路快速且持續穩定地取得同步信號的相位。
鎖相迴路基本的整體作用即是使用頻率變動量極低的振蕩源作為基準 參考，經由閉迴路控制系統的回授作用，驅動可變頻率的組件的動作，使其 能快速且持續穩定地和振蕩源達到同相位的狀態，即為相位鎖定(Phase Locked)。
請參照圖1所示，顯示用在電視視訊信號的水平同步信號(H-sync)鎖相 迴路電路(Phase Lock Loop Circuit,下面稱之為PLL)的組成組件示意圖。此 水平同步信號鎖相迴路電路100主要是如何正確且有效率地獲得水平同步信 號。此水平同步信號鎖相迴路電路組成包括一個鎖相迴路鎖存器102、模擬/ 數字轉換器(Analog/Digital Converter) 110(以圖所示的"A/D，，表示)、自動增益 控制及箝制電路(Auto-gain Control and Clamping Circuit)120、限幅電平計算 器(Slicer Level Calculator) 130、相位錯誤檢測器(Phase Error Detector) 140、數 字增益及低通濾波器(Digital Gain and Low-pass Filter)150、離散時間震蕩器 (Discrete Time Oscillator) 160、累力n計算器(Increment Calculator) 170、與水平 同步信號檢測計數器(H-sync Detect Coimter)180。
鎖相回^各鎖存器102用以輸出具有頻率Fs的系統時鐘信號104，作為整
個系統的操作時鐘信號，包括作為模擬/數字轉換器IIO的取樣頻率。而模擬
/數字轉換器110在接收到具有水平同步信號(H-sync)的電視視訊信號105
後，先將此信號轉為數位訊號模式的電視視訊信號112。而後，對此數位化
的電視視訊信號112經由自動增益控制及箝制電路120的自動增益與箝制功
能操作後，產生經過控制大小的箝制信號122，並輸出到限幅電平計算器130
與相位錯誤檢測器140。
此限幅電平計算器130接收此箝制信號122後，估計水平同步信號
(H-sync)的中間電平(Middle Level)並輸出給相位錯誤檢測器140使用。此相
位錯誤檢測器140則接收箝制信號122、來自限幅電平計算器130所估算的
水平同步信號中間電平、以及來自水平同步信號檢測計數器180的水平同步
信號相位(H-phase)信號182，並且根據箝制信號122相較於限幅電平計算器
130的電平，所產生的信號上下緣轉換(Falling and Rising Transient),據以計
算H-phase信號182的動態錯誤，並將產生結果的相位錯誤信號142輸出至
數字增益及低通濾波器150。
此H-phase信號182是來自水平同步信號檢測計數器180的輸出。而此 水平同步信號檢測計數器180則接收離散時間震蕩器160輸出具有Fdt。頻率 的時鐘信號162,以及預先設定每條線所需輸出的像素數量(H-sync Total, 圉示中以"Ht"表示)。此像素數量HT可以視為下面將介紹的每條線輸出像素 的頻率Fo的倒數。而時鐘信號162為一個遞增計數器的輸出，每一F加頻率 的周期則將增加遞增一。而此H-phase信號182當到達丄^時將被設定為
2 r
之後，相位錯誤信號142經過數字增益及低通濾波器150的處理後，輸 出一動態增加級數(Dynamic Increment Step)152至離散時間震蕩器160。而累 積計算器170則是接收具有預先設定的水平同步信號頻率Fh的信號與具有 預先設定的每條線輸出像素的頻率F0,輸出一規律增加級數(Regular Increment Step)174到離散時間震蕩器160。離散時間震蕩器160則根據此規 律增加級數174與動態增加級數152調整輸出時鐘信號162的頻率Fdt。。
由於水平同步信號頻率FH與每條線輸出像素的頻率F0都是預先設定， 因此，通常都是從所要接收的電視視訊信號105的信號類別中可取得這些訊 息，例如是美國國家電視規格委員會(NTSC, National Television Standards Committee)所制訂的通信標準，此類的電視視訊信號稱之為NTSC電視信號。或是另 一 種電碎見系統PAL(Phase Alternating Line)的信號或是電碎見系統 SECAM(Sequential Color and Memory)的信號等等。這些電視視訊信號都是有 一定的標準，因此，電視視訊信號的水平同步信號(H-sync)應該也是固定。
然而，因為傳輸上的問題或是其它的問題，電視視訊信號的水平同步信 號(H-sync)會遠遠地偏離信號類別的標準，這樣若是採用預先設定的水平同 步信號頻率fh,將會造成鎖相迴路電路無法有效的鎖住電視視訊信號的水平 同步信號的相位，此將會產生非常不良的電視影像效果。
除此之外，若是電視系統業者所提供的電視視訊信號並非上列的標準系 統信號，例如不符合NTSC、 PAL或是SECAM系統標準的信號，則所造成 的電視視訊信號的水平同步信號(H-sync)偏離的問題就更加嚴重，因此根本 無法預先設定水平同步信號頻率fh。
發明內容
本發明提出 一種用在電視視訊信號的水平同步信號(H-sync)鎖相迴路裝 置，可增加對電視視訊信號的同步信號鎖相的容忍度。
本發明提出 一，用在電視視訊信號的水平同步信號(H-sync)鎖相迴路裝 置，不採用預先設;t的水平同步信號頻率，而是採用一種由電視視訊信號估 算而可動態調整的水平同步信號頻率，如此可增加對電視視訊信號的同步信 號鎖相的容忍度。
本發明的一種水平同步信號(H-sync)鎖相迴路(PLL)裝置中，包括模擬/ 數字轉換器、自動增益控制及箝制電路、限幅電平計算器、水平同步信號頻 率計算器、累積計算器與離散時間震蕩器。此模擬/數字轉換器用以接收到具 有一水平同步信號的電視視訊信號，並轉為數位電視視訊信號。而自動增益 控制及箝制電路，用以接收數位電視視訊信號，並施以自動增益與箝制功能 操作後，產生經過控制大小的箝制信號。而限幅電平計算器用以接收上述箝 制信號後，估計水平同步信號的一電平後輸出電平信號。而水平同步信號頻 率計算器，接收箝制信號與電平信號後，估計算出一水平同步信號頻率。累積計算器則是水平同步信號頻率與具有預先設定的每條線輸出像素的頻率與像素數量，並據以輸出規律增加級數。離散時間震蕩器用以接收規律增加 級數與 一動態增加級數，並據以調整鎖相迴路電路的輸出時鐘信號的頻率。
本發明的水平同步信號(H-sync)鎖相方法，包括對數位電視視訊信號施以箝制功能操作後，產生經過控制大小的箝制信號。根據此箝制信號計算出 水平同步信號的電平後，對箝制信號進行限幅後產生電平信號。根據箝制信
號與電平信號算出水平同步信號頻率。根據水平同步信號頻率與具有預先設 定的每條線輸出像素的頻率與像素數量，計算規律增加級數。根據規律增加 級數與動態增加級數，並據以調整輸出時鐘信號的頻率。
在本發明的鎖相迴路裝置與方法中，不採用預先設定的水平同步信號頻 率，而是採用一種由電視視訊信號估算而可動態調整的水平同步信號頻率， 如此可增加對電視視訊信號的同步信號鎖相的容忍度。
為使本發明的上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並 結合附圖詳細說明如下。
圖1是現有的一種用在電視視訊信號的水平同步信號(H-sync)鎖相迴路 電路(PLL)的組成組件示意圖。
圖2是本發明一較佳實施例的用在電視視訊信號的水平同步信號 (H-sync)鎖相迴路電路(PLL)的組成組件示意圖。
圖3是說明圖2的的鎖相迴路電路實施例中，水平同步信號頻率計算器 在 一 實施例中構成組件的示意圖。
圖4是說明圖2的鎖相迴路電路實施例中，離散時間震蕩器260在一實 施例中構成組件的示意圖。
附圖符號說明
100:水平同步信號鎖相迴路電路
102:鎖相迴路電路
110:模擬/數字轉換器
120:自動增益控制及箝制電路
130:限幅電平計算器(Slicer Level Calculator)
140:相位錯誤4僉測器(Phase Error Detector)
150:數字增益及低通濾波器(Digital Gain and Low-pass Filter)
160:離散時間震蕩器(Discrete Time Oscillator)
170:累加計算器(Increment Calculator)
180: 水平同步信號4全測計lt器(H-sync Detect Counter)
200:水平同步信號鎖相迴路電路
202:鎖相回^各電^各
210:模擬/數字轉換器
22(h自動增益控制及箝制電路
230:限幅電平計算器
240:相位錯誤檢測器
250:數字增益及低通濾波器
260:離散時間震蕩器
270:累加計算器
280:水平同步信號檢測計數器
290:水平同步信號頻率計算器
300: j氏通濾波器
302:比4交器
304、 306與311:延遲單元(Delay Unit)
309:邏輯與門(AND Gate)
313:邏輯1脈衝電路(:Pulse 1 Circuit)
317:復用器(Multiplexer, MUX)
319:寄存器
322:加法器
324:箝制電路
326:〗氏通濾波器
328:箝制電路
331:加法器-
333:寄存器
336:低通濾波器
339:寄存器
341:計算電路
400:離散時間震蕩器
410:加法器
420:寄存器
430:力口法器
440:寄存器
450:比較器
具體實施例方式
本發明提出 一種用在電視視訊信號的水平同步信號(H-sync)鎖相迴路裝 置，可增加對電視視訊信號的同步信號鎖相的容忍度。在本發明的鎖相迴路 裝置實施例中，不採用預先設定的水平同步信號頻率，而是採用一種由電視 視訊信號估算而可動態調整的水平同步信號頻率，如此可增加對電視視訊信 號的同步信號鎖相的容忍度。
請參照圖2所示，本發明一較佳實施例的電視視訊信號的水平同步信號 (H-sync)鎖相迴路電路(PLL)的組成組件示意圖。此水平同步信號鎖相迴路電 路200主要是如何正確且有效率地獲得水平同步信號，組成包括一個鎖相回 路鎖存器202、模擬/數字轉換器(Analog/Digital Converter)210(以圖所示的 "A/D"表示)、自動增益控射及箝制電路(Auto-gain Control and Clamping Circuit)220、限幅,平計算器(Slicer Level Calculator)230、相位錯誤檢測器 (Phase Error Detector)240、數字增益及低通濾波器(Digital Gain and Low-pass Filter)250、離散時間震蕩器(Discrete Time Oscillator)260 、累加計算器 (Increment Calculator)270 、水平同步信號檢測計數器(H-sync Detect Counter)280與水平同步信號頻率計算器(H-sync Frequency Calculator)290。
鎖相迴路鎖存器202用以輸出具有頻率Fs的系統時鐘信號204,作為整 個系統的操作時鐘信號，包括作為模擬/數字轉換器210的取樣頻率。而模擬 /數字轉換器210在接收到具有水平同步信號(H-sync)的電視視訊信號205 後，先將此信號轉為數位訊號模式的電視視訊信號212。而後，對此數位化 的電視視訊信號212經由自動增益控制及箝制電路220的自動增益與箝制功 能操作後，產生經過控制大小的箝制信號222(圖標中以"C，，表示的)，並輸出 到限幅電平計算器230、相位錯誤檢測器240與水平同步信號頻率計算器 290。
此限幅電平計算器230接收此箝制信號222後，估計水平同步信號 (H-sync)的中間電平(Middle Level)，並輸出電平信號(圖標中以"L"表示)232 給相位錯誤檢測器240與水平同步信號頻率計算器290使用。此相位錯誤檢測器240則接收箝制信號222、來自限幅電平計算器230所估算的電平信號 232、以及來自水平同步信號檢測計數器280的水平同步信號相位(H-phase) 信號282,並且根據箝制信號222相較於電平信號232的電平，所產生的信 號上下》彖轉換(Falling and Rising Transient),據以計算H-phase信號282的動 態錯誤，並將產生結果的相位錯誤信號242輸出至數字增益及低通濾波器 250。而水平同步信號頻率計算器290則是接收箝制信號222與電平信號232 後，估計算出水平同步信號頻率F;,並且輸出至累積計算器270中。
此H-phase信號282是來自水平同步信號檢測計數器280的輸出。而此 水平同步信號檢測計數器280則接收離散時間震蕩器260輸出具有Fdt。頻率 的時鐘信號262,以及預先設定每條線所需輸出的像素數量(圖示中以"ht，， 表示)。而時鐘信號262為一個遞增計數器的輸出，每一Fdto頻率的周期則 將增加遞增一。而此H-phase信號282當到達i^時將淨皮設定為－1/2H。
之後，相位錯誤信號242經過數字增益及低通濾波器250的處理後，輸 出 一動態增加級數(Dynamic Increment Step)252至離散時間震蕩器260。而累 積計算器270則是接收計算的水平同步信號頻率F;與具有預先設定的每條 線輸出像素的頻率Fo與像素數量HT,並且輸出一規律增加級數(Regular Increment Step)274到離散時間震蕩器260。離散時間震蕩器260則根據此規 律增加級數274與動態增加級數252調整輸出時鐘信號262的頻率Fdt。。
上述水平同步信號頻率F;的計算的運用下列的方程式(l)所取得，而上 述規律增加級數274的計算，則是採用下面的方程式(3) (5)所取得。
complex formula see original document page 11 (1)
complex formula see original document page 11 (2)
complex formula see original document page 11 (3)
complex formula see original document page 11(4) complex formula see original document page 11 (5)
其中F;為估量水平同步訊號頻率、Fs為系統時鐘信號的頻率、H 為估 量每條線所需輸出的像素數量、而I為規律增加級數值，而A7則是本發明所 計算後得到的規律增加級數值的調整值。若是HT，大於每條線所需輸出的像 素數量Ht，則新的規律增加級數值I，則是I-A/,若是Ht，小於Ht,則新的 規律增加級數值I，則是I+A7 ,而若是Ht，等於Ht,則新的規律增加級數值I， 則是I。
請參照圖3所示，用以說明如圖2本發明所提出鎖相迴路電路的水平同
步信號頻率計算器2卯的一實施例構成組件示意圖。而此水平同步信號頻率 計算器290包括用以接收箝制信號222(圖標中以"C"表示)與電平信號232(圖 標中以"L，，表示)，用以檢測水平同步信號的上下緣轉換，而產生更新致能信 號Ei與E2的部分209A。此部分209A包括低通濾波器(Low Pass Filter)300、 比較器(Comparator)302、延遲單元(Delay Unit)304、 306與311 、以及邏輯"與" 門(AND Gate)單元309。
低通濾波器300接收箝制信號222，並且輸出濾波信號301，之後此濾 波信號301與電平信號232經由比較器302進行比較後，經過兩個延遲單元 304與306的延遲後，延遲單元304的輸出則連接到邏輯與門單元309的一 輸入端，而另一輸入端則連接到延遲單元306輸出的反相信號。而此邏輯與 門單元309的輸出則為更新致能信號E,,而更新致能信號E,經由延遲單元 311之後則成為更新致能信號E2。上述的更新致能信號Et與E2即代表檢測 到水平同步信號的上下緣轉換，也就是表示水平同步信號的上升邊緣(Rising Edge)或下降邊緣(Falling Edge)。
另外，此水平同步信號頻率計算器290還包括一個計算輸入信號的水平 同步信號周期與標準水平同步信號周期兩者差量的計算部分290B。此部分 290B包括一個邏輯1脈沖電路(Pulse 1 Circuit)313、復用器(Multiplexer, MUX)317、寄存器-(Register,圖標標示為"R1")319與加法器(Adder)322。而 此部分290B的輸出則傳送到箝制電路324、低通濾波器326與箝制電路328, 以限制若得到的信號大小。
寄存器319的輸出在此標示為"A"，而此輸出信號A是藉由信號318每 隔兩個系統頻率&的周期更新一次。而信號318則是經由復用器317對信 號314或315進行擇一後輸出，而根據的條件則是輸出信號A是否等於B, 此B即為後續將介紹的寄存器333的輸出。而輸出信號A的波形則類似從0 到Ht的浙増三角波，到了 HT值時將會被重置為0，此可由寄存器319所控 制。此Ht但則是預先設定每條線所需輸出的像素數量。
而後經由加法器322,輸出信號A則被減掉一半的Ht植，而取得錯誤 值(Error)323。而後此錯誤值323經過箝制電路324，將之箝制在-M與+M的 範圍內，並得到一箝制錯誤值325。而後此箝制錯誤值則經由低通濾波器326 與箝制電路328(箝制在-N與+N範圍內)，則得到平均錯誤值329。
接著在另外一部^分290C則用以計算輸入水平同步信號的周期，並且根據更新致能信號E,進行更新，此部分2卯C包括一個加法器331與一寄存器 (圖標標示為"R2")333。經由加法器331對此平均錯誤值329加上HW直，而 產生初步的每條線所需輸出的像素數量335,也就是上述的B值。而後根據 更新致能信號E!進行對寄存器333的更新。
而後輸出的信號經過一個低通濾波器336後傳送到寄存器(圖標標示為 "R3")339,而後又根據更新致能信號E2而得到信號T，此時傳送到計算電路 341後，即可根據上述的方程式(1)而取得計算的水平同步信號頻率F、並作 為水平同步信號頻率計算器290的輸出。
請參照圖4所示，用以說明如圖2本發明所提出鎖相迴路電路實施例中， 離散時間震蕩器260在一實施例中構成組件的示意圖。首先，此離散時間震 蕩器400接收規律增加級數402與動態增加級數404，而此兩值如圖2的規 律增加級數274與動態增加級數252。規律增加級數402與動態增加級數404 經過加法器410的相減後，也就是規律增加級數402減掉動態增加級數404 值後，得到輸出信號412，並且傳送到寄存器420。而後，當更新致能信號 El觸發後，寄存器420則藉由輸出信號412更新輸出信號422。此輸出信號 422 —方面傳送到比較器450的一輸入端，另外一方面則與回饋信號442相 減，就是回饋信號442減掉輸出信號422之後成為另一信號432,並且傳送 到寄存器440。
而此寄存器440對所收到的信號432進行一個系統周期的延遲後，得到 上述回饋信號442。而此回饋信號442也同時傳送到比較器450的另一輸入 端。此時比較器450將會檢查回饋信號442與輸出信號422兩者其中，並且 輸出確認離散時間震蕩器400的輸出值。
本實施例的用在電視視訊信號的水平同步信號(H-sync)鎖相迴路裝置， 不採用預先設定的水平同步信號頻率，而是採用一種由電視視訊信號估算而 可動態調整的水平同步信號頻率，如此，可增加對電視j見訊信號的同步信號 鎖相的容忍度。此實施例中，主要是對電視視訊信號在轉換為數位訊號後， 經過箝制在一定範圍的信號，以及經過限幅(Slicing)的電平信號，則可用以 檢測水平同步信號的上下緣轉換，而產生更新致能信號。並根據這些信號， 本實施例的水平同步信號頻率計算器則可以計算出輸入電視視訊信號的動 態的水平同步信號頻率，進而取代預先設定的水平同步信號頻率，增加對電
視視尋見訊信號的同步信號鎖相的容忍度。
雖然本發明已以較佳實施例披露如上，然其並非用以限定本發明，本領 域的技術人員在不脫離本發明的精神和範圍的前提下可作若干的更動與潤 飾，因此本發明的保護範圍以本發明的權利要求為準。
權利要求
1.一種水平同步信號鎖相迴路裝置，包括一模擬/數字轉換器，用以接收到具有一水平同步信號的電視視訊信號，並轉為一數位電視視訊信號；一自動增益控制及箝制電路，用以接收該數位電視視訊信號，並施以自動增益與箝制功能操作後，產生經過控制大小的一箝制信號；一限幅電平計算器，用以接收該箝制信號，估計該水平同步信號的一電平後，輸出一電平信號；一水平同步信號頻率計算器，接收該箝制信號與該電平信號後，估計算出一水平同步信號頻率；一累積計算器，依據該水平同步信號頻率與一具有預先設定的每條線輸出像素的頻率與一預先設定的每條線輸出像素的像素數量，輸出一規律增加級數；以及一離散時間震蕩器，用以接收該規律增加級數與一動態增加級數，並據以調整該鎖相迴路電路的輸出時鐘信號的頻率。
2. 如權利要求1所述的水平同步信號鎖相迴路裝置，其中還包括 一水平同步信號檢測計數器，接收該該鎖相迴路電路的輸出時鐘信號的頻率，並根據該預先設定的每條線輸出的像素數量輸出 一同步相位信號； 一相位錯誤檢測器，用以接收該箝制信號、該電平信號、以及該同步相位信號，並且根據該箝制信號相較亍該電平信號的電平，計算該同步相位信號的一動態錯誤，並將該結果以一相位錯誤信號輸出；一數字增益及低通濾波器，用以接收該相位錯誤信號，並經過增益與低通濾波操作後，輸出該動態增加級數，讓該離散時間震蕩器據以調整該鎖相迴路電路的輸出時鐘信號的頻率。
3. —種水平同步信號鎖相迴路裝置，包括一模擬/數字轉換器，用以接收到具有一水平同步信號的電視視訊信號， 並轉為數位電視視訊信號；一自動增益控制及箝制電路，用以接收該數位電視視訊信號，並施以自 動增益與箝制功能操作後，產生經過控制大小的一箝制信號；一限幅電平計算器，用以接收該箝制信號後，估計該水平同步信號的一電平後，輸出一電平信號；一相位錯誤檢測器，用以接收該箝制信號、該電平信號、以及一同步相 位信號，並且根據該箝制信號相較於該電平信號的電平，計算該同步相位信號的一動態錯誤，並將該結果以一相位錯誤信號輸出；一數字增益及低通濾波器，用以接收該相位錯誤信號，並經過增益與低 通濾波操作後，輸出一動態增加級數；一水平同步信號頻率計算器，接收該箝制信號與該電平信號後，估計算出一水平同步信號頻率；一累積計算器，則是該水平同步信號頻率與一具有預先設定的每條線輸 出像素的頻率與 一預先設定的每條線輸出像素的像素數量，並據以輸出 一規律增加級數；一離散時間震蕩器，用以接收該規律增加級數與該動態增加級數，並據 以調整該鎖相迴路電路的輸出時鐘信號的頻率；以及一水平同步信號檢測計數器，接收該該鎖相迴路電路的輸出時鐘信號的頻率，並根據該預先設定的每條線輸出的像素數量輸出該同步相位信號。
4.如權利要求3所述的水平同步信號鎖相迴路裝置，其中該水平同步信號頻率計算器包括第一電路部分，用以接收該箝制信號與該電平信號，並據以檢測該水平同步信號的上下緣轉換，而產生一第一更新致能信號與一第二更新致能信一第二電路部分，用以計算輸入的該電視視訊信號的水平同步信號周期 與一標準水平同步信號周期兩者的相差量；一箝制與低通濾波電路，用以接收由該第一電路部分所輸出的該相差量 後，經由箝制與低通濾波的操作而轉為一平均錯誤值；一第三電路部分，用以接收該平均錯誤值與該第一更新致能信號，用以 對平均錯誤值加上該預先設定的每條線輸出像素的像素數量後，根據該第一 更新致能信號更新i出該標準水平同步信號周期；一低通濾波電路，用以對該標準水平同步信號周期進行低通濾波操作後 輸出；一寄存單元，用以接收該低通濾波電路的輸出與該第二更新致能信號， 並根據該第二更新致能信號的致能而更新儲存內容並且輸出；以及 一計算電路，用以接收該寄存單元的儲存內容並加以計算後，以取得該 水平同步信號頻率。
5. —種水平同步信號鎖相方法，包括對一數位電視視訊信號施以 一箝制功能操作後，產生經過控制大小的一 箝制信號；根據該箝制信號計算出該水平同步信號的一電平後，對該箝制信號進行 限幅後產生一電平信號；根據該箝制信號與該電平信號算出一水平同步信號頻率；根據該水平同步信號頻率與一具有預先設定的每條線輸出像素的頻率 與一預先設定的每條線輸出像素的像素數量，計算一規律增加級數；以及根據該規律增加級數與一動態增加級數，並據以調整輸出時鐘信號的頻率。
6. 如權利要求5所述的水平同步信號鎖相方法，其中還包括 根據該鎖相操作所輸出的時鐘信號的頻率，並根據該預先設定的每條線輸出的像素數量產生一同步相位信號；根據該箝制信號相較於該電平信號的電平，計算該同步相位信號的一動 態錯誤，並將該結果以一相位錯誤信號輸出；對該相位錯誤信號進行增益與低通濾波操作後，輸出該動態增加級數， 並據以調整該輸出時鐘信號的頻率。
7. 如權利要求5所述的水平同步信號鎖相方法，其中根據該箝制信號與 該電平信號算出 一水平同步信號頻率的方法包括以該箝制信號與該電平信號據以檢測該水平同步信號的上下緣轉換，而 產生一第一更新致能信號與一第二更新致能信號；計算輸入的該電視視訊信號的水平同步信號周期與 一標準水平同步信號周期兩者的相差量；對該相差量進行箝制與低通濾波的操作而轉為一平均錯誤值；對該平均錯誤值加上一水平同步信號總數量後，根據該第一更新致能信 號更新輸出該標準水平同步信號周期；對該標準水f周步信號周期進行低通濾波操作後輸出，並根據該第二更 新致能信號的致能而更新儲存內容並且輸出；以及根據該儲存內容加以計算後取得該水平同步信號頻率。
全文摘要
一種適用於電視視訊信號的水平同步信號(H-sync)鎖相迴路裝置，對電視視訊信號在轉換為數位訊號後，經過箝制在一定範圍的信號，以及經過限幅(Slicing)的電平信號，則可用以檢測水平同步信號的上下緣轉換，而產生更新致能信號。並根據這些信號，水平同步信號頻率計算器則可以計算出輸入電視視訊信號的動態的水平同步信號頻率，進而取代預先設定的水平同步信號頻率，增加對電視視訊信號的同步信號鎖相的容忍度。
文檔編號H04N5/44GK101202850SQ20061016676
公開日2008年6月18日 申請日期2006年12月14日 優先權日2006年12月14日
發明者林信一 申請人:聯詠科技股份有限公司