一種高壓器件的保護環結構及其製造方法
2023-10-31 13:37:42 1
專利名稱：一種高壓器件的保護環結構及其製造方法
技術領域：
本發明涉及半導體領域，尤其涉及一種高壓半導體功率器件中的保護環結構及其製造方法。
背景技術：
隨著石油煤炭儲備不停地減少，而人類的能源消耗卻不斷增加，節能成為二十一世紀人類的共識。據美國能源部估計，有三分之二的電力被用在馬達驅動上。而主要應用於開關電源、PWM脈寬調製器、變頻器等電子電路中，作為高頻整流二極體、續流二極體或阻尼二極體使用等功率器件，絕緣柵雙極型電晶體(Insulated Gate Bipolar Transistor,簡稱IGBT)和與之配套的快恢復二極體(簡稱FRD)，可以使馬達驅動節能20% 30%。可以預計，功率器件會在未來快速增長。 半導體功率器件的結構離不開PN結(PN junction)。採用不同的摻雜工藝，通過擴散作用，將P型半導體與N型半導體製作在同一塊半導體(通常是矽或鍺)基片上，在它們的交界面就形成空間電荷區稱PN結。然而，擴散形成的PN結結深一般為幾個微米，其曲率會導致電場集中，使擊穿電壓遠比平面結的低。如平面結耐壓超過1200V的器件，如使用5微米深的結，其曲率會導致電場集中使擊穿電壓低於400V，遠低於平面結的擊穿電壓，因此在器件的需的外圍需要保護環。場板場限環結構是其中發展較早的，工藝比較簡單，同時不增加光刻層次的方法，至今被廣泛應用。請參閱圖1，圖I為現有技術中的場板場限環結構的截面示意圖。如圖所示，中間區域是器件區9，保護環由一系列嵌在N型單晶矽區3中的P+型注入擴散區的擴散環5、以及最外圍的N+注入擴散層區的等位環4 (工作時接高壓或懸浮)組成。從保護環的截面來看，保護環是以器件區9為對稱結構，器件區9外的兩個P+型注入擴散區的擴散環5之間的區域為主要的耐壓區。緊鄰器件區9的P+型注入擴散區的擴散環5為零環，該擴散環5在器件區9工作時接零，再外一圈的P+型注入擴散區的擴散環5為第一環，工作時懸浮，依次類推，即圖I的P+型注入擴散區的擴散環5 (場限環部分)不停重複，可得到第二、三、四環以至更多的環，以滿足耐壓的需求。保護環的製作過程大致如此，在襯底上，光刻P+型注入擴散區的擴散環5，注入，然後，光刻等位環區4，注入並推阱。請參閱圖2，圖2為應用於現有技術中的場限環結構的截面的細節圖；其中，細虛線是耗盡區邊界，點劃線是電場切割線。圖2中的現有技術的場限環結構形成三角形的橫向電場分布。請參閱圖5，圖5為應用於現有技術中的場限環和本發明兩種結構的氧化層下電場分布的比較示意圖；其中的三角形電場分布為應用於現有技術中的場限環結構一個環間距內的電場分布示意圖。從圖5中可以看出，現有技術中的場限環結構形成三角形的橫向電場分布，其三角形左側斜率大的由P+型注入擴散區的擴散環5區的P型矽耗盡引入，右側斜率小的區域由兩個P+型注入擴散區的擴散環5區之間的N型矽耗盡引入。
然而，斜率的大小隻與摻雜濃度有關，摻雜高的斜率也大。由於P+型注入擴散區的擴散環5區的P+型摻雜總比兩個P+型注入擴散區的擴散環5區之間的N型摻雜高，因此，左側的斜率也總比右側的大，三角形的頂點處的電場就是擊穿電場，三角形所構成的三角形面積就是耐壓值。本領域技術人員知道，如果隨著耐壓的增加，則所需要的環的數目也相應增加(例如，1200V的場限環結構通常需要使用4個環，3300V的耐壓通常需要22個環)。因此，保護環面積隨之增大，保護環的設計時間也大大增加。因此，現有技術中的場限環結構形成三角形的橫向電場分布，使環間距沒有得到充分利用。如何環間距得到更充分的利用，可以在相同耐壓下使環間距更小，或每一環間距上耐壓更高，減少環的數目是目前業界急需解決的問題
發明內容
本發明的主要目的在於提供一種半導體功率器件中的高壓保護環結構，通過改變現有技術中的環結構，在相同的耐壓值下，通過縮短環間距，從而縮小了保護環面積，或優化每一個環間距，使每一環間距的耐壓增加，以減少環的數目，縮小保護環面積同時縮短保護環設計時間。為達成上述目的，本發明提供一種半導體高壓器件的保護環結構，其包括第一 N型單晶矽襯底、第二 N型單晶矽襯底、間斷的氧化層、金屬場板、器件區、多個P+型注入擴散環和等位環；其中，第二N型單晶矽襯底為位於第一N型單晶矽襯底上的一層N型單晶層；且其摻雜濃度低於第一N型單晶矽襯底；間斷的氧化層位於第二N型單晶矽襯底的表面上；金屬場板部分覆蓋在露出的第二 N型單晶矽襯底的表面和氧化層上；器件區嵌於第二 N型單晶矽襯底中；多個P+型注入擴散環嵌於所述第二 N型單晶矽襯底中，其中，緊鄰所述器件區的P+型注入擴散環為零環，且以器件區為中間區域環繞分布，在所述器件區工作時接零；其他P+型注入擴散環在所述器件區工作時懸浮，且以零環為中間區域，一環環繞於另一個環的外圈；等位環嵌於第二N型單晶矽襯底中，且環繞於多個P+型注入擴散環的外圍。優選地，所述第二 N型單晶矽襯底的深度大於P+型注入擴散環的結深，且小於10微米。優選地，還包括零偏壓下完全耗盡的N型注入擴散環，嵌於P+型注入擴散環的環內。優選地，所述N型注入擴散環靠近位於所述P+型注入擴散環的內環邊界。優選地，所述N型注入擴散環位於所述P+型注入擴散環的內環邊界和耗盡區邊界之間。優選地，所述N型注入擴散環的底邊小於或與P+型注入擴散環內的耗盡區邊界底邊平齊。優選地，所述N型注入擴散環的摻雜難度高於較襯底的要高於第二 N型單晶矽襯底，且小於等於lel5/cm3。優選地，所述氧化層的厚度為50nm。為達成上述目的，本發明還提供一種半導體高壓器件保護環結構的製造方法，包括如下步驟步驟SOI :區熔矽第一 N型單晶矽襯底上外延輕摻的第二 N型單晶矽襯底；其中，第二N型單晶矽襯底的摻雜濃度低於第一 N型單晶矽襯底；
步驟S02:在第二 N型單晶矽襯底表面上生長一薄層氧化層，光刻生成等位環區，注入N型雜質,去膠後推阱；
步驟S03 :在第二 N型單晶矽襯底表面上和間斷的氧化層上生長場氧化；光刻P+型注入擴散環區，刻蝕氧化層，在擴散環區注入P+型雜質，生成P+型注入擴散環，並推阱；光刻器件區，刻蝕場氧化層；
步驟S04 :金屬沉積刻蝕，鈍化層沉澱刻蝕，背面注入減薄，注入雜質激活，背面金屬沉積。
優選地，所述的步驟S02還包括光刻N型注入擴散環區，並注入N型雜質，生成N型注入擴散環。從上述技術方案可以看出，本發明的半導體功率器件中的高壓保護環結構引入了N型外延和P型環內側的N型環，使現有技術中的高壓保護環結構所形成的三角形電場分布變成梯形分布。因此，在相同的耐壓值的情況下，本發明的場板加場限環結構，不僅優化每一個環間距縮，減少了環的數目，節省面積，同時也縮短保護環設計時間。
圖I為應用於現有技術中的場限環結構的截面示意 圖2為應用於現有技術中的場限環結構的截面的細節圖；其中，細虛線是耗盡區邊界，點劃線是電場切割線；
圖3為本發明一具體實施例的場限環結構截面圖示意 圖4為本發明圖3中本發明結構的細節圖，細虛線是耗盡區邊界，點劃線是電場切割線.
圖5為應用於現有技術中的場限環和本發明兩種結構的氧化層下電場分布的比較示意圖；其中，現有技術場限環結構所形成三角形電場分布，本發明的場限環結構所形成的梯形電場分布。
具體實施例方式體現本發明特徵與優點的一些典型實施例將在後段的說明中詳細敘述。應理解的是本發明能夠在不同的示例上具有各種的變化，其皆不脫離本發明的範圍，且其中的說明及圖示在本質上當作說明之用，而非用以限制本發明。上述及其它技術特徵和有益效果，將結合實施例及附圖3-5對本發明的場板加場限環的保護環結構進行詳細說明。請參閱圖3，圖3為本發明一具體實施例場板加場限環的保護環結構截面示意圖。為敘述方便起見，在本發明的實施例中，器件區9外的保護環僅包括兩個P+型注入擴散環5和一個等位環4，在其它的實施例中，P+型注入擴散環5可以根據耐壓的需要設置3、4、5個或更多，在此不再贅述。本發明與現有技術所應用結構不相同的是從第一 N型單晶矽襯底3上增加了一層輕摻N型外延層(即第二 N型單晶矽襯底8)和在P+型注入擴散環5內嵌了零偏壓下完全耗盡的N型注入擴散環6。我們知道，第一 N型單晶矽襯底3區的摻雜成數量級的提高，可以有限地提高擊穿電場，但時耗盡區寬度變小，會在器件區早早擊穿。請再參閱圖5，如果想把圖5所示的三角形電場分布中的斜率做小，需要第一 N型單晶矽襯底3區的低濃度N型的摻雜。由於N摻雜濃度(第一 N型單晶矽襯底3區)決定漂移區的電學特性，不能隨意選擇，因此，本發明採用了在第一 N型單晶矽襯底3上外延一層比第一 N型單晶矽襯底3摻雜更低的第二 N型單晶娃襯底8區。如圖3所示，在本發明的一個實施例中，該保護環結構包括第一N型單晶矽襯底3、第二 N型單晶矽襯底8、嵌於第二 N型單晶矽襯底8中的器件區9、在第二 N型單晶矽襯底8表面上具有間斷的氧化層2以及金屬場板1 ;金屬場板1是部分覆蓋在露出的第二N型單晶矽襯底8的表面和氧化層2上。優選地，氧化層2的厚度為50nm。每個器件區9的保護環結構由2個嵌於N型單晶矽襯底3中的P+型注入擴散環5和一個等位環4，且以器件區9為中間區域環繞分布。其中，第二 N型單晶矽襯底8為從第一 N型單晶娃襯底3上外延一層的N型單晶層；且其摻雜濃度低於第一 N型單晶娃襯底3。緊鄰器件區9的P+型注入擴散環5為零環，在器件區9工作時接零；另一個P+型注入擴散環5，以零環為中間區域，且環繞於零環的外圈，在器件區9工作時懸浮；N+注入擴散等位環4環繞於P+型注入擴散環5的外圈，在器件區9工作時，等位環4接高壓或懸浮。更進一步地，第二 N型單晶矽襯底8的深度大於P+型注入擴散環5的結深，且小於10微米。請參閱圖4，圖4為本發明圖3中本發明保護環結構的細節圖，其中，細虛線是耗盡區邊界，點劃線是電場切割線。如圖所示，在本發明的一些實施例中包括的零偏壓下完全耗盡的N型注入擴散環6，嵌於P+型注入擴散環5的環內，提供了正電荷，使電場迅速上升，從而形成梯形電場。優選地，每個P+型注入擴散環5中均包含N型注入擴散環6，且N型注入擴散環6須完全耗盡才能提供正電荷。更進一步地，N型注入擴散環6靠近位於P+型注入擴散環5的外環邊界。較優地，N型注入擴散環6靠近位於所述P+型注入擴散環5的內環邊界，即N型注入擴散環6位於P+型注入擴散環5的內環邊界和耗盡區邊界之間。眾所周知，P+型環區引入的N區的電荷數目越多，P+型環區之間的N型單晶矽內的P型區的電荷數目越多，附加電場越強。因此，在設計中儘量增加這N型注入擴散環6區域的面積，在實際的設計中，一般將N型注入擴散環6的底邊儘量設計成與P+型注入擴散環5內的耗盡區邊界底邊平齊。而且，因需要完全耗盡，摻雜不能非常高，因此，N型注入擴散環6的摻雜濃度高於第一 N型單晶娃襯底3,而一般情況下,對於1200V的第一 N型單晶娃襯底3摻雜為6. 5el3/cm3。N型注入擴散環6區的摻雜可以比第二 N型單晶矽襯底8區域的高接近兩個數量級，但小於等於lel5/cm3。且在P+型注入擴散環5內的內側的N型注入擴散環6必須完全覆蓋P+型注入擴散環5的內側。請參閱圖5，圖5為應用於現有技術中的場限環和本發明兩種結構的氧化層下電場分布的比較示意圖；其中，梯形電場分布為應用於本發明實施例中的場限環結構一個環間距內的電場分布示意圖。如圖5所示，本發明保護環結構使一個環間距內的電場分布從三角形電場變為梯形電場，其梯形電場的面積即代表耐壓值，可以看出，梯形電場的面積大於三角型電場的面積。可以看出，梯形電場比三角形電場更有效地利用面積。在實際應用中，可以根據需要從兩種情況下考慮使用梯形電場的方式第一種是在相同的耐壓下，所設計的結構要求兩個P+型注入擴散環5之間的距離更小。第二種是要求優化每一個環間距，使梯形電場的效率最大，即每個環的耐壓達到最大。不論怎樣，在相同的耐壓要求的情況下，均可以減少使用的環的數目，從而減少了面積。例如，對於商用的3300V的耐壓環的數目一般需要22個，在器件模擬階段都需要大量時間，需要逐個加環優化，每增加一環，需要增加時間，因此，如果減少了環的數量，可以大大縮短保護環設計時間。在本發明的一個實施例中，上述半導體高壓器件保護環結構的製造方法可以包括如下步驟 步驟SOl :區熔矽第一 N型單晶矽襯底上外延輕摻的第二 N型單晶矽襯底；其中，第二N型單晶矽襯底的摻雜濃度低於第一 N型單晶矽襯底；
步驟S02:在第二 N型單晶矽襯底表面上生長一薄層氧化層，光刻生成等位環區，注入N型雜質,去膠後推阱；
步驟S03 :在第二 N型單晶矽襯底表面上和間斷的氧化層上生長場氧化；光刻P+型注入擴散環區，刻蝕氧化層，在擴散環區注入P+型雜質，生成P+型注入擴散環，並推阱；光刻器件區，刻蝕場氧化層；
步驟S04 :金屬沉積刻蝕，鈍化層沉澱刻蝕，背面注入減薄，注入雜質激活，背面金屬沉積。在本發明的較佳的實施例中，在步驟S02後，還包括光刻N型注入擴散環區，並注入N型雜質，生成N型注入擴散環。如果N型注入擴散環形成後，當然，在步驟S03中生成的P+型注入擴散環一定是要包含N型注入擴散環，且較優地，N型注入擴散環6靠近位於所述P+型注入擴散環5的內環邊界，即N型注入擴散環6位於P+型注入擴散環5的內環邊界和耗盡區邊界之間。綜上所述，本發明的結構引入了輕摻外延第二 N型單晶矽襯底和在P+型注入擴散區的擴散環環內側的N型注入擴散環，使傳統結構的三角形電場分布變成梯形分布。在相同的耐壓值下可以縮短環間距，從而縮小了保護環面積；或優化每一個環間距，使每一環間距的耐壓增加，以減少環的數目，縮小保護環面積同時縮短保護環設計時間。以上所述的僅為本發明的實施例，所述實施例並非用以限制本發明的專利保護範圍，因此凡是運用本發明的說明書及附圖內容所作的等同結構變化，同理均應包含在本發明的保護範圍內。
權利要求
1.一種半導體高壓器件的保護環結構，其特徵在於，包括 第一 N型單晶矽襯底(3); 第二 N型單晶矽襯底(8)，其為位於所述第一 N型單晶矽襯底(3)上的一層N型單晶層；且其摻雜濃度低於所述第一 N型單晶娃襯底(3)； 間斷的氧化層(2)，位於第二 N型單晶矽襯底(8)的表面上； 金屬場板(1)，其部分覆蓋在露出的第二 N型單晶矽襯底(8)的表面和氧化層(2)上； 器件區(9)，嵌於所述第二 N型單晶矽襯底(8)中； 多個P+型注入擴散環(5)，嵌於所述第二 N型單晶矽襯底(8)中，其中，緊鄰所述器件區(9)的P+型注入擴散環(5)為零環，且以所述器件區(9)為中間區域環繞分布，在所述器件區(9)工作時接零；其他P+型注入擴散環(5)，在所述器件區(9)工作時懸浮，且以零環為中間區域，一環環繞於另一個環的外圈； 等位環(4)，嵌於所述第二 N型單晶矽襯底(8)中，且環繞於所述多個P+型注入擴散環(5)的外圍。
2.根據權利要求I所述的保護環結構，其特徵在於，所述第二N型單晶矽襯底(8)的深度大於所述P+型注入擴散環(5)的結深，且小於10微米。
3.根據權利要求I或2所述的保護環結構，其特徵在於，還包括零偏壓下完全耗盡的N型注入擴散環(6)，嵌於所述P+型注入擴散環(5)的環內。
4.根據權利要求3所述的保護環結構，其特徵在於，所述N型注入擴散環(6)靠近位於所述P+型注入擴散環(5)的內環邊界。
5.根據權利要求4所述的保護環結構，其特徵在於，所述N型注入擴散環(6)位於所述P+型注入擴散環(5)的內環邊界和耗盡區邊界之間。
6.根據權利要求5所述的保護環結構，其特徵在於，所述N型注入擴散環(6)的底邊小於或與所述P+型注入擴散環(5)內的耗盡區邊界底邊平齊。
7.根據權利要求3所述的保護環結構，其特徵在於，所述N型注入擴散環(6)的摻雜難度高於較襯底的要高於第二 N型單晶矽襯底(8)，且小於等於lel5/cm3。
8.根據權利要求I所述的保護環結構，其特徵在於，所述氧化層的厚度為50nm。
9.一種半導體高壓器件保護環結構的製造方法，用於製造權利要求1-7任意一個所述的保護環結構，其特徵在於，包括如下步驟 步驟SOl :區熔矽第一 N型單晶矽襯底上外延輕摻的第二 N型單晶矽襯底；其中，第二N型單晶矽襯底的摻雜濃度低於第一 N型單晶矽襯底； 步驟S02:在第二 N型單晶矽襯底表面上生長一薄層氧化層，光刻生成等位環區，注入N型雜質,去膠後推阱； 步驟S03 :在第二 N型單晶矽襯底表面上和間斷的氧化層上生長場氧化；光刻P+型注入擴散環區，刻蝕氧化層，在擴散環區注入P+型雜質，生成P+型注入擴散環，並推阱；光刻器件區，刻蝕場氧化層； 步驟S04 :金屬沉積刻蝕，鈍化層沉澱刻蝕，背面注入減薄，注入雜質激活，背面金屬沉積。
10.根據權利要求9所述的製造方法，其特徵在於，所述的步驟S02還包括光刻N型注入擴散環區，並注入N型雜質，生成N型注入擴散環。
全文摘要
本發明提供一種半導體高壓器件的保護環結構及其製造方法，其保護環結構包括第一N型單晶矽襯底、第二N型單晶矽襯底、間斷的氧化層、金屬場板、器件區、多個P+型注入擴散環和等位環；其中，第二N型單晶矽襯底為從第一N型單晶矽襯底上外延一層的N型單晶層；且其摻雜濃度低於第一N型單晶矽襯底。並且，在P+型注入擴散環的內側，還嵌有零偏壓下完全耗盡的N型注入擴散環。因此，在相同的耐壓值的情況下，本發明的場板加場限環結構，不僅優化每一個環間距縮，減少了環的數目，節省面積，同時也縮短保護環設計時間。
文檔編號H01L21/02GK102881717SQ20121040497
公開日2013年1月16日 申請日期2012年10月22日 優先權日2012年10月22日
發明者孫德明 申請人:上海集成電路研發中心有限公司