用於串聯諧振轉換器的混合控制技術的製作方法

2023-10-09 17:13:34

專利名稱：用於串聯諧振轉換器的混合控制技術的製作方法
技術領域：
本發明涉及DC/DC轉換器系統，且更明確地說，涉及用於串聯諧振DC/DC轉換器系統的混合控制技木。
背景技術：
切換模式電源(SMPS)(比如升壓轉換器、降壓轉換器、升降壓轉換器及反激式轉換器)利用自輸入到輸出的電壓電平變換而執行直流(DC)到直流轉換。這些類型的電源 轉換器通常使用切換裝置(比如雙極結型電晶體(BJT)或金屬氧化物半導體場效應電晶體(MOSFET))，其中切換頻率及脈衝寬度經調製以控制轉換器的操作參數(比如電壓增益或衰減)。在傳統的轉換器設計中出現的問題是根據輸出負載而改變的切換頻率増大到不合意的水平，以便調節在輕載或空載條件下的輸出電壓。較高切換頻率不合意的原因是，即使一次側開關在零電壓條件下開啟(稱為零電壓切換或ZVS)，但它們沒有在零電壓條件下斷開，這導致硬切換。因此，在輕載條件下的極高的切換頻率通常導致高切換損耗。

發明內容
通常，本發明提供用於在正常負載及輕載兩者條件下的最佳操作的對串聯諧振DC到DC轉換器的混合控制技木。在本發明的某些實施例中，與允許零電壓切換的新的脈衝寬度調製(PWM)技術一起使用將脈衝頻率調製(PFM)與上限頻率閾值組合新的混合控制技木。這些技術在變化的負載條件下控制轉換器，同時在一次側維持兩個開關中的至少ー者的零電壓切換。基於來自轉換器的輸出電壓的反饋的反饋補償信號(Vcomp)被提供給PFM電路以確定在正常負載條件下的切換頻率。然而，切換頻率被箝位電壓(Vclmp)限制在高端以避免切換頻率的過分增加。Vcomp信號同樣被提供給PWM電路以確定在輕載條件下的佔空比。PWM同樣經配置以產生切換模式，所述切換模式經設計以通過確保針對兩個開關中的ー者實現零電壓切換(ZVS)而使切換損耗最小化。


所主張的標的物的特點及優勢將從與其一致的實施例的下文更詳細的描述中顯而易見，其描述應參照附圖加以考慮，其中圖I說明與本發明的各種實施例一致的DC到DC串聯諧振轉換器系統；圖2說明與本發明的一個實施例一致的各種信號的時序圖；圖3說明與本發明的各種實施例一致的DC/DC串聯諧振轉換器系統的替代性實施例。
圖4說明與本發明的替代性實施例一致的各種信號的時序圖；圖5說明與本發明的一個實施例一致的在PWM模式下的切換模式的時序圖；圖6說明與本發明的各種實施例一致的DC到DC串聯諧振轉換器系統的各種性能參數；以及圖7說明與本發明一致的示範性實施例的操作流程圖。儘管下文詳細描述將參考說明性實施例來進行，但許多代替案、修改及其變化對於所屬領域的技術人員來說將是顯而易見的。
具體實施例方式通常，本發明提供用於在正常負載及輕載兩者條件下的最佳操作的對串聯諧振DC 到DC轉換器的混合控制技木。在傳統的串聯諧振轉換器設計中出現的問題是根據輸出負載而改變的切換頻率增大到不合意的水平，以便調節在輕載或空載條件下的輸出電壓。較高切換頻率不合意的原因是，即使一次側開關在零電壓條件下開啟(稱為零電壓切換或ZVS)，但它們沒有在零電壓條件下斷開，這導致硬切換。因此，在輕載條件下的極高的切換頻率通常導致高切換損耗。一種現有的在輕載條件下限制切換頻率増大的方法是所謂的突發模式操作，其中切換操作周期性地暫停且接著重新開始。然而，因為當切換操作暫停時輸出電壓下降，所以突發模式操作經常引起在輸出電壓上的太多的波紋。突發模式操作的另一個問題是由突發的開關循環所產生的可聽噪音。阻止極高的切換頻率的另ー種可能的方法是在輕載條件下使用常規的脈衝寬度調製(PWM)操作。在常規的PWM下，從斷開開關Ql到開啟開關Q2的停滯時間(Ql到Q2的停滯時間)與Q2到Ql的停滯時間相同，且停滯時間隨著負載減小而增大以完成PWM操作。這種方法不會導致増加的輸出電壓波紋或可聽噪音。然而，由于越來越長的停滯時間，Ql及Q2的零電壓切換受到損耗。在本發明的某些實施例中，與允許零電壓切換的新的PWM技術一起使用將PFM與上限頻率閾值組合新的混合控制技木。這些技術在變化的負載條件下控制轉換器，同時在一次側維持兩個開關中的至少ー者的零電壓切換。基於來自轉換器的輸出電壓的反饋的反饋補償信號(Vcomp)被提供給PFM電路以確定在正常負載條件下的切換頻率。然而，切換頻率被箝位電壓(Vclmp)限制在高端以避免切換頻率的過分增加。Vcomp信號同樣被提供給PWM電路以確定在輕載條件下的佔空比，如將在下文更詳細地解釋。PWM同樣經配置以產生切換模式，所述切換模式經設計以通過確保針對兩個開關(Ql及Q2)中的ー者實現零電壓切換(ZVS)而使切換損耗最小化。圖I說明與本發明的各種實施例一致的DC/DC串聯諧振轉換器系統100，如將在下文解釋，PFM控制電路對切換頻率強加上限，同時PWM控制電路通過確保開關Ql剛好在開關Q2122被斷開後開啟而允許對開關Ql 124的ZVS。DC/DC轉換器100包括壓控振蕩器(VCO)電路102，逆變器電路104，變壓器電路106、二次級電路108及混合調製控制電路110。DC/DC轉換器系統100經配置以接收輸入DC電壓(Vin) 126及產生輸出DC電壓(Vout) 128。通常，DC/DC轉換器系統100的增益可由與變壓器電路106的諧振頻率(f0)相關的開關Q1124及Q2122的切換頻率(fs)控制。壓控振蕩器電路102經配置以循序對脈衝頻率調製電容器(PFMcap) 130充電及放電，以使得PFMcap 130的電壓(VCT) 132在高電壓閾值(在VCOMP > VCLMP的情況下為VCOMP 134或在VCOMP VCLMP的情況下為VCOMP或在VCOMP < VCLMP的情況下為VCLMP)相比較。這些比較器112、114的輸出設置及重設SR觸發器116的Q及Qn輸出，因此產生方波信號。所述方波信號被限制為由對操作參數VCLMP及VTL的選擇而確定的頻率範圍，其將在下文圖2的描述中更充分地描述。逆變器電路104包含第一及第ニ開關Ql 124及Q2 122，其經配置以響應於至少部分基於來自壓控振蕩器電路102的波形信號的柵極控制信號(分別為VGSl及VGS2)而開啟及斷開。可提供延遲機構120以阻止每ー開關同時導通。柵極控制信號VGSl 140、VGS2142經配置以分別打開及閉合開關Ql及Q2，產生經調製的脈衝波形，進而控制對變壓器電路106的一次側上的諧振電容器CR 144的充電及放電。這產生在變壓器電路106的二次側上的輸出，其近似為正弦波形。
二次級電路108包含整流ニ極管網絡150，其用以整流正弦波形；及低通濾波器電路152，其可為RC網絡，以使DC輸出電壓Vout 128平滑。混合調製控制電路110使用脈衝頻率調製(PFM)與脈衝寬度調製(PWM)的混合以依據負載條件優化對功率電平的控制，且維持DC到DC轉換器的所要的總增益。在正常操作條件下，使用具有50%的佔空比且具有在VGSl 140與VGS2 142之間的小停滯時間的常規的PFM調製以實現對Ql 124與Q2 122的零電壓切換。為了維持所要的轉換器增益，切換頻率通常需要隨著負載的減小而增大。然而，較高的頻率導致切換損耗，所以在輕載條件下，切換頻率被固定在預設的閾值且使用PWM調製以維持轉換器增益，同時限制切換頻率的増大。在正常的PFM操作中，從所要的輸出電壓Vr 154與實際輸出電壓Vout 128之間的差得到及反饋的補償電壓Vcomp 134被提供給PFM比較器114的經逆變輸入，其確定切換頻率。反饋通過反饋機構160及162而完成，其可為光電耦合或其它合適的機構。當補償電壓Vcomp 134低於箝位電壓Vclmp 136時，PFM比較器114的經逆變輸入被箝位在Vclmp，其使切換頻率固定。另外，補償電壓Vcomp在PWM比較器118處與PFMcapl30的電壓(VCT) 132相比較以控制佔空比且維持對Ql 124的零電壓切換。圖2說明與本發明的一個實施例一致的各種信號的時序圖200。看到VCT 210為在低端處的VTL 206與高端處的Vcomp 202或者Vclmp 204之間振蕩的三角波形，是Vcomp202還是Vclmp 204分別取決於電路是在PFM模式240中還是在PWM模式250中。當Vcomp202超過Vclmp 204時，電路是在PFM模式240中，且VCT的頻率響應於減小的輸出負載隨著Vcomp減小而増大。當Vcomp降到Vclmp以下時，電路轉變為PWM模式，且VCT被PFM比較器114箝位在高端Vclmp處，PFM比較器114將VCT維持在恆定上限頻率。在圖2中還展示SR觸發電路116的輸出Q 220及經逆變輸出Qn 222，SR觸發電路116提供匹配於VCT的頻率的方波。此外，當電路在PWM模式中時，可看到方波形佔空比隨著Vcomp減小而減小以提供對減小的輸出負載條件的適當響應。信號VGSl 230及VGS2 232說明在開關Ql及Q2處的柵極電壓。圖說明柵極電壓如何響應於改變的VCT 210而被驅動。明確地說，VGS2在VCT達到Vcomp不久之後開啟，且當VCT達到VTL時VGS2斷開。VGSl剛好在VGS2斷開後開啟。因為Ql剛好在Q2斷開後以較小的停滯時間開啟，所以可實現對Ql的零電壓切換。圖3說明與本發明的各種實施例一致的DC/DC串聯諧振轉換器系統300的替代性實施例。在此替代性實施例中的PWM控制通過確保開關Q2剛好在開關Ql 324斷開後開啟而允許對開關Q2 322的ZVS。DC/DC轉換器300包括壓控振蕩器(VCO)電路302，逆變器電路304、變壓器電路306、二次級電路308及混合調製控制電路310。DC/DC轉換器系統300經配置以接收輸入DC電壓(Vin) 326及產生輸出DC電壓(Vout) 328，且在多數方面類似於圖I的電路，除了混合控制電路310以外。混合控制電路310使用脈衝頻率調製(PFM)與脈衝寬度調製(PWM)的混合以依據負載條件優化對功率電平的控制，且維持DC到DC轉換器的所要的總增益。在正常操作條件下，使用具有50%的佔空比且具有在VGSl 340與VGS2 342之間的小停滯時間的常規的PFM調製以實現對Ql 324與Q2 322的零電壓切換。為了維持所要的轉換器增益，切換頻率 通常需要隨著負載減小而増大。然而，較高的頻率導致切換損耗，所以在輕載條件下，切換頻率被固定在預設的閾值且使用PWM調製以維持轉換器增益，同時限制切換頻率的増大。在正常的PFM操作中，從所要的輸出電壓Vr 354與實際輸出電壓Vout 328之間的差得到及反饋的補償電壓Vcomp 334被提供給PFM比較器314的經逆變的輸入，其確定切換頻率。當補償電壓Vcomp 334低於箝位電壓Vclmp 336時，PFM比較器314的經逆變輸入被箝位在Vclmp，其使切換頻率固定。另外，PFMcap 330的電壓(VCT 332)在PWM比較器318處與從Vclmp-Vcomp+VTL計算出的信號相比較以控制佔空比且維持對Q2 322的零電壓切換。圖4說明與本發明的替代性實施例一致的各種信號的時序圖400。看到VCT 410為在低端處的VTL 406與高端處的Vcomp 402或者Vclmp 404之間振蕩的三角波形。是Vcomp 402還是Vclmp 404分別取決於電路是在PFM模式440中還是在PWM模式450中。當Vcomp 402超過Vclmp 404時，電路是在PFM模式440中，且VCT的頻率響應於減小的輸出負載隨著Vcomp減小而増大。當Vcomp降到Vclmp以下時，電路轉變為PWM模式，且VCT被PFM比較器114箝位在高端Vclmp處，PFM比較器114將VCT維持在恆定上限頻率。在圖4中還展示輸出SR觸發電路116的Q 420及經逆變輸出Qn 422，SR觸發電路116提供匹配於VCT的頻率的方波。此外，當電路在PWM模式中時，可看到方波形佔空比隨著Vcomp減小而減小以提供對減小的輸出負載條件的適當響應。信號VGSl 430及VGS2 432說明在開關Ql及Q2處的柵極電壓。圖說明柵極電壓如何響應於改變的VCT410而被驅動。明確地說，在VCT達到Vclmp-Vcomp+VTL 412不久之後VGSl開啟，且當VCT達到Vclmp時斷開。VGS2剛好在VGSl斷開後開啟。因為Q2在小的停滯時間下剛好在Ql斷開後開啟，所以可實現對Q2的零電壓切換。圖5說明PWM模式下的切換模式的時序圖500以最小化切換損耗，使得Q2到Ql的轉變一直允許對Ql的零電壓切換(ZVS)。時間線502展示變壓器一次側電流(Ip)。時間線504說明開關Ql上的Vds電壓。時間線506說明對VGSl及VGS2的開關切換。Q2的導通形成變壓器中的電流(Ip)，且存儲在變壓器電感中的能量在Q2斷開後的停滯時間期間使開關Ql的輸出電容(Coss)放電。可看到在應用柵極驅動信號Vgsl前，Ql的漏極到源極電壓達到零，使得Ql在零電壓下開啟。圖6說明與和本發明的各種實施例一致的DC到DC串聯諧振轉換器系統相關聯的各種性能參數600。轉換器的增益展示在垂直軸上，其隨在水平軸上的在從10%到100%的變化的負載條件下的切換頻率而變。如可看到，為了維持所要的増益(在此情況下值為0. 9)，切換頻率通常需要隨著負載減小而増大。圖7說明與本發明一致的示範性實施例的操作700的流程圖。在操作710處，通過產生第一及第ニ柵極控制信號以分別打開及閉合第一及第ニ開關而將DC輸入信號逆變為AC信號。在操作720處，AC信號被變換為正弦AC信號。在操作730處，所述正弦AC信號被整流為DC輸出信號。在操作740處，第一及所述第二柵極控制信號被調製。所述調製包含脈衝頻率調製(PFM)及脈衝寬度調製(PWM)。根據ー個方面，本發明的特徵在於DC到DC轉換器系統。所述DC到DC轉換器系統包括具有第一及第ニ開關的逆變器電路。所述逆變器電路經配置以產生第一及第ニ柵極控制信號，所述第一及第ニ柵極控制信號經配置以分別打開及閉合第一及第ニ開關，且從DC 輸入信號產生AC信號。所述DC到DC轉換器系統還包括變壓器電路，所述變壓器電路經配置以將AC信號變換為正弦AC信號。所述DC到DC轉換器系統進一歩包括二次級電路，所述二次級電路經配置以將正弦AC信號整流為DC輸出信號。所述DC到DC轉換器系統進ー步包括混合控制電路，所述混合控制電路經配置以調製第一及第ニ柵極控制信號，其中所述調製包含脈衝頻率調製(PFM)及脈衝寬度調製(PWM)。根據另一方面，本發明的特徵在於ー種方法，所述方法包括通過產生第一及第ニ柵極控制信號以分別打開及閉合第一及第ニ開關而將DC輸入信號逆變為AC信號。所述方法還包括將AC信號變換為正弦AC信號。所述方法進ー步包括將所述正弦AC信號整流為DC輸出信號。所述方法進ー步包括調製第一及所述第二柵極控制信號，其中所述調製包含脈衝頻率調製(PFM)及脈衝寬度調製(PWM)。術語「開關」可體現為此項技術中已知的MOSFET開關(例如，個別NMOS及PMOS元件)、BJT開關及/或其它切換電路。另外，如在本文任一實施例中使用的「電路」可単獨地或以任ー組合包含(舉例來說)硬連線電路、可編程電路、狀態機電路及/或包括在較大系統中的電路，例如可包括在集成電路中的元件。本文使用的術語及表達是用作描述術語及並非限制，且在使用此類術語及表達時無意排除所展示及描述的特徵的等效物(或其部分)，且應認識到，在權利要求書中的範圍內的各種修改是可能的。因此，權利要求書意欲涵蓋所有此類等效物。各種特徵、方面及實施例已在本文描述。所屬領域的技術人員將理解，所述特徵、方面及實施例易於彼此組合，而且易於變化及修改。因此，將認為本發明涵蓋此類組合、變化及修改。
權利要求
1.一種DC到DC轉換器系統，其包含 逆變器電路，其具有第一及第二開關，所述逆變器電路進一步經配置以產生第一及第二柵極控制信號，所述第一及第二柵極控制信號經配置以分別打開及閉合所述第一及所述第二開關，且從DC輸入信號產生AC信號； 變壓器電路，其經配置以將所述AC信號轉換為正弦AC信號； 第二級電路，其經配置以將所述正弦AC信號整流為DC輸出信號；及 混合控制電路，其經配置以調製所述第一及所述第二柵極控制信號，其中所述調製包含脈衝頻率調製PFM及脈衝寬度調製PWM。
2.根據權利要求I所述的DC到DC轉換器系統，其中所述PFM被限制到預設的上頻率閾值。
3.根據權利要求2所述的DC到DC轉換器系統，其中當所述PFM達到所述預設的上頻率閾值時，所述PWM調製所述柵極控制信號。
4.根據權利要求I所述的DC到DC轉換器系統，其中所述PFM經配置以在包含停滯時間的約50%的佔空比下操作，使得所述第一及所述第二開關的所述閉合在所述開關中的每一者上的大體上零電壓下發生。
5.根據權利要求I所述的DC到DC轉換器系統，其中所述PWM經配置以使得所述第一及所述第二開關中的一者的所述閉合在所述開關上的大體上零電壓下發生。
6.根據權利要求2所述的DC到DC轉換器系統，其進一步包含壓控振蕩器電路，所述壓控振蕩器電路經配置以循序對脈衝頻率調製電容器(PFMcap)充電及放電，使得所述PFMcap的電壓(VCT)在高電壓閾值(VTH)與低電壓閾值(VTL)之間以三角波形振蕩。
7.根據權利要求6所述的DC到DC轉換器系統，其中所述VCT與箝位電壓相比較以將所述PFM限制到所述預設的上頻率閾值。
8.根據權利要求6所述的DC到DC轉換器系統，其進一步包含反饋補償電路，其中所述VCT與比較電壓(Vcomp)相比較以調整與所述PWM相關聯的佔空比，其中所述Vcomp來自所述反饋補償電路以調節所述DC輸出信號。
9.一種用於DC到DC轉換的方法，其包含 通過產生第一及第二柵極控制信號以分別打開及閉合第一及第二開關而將DC輸入信號逆變為AC信號； 將所述AC信號變換為正弦AC信號； 將所述正弦AC信號整流為DC輸出信號；及 調製所述第一及所述第二柵極控制信號，其中所述調製包含脈衝頻率調製PFM及脈衝寬度調製PWM。
10.根據權利要求9所述的方法，其進一步包含將所述PFM限制到預設的上頻率閾值。
11.根據權利要求10所述的方法，其進一步包含當所述PFM達到所述預設的上頻率閾值時，所述PWM調製所述柵極控制信號。
12.根據權利要求9所述的方法，其進一步包含在包含停滯時間的約50%的佔空比下操作所述PFM，使得所述第一及所述第二開關的所述閉合在所述開關中的每一者上的大體上零電壓下發生。
13.根據權利要求9所述的方法，其進一步包含操作所述PWM以使得所述第一及所述第二開關中的一者的所述閉合在所述開關上的大體上零電壓下發生。
14.根據權利要求10所述的方法，其進一步包含循序對脈衝頻率調製電容器(PFMcap)充電及放電，使得所述PFMcap的電壓(VCT)在高電壓閾值(VTH)與低電壓閾值(VTL)之間以三角波形振蕩。
15.根據權利要求14所述的方法，其進一步包含將所述VCT與箝位電壓相比較以將所述PFM限制到所述預設的上頻率閾值。
16.根據權利要求14所述的方法，其進一步包含將所述VCT與比較電壓(Vcomp)相比較以調整與所述PWM相關聯的佔空比，其中所述Vcomp來自所述DC輸出信號的反饋以調節所述DC輸出信號。
全文摘要
本發明案涉及用於串聯諧振轉換器的混合控制技術。一種DC到DC轉換器系統，其包括具有第一及第二開關的逆變器電路，所述逆變器電路進一步經配置以產生第一及第二柵極控制信號，所述信號經配置以分別打開及閉合所述第一及所述第二開關，且從DC輸入信號產生AC信號。所述系統進一步包括變壓器電路，其經配置以將所述AC信號變換為正弦AC信號；第二級電路，其經配置以將所述正弦AC信號整流為DC輸出信號；及混合控制電路，其經配置以調製所述第一及第二柵極控制信號，其中所述調製包含脈衝頻率調製PFM及脈衝寬度調製PWM。
文檔編號H02M3/28GK102810985SQ20121016338
公開日2012年12月5日 申請日期2012年5月24日 優先權日2011年5月25日
發明者崔恆碩 申請人:快捷半導體(蘇州)有限公司, 飛兆半導體公司