半導體結構及其摻雜方法、鰭式場效應管的形成方法
2023-10-07 16:06:19 1
半導體結構及其摻雜方法、鰭式場效應管的形成方法
【專利摘要】一種半導體結構及其摻雜方法、鰭式場效應管的形成方法，其中半導體結構的摻雜方法包括：提供半導體襯底，所述半導體襯底上具有鰭部；在所述鰭部表面形成雜質層；在所述雜質層表面形成蓋帽層，所述蓋帽層包括非晶碳層；對已形成雜質層和蓋帽層的鰭部進行退火，使所述雜質層擴散進入所述鰭部內；去除所述蓋帽層。本發明的半導體結構及鰭式場效應管的摻雜均勻，工藝簡單。
【專利說明】半導體結構及其摻雜方法、鰭式場效應管的形成方法
【技術領域】
[0001]本發明涉及半導體製造領域，特別涉及半導體結構及其摻雜方法、鰭式場效應管的形成方法。
【背景技術】
[0002]MOS電晶體通過在柵極施加電壓，調節通過源漏區的電流來產生開關信號。但當半導體技術進入30納米以下節點時，傳統的平面式MOS電晶體對溝道電流的控制變能力弱，造成嚴重的漏電流。鰭式場效應管(Fin FET)是一種新興的多柵器件，它一般包括具有高深寬比的半導體鰭部，在鰭部中形成電晶體的溝道區和源/漏區，並在部分鰭部的頂部和側壁外形成柵極。
[0003]圖1示出了現有技術的一種鰭式場效應管的立體結構示意圖。如圖1所示，包括:半導體襯底10，所述半導體襯底10上形成有凸出的鰭部14，鰭部14 一般是通過對半導體襯底10刻蝕後得到的；介質層11，覆蓋所述半導體襯底10的表面以及鰭部14的側壁的一部分；柵極結構12，橫跨在所述鰭部14上，覆蓋所述鰭部14的頂部和側壁，柵極結構12包括柵介質層(圖中未示出)和位於柵介質層上的柵電極(圖中未示出)。
[0004]現有技術中，通常會通過離子注入的方法對鰭式場效應管的位於鰭部的源/漏區進行摻雜，但是離子注入的摻雜方法會造成源/漏不同區域的摻雜濃度不均勻。
【發明內容】
[0005]本發明解決的問題是提供一種摻雜均勻並且工藝簡單的半導體結構及其摻雜方法、鰭式場效應管的形成方法。
[0006]為解決上述問題，本發明的技術方案提供了一種半導體結構的摻雜方法，包括:提供半導體襯底，所述半導體襯底上具有鰭部；在所述鰭部表面形成雜質層；在所述雜質層表面形成蓋帽層，所述蓋帽層包括非晶碳層；對已形成雜質層和蓋帽層的鰭部進行退火，使所述雜質層擴散進入所述鰭部內；去除所述蓋帽層。
[0007]可選的，所述鰭部為鰭式場效應管的鰭部。
[0008]可選的，所述鰭部為半導體納米線。
[0009]可選的，所述雜質層的形成方式為自調節式等離子體吸附。
[0010]可選的，所述雜質層的形成方式為雜質溶液吸附。
[0011]可選的，所述非晶碳層通過化學氣相沉積工藝形成，所述化學氣相沉積工藝的前驅氣體為CH4、C3H8、C6H6和C6H12中的一種或幾種，沉積溫度為25攝氏度到500攝氏度，沉積氣壓為 IOOmTorr 到 lOOOmTorr。
[0012]可選的，所述蓋帽層為單一非晶碳層。
[0013]可選的，所述單一非晶碳層的厚度為20納米至100納米。
[0014]可選的，所述蓋帽層為非晶碳層和矽氧碳層的堆疊結構，其中，所述非晶碳層位於所述雜質層表面，所述矽氧碳層位於所述非晶碳層表面。[0015]可選的，所述非晶碳層的厚度為20納米至80納米。
[0016]可選的，所述矽氧碳層的厚度為5納米至10納米。
[0017]可選的，所述退火工藝為雷射退火。
[0018]可選的，所述去除蓋帽層的工藝為等離子體灰化(Asher)。
[0019]可選的，所述去除蓋帽層的工藝為等離子體灰化，且所述等離子體灰化工藝採用氧氣等離子體。
[0020]本發明技術方案還提供了一種半導體結構，包括:半導體襯底；位於所述半導體襯底上的鰭部；位於所述鰭部表面的雜質層；位於所述雜質層表面的蓋帽層，所述蓋帽層包括非晶碳層。
[0021]可選的，所述鰭部為鰭式場效應管的鰭部。
[0022]可選的，所述鰭部為半導體納米線。
[0023]可選的，所述蓋帽層為單一非晶碳層，且所述單一非晶碳層的厚度為20納米至100納米。
[0024]可選的，所述蓋帽層為非晶碳層和矽氧碳層的堆疊結構，其中，所述非晶碳層位於所述雜質層表面，所述矽氧碳層位於所述非晶碳層表面。
[0025]可選的，所述非晶碳層的厚度為20納米至80納米，所述矽氧碳層的厚度為5納米至10納米。
[0026]本發明技術方案還提供一種鰭式場效應管的形成方法，包括:提供半導體襯底，所述半導體襯底上具有鰭部；在所述鰭部表面形成柵極結構，所述柵極結構覆蓋部分鰭部；用所述半導體結構的摻雜方法對所述鰭部進行摻雜；在所述柵極結構兩側的鰭部內形成源區和漏區。
[0027]與現有技術相比，本發明具有以下優點:
[0028]本發明中半導體結構的摻雜方法通過在鰭部表面形成雜質層，在所述雜質層表面形成蓋帽層，進一步的對形成雜質和蓋帽層的鰭部進行退火，使雜質層擴散進入所述鰭部內形成摻雜層，完成對所述鰭部的摻雜。通過本發明技術方案形成的摻雜層保留了半導體結構的表面特徵，與離子注入的摻雜方法相比，摻雜濃度更均勻。本發明技術方案中所述蓋帽層可以是包括非晶碳層和矽氧碳層的堆疊結構，也可以是單一非晶碳層，而由於碳原子和氧原子容易形成揮發性的產物，因此採用氧氣等離子體的等離子體灰化工藝可以很容易的將蓋帽層去除，工藝簡單。
【專利附圖】
【附圖說明】
[0029]圖1是現有技術的鰭式場效應管的立體結構示意圖；
[0030]圖2至圖6是本發明實施例的半導體結構的摻雜過程的剖面結構示意圖。
【具體實施方式】
[0031]由【背景技術】可知，在現有技術方案中，通常會通過離子注入的方法對鰭式場效應管的位於鰭部的源/漏區進行摻雜，但是由於鰭式場效應管的源/漏區為立體結構，離子注入的角度不同，源/漏區離子注入的濃度就會不同。所以離子注入的摻雜方法會造成鰭式場效應管源/漏區不同區域的摻雜濃度不均勻，是非共形摻雜(non-conformal doping)。[0032]為解決上述問題，本發明的發明人提供一種半導體結構的摻雜方法，包括:提供半導體襯底，所述半導體襯底上具有鰭部；在所述鰭部表面形成雜質層；在所述雜質層表面形成蓋帽層，所述蓋帽層包括非晶碳層；對已形成雜質層和蓋帽層的鰭部進行退火，使所述雜質層擴散進入所述鰭部內；去除所述蓋帽層。
[0033]下面結合具體實施例對本發明的半導體結構的摻雜方法做詳細描述，圖2至圖6為本發明實施例的對半導體結構進行摻雜的過程的剖面結構示意圖。
[0034]需要說明的是，提供這些附圖的目的是有助於理解本發明的實施例，而不應解釋為對本發明的不當的限制。為了更清楚起見，圖中所示尺寸並未按比例繪製，可能會做放大、縮小或其他改變。下面的描述中闡述了很多具體細節以便充分理解本發明。但是本發明能夠以很多不同於在此描述的其他方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施例的限制。
[0035]請參考圖2，提供半導體襯底201，所述半導體襯底201上具有鰭部202。
[0036]所述半導體襯底201可以是單晶矽、多晶矽或非晶矽；所述半導體襯底201也可以是娃鍺、砷化鎵或絕緣體上娃襯底(SOI襯底);所述的半導體襯底201表面還可以具有絕緣層。
[0037]所述鰭部202為鰭式場效應管的鰭部。所述鰭式場效應管的鰭部與所述半導體襯底201的連接方式可以是一體的，例如所述鰭式場效應管的鰭部是通過對所述半導體襯底201刻蝕後形成的突出結構。所述半導體襯底201表面還具有位於所述鰭部202兩側的絕緣層210，用於電學隔離，所述絕緣層210的材料為Si02。
[0038]在本發明的其他實施例中，所述鰭部還可以為半導體納米線。所述半導體納米線可以為Si納米線、Ge納米線、GaN納米線或InP納米線,所述半導體納米線可以通過金屬誘導或自組裝的方法形成。
[0039]請參考圖3，在所述鰭部202表面形成雜質層203。
[0040]在一個實施例中，所述雜質層的形成方式為自調節式等離子體吸附(Self-Regulation Plasma Doping)。自調節式等離子體吸附通過吸附含摻雜離子的等離子體自由基在所述鰭部202表面形成雜質層203。當所述雜質層203含P離子或As離子時，通過後續的退火工藝使雜質層203擴散進入所述鰭部202內，達到對所述鰭部202進行N型摻雜的目的；當所述雜質層203含B離子或In離子時，通過後續的退火工藝使雜質層203擴散進入所述鰭部202內，達到對所述鰭部202進行P型摻雜的目的。
[0041 ] 在另一個實施例中，所述雜質層的形成方式為雜質溶液吸附。雜質溶液摻雜通過吸附溶液中的雜質分子或離子在所述鰭部202表面形成雜質層203。當所述雜質層203含P離子或As離子時，通過後續的退火工藝使雜質層203擴散進入所述鰭部202內，達到對所述鰭部202進行N型摻雜的目的；當所述雜質層203含B離子或In離子時，通過後續的退火工藝使雜質層203擴散進入所述鰭部202內，達到對所述鰭部202進行P型摻雜的目的。
[0042]請參考圖4，在所述雜質層203表面形成蓋帽層204，所述蓋帽層204包括非晶碳層。
[0043]在一個實施例中，所述蓋帽層204為單一非晶碳層。所述單一非晶碳層通過化學氣相沉積的方法形成，所述化學氣相沉積工藝的前驅氣體為CH4, C3H8, C6H6和C6H12中的一種或幾種，沉積溫度為25攝氏度到500攝氏度，沉積氣壓為IOOmTorr到lOOOmTorr。所述沉積溫度低於500攝氏度，以防止雜質層203在高溫下的擴散。所述非晶碳層的厚度為20納米至100納米，當所述非晶碳層厚度小於20納米時，在後繼的退火工藝中雜質層203中的雜質容易從蓋帽層204中向外擴散；當所述非晶碳層厚度大於100納米時，將會增加後繼去除蓋帽層204的工藝難度。
[0044]在另一個實施例中，所述蓋帽層204為非晶碳層和矽氧碳層的堆疊結構，其中，所述非晶碳層位於所述雜質層203表面，所述矽氧碳層位於所述非晶碳層表面。所述非晶碳層通過化學氣相沉積工藝形成，所述化學氣相沉積工藝的前驅氣體為CH4, C3H8, C6H6和C6H12中的一種或幾種，沉積溫度為25攝氏度到500攝氏度，沉積氣壓為IOOmTorr到lOOOmTorr。所述沉積溫度低於500攝氏度，以防止雜質層203在高溫下的擴散。所述非晶碳層的厚度為20納米至80納米。所述矽氧碳層通過化學氣相沉積的方法形成，使用碳氫化合物和矽氫化合物作為前驅氣體，沉積溫度為25攝氏度到500攝氏度，以防止雜質層203在高溫下的擴散，沉積氣壓為IOOmTorr到lOOOmTorr。所述娃氧碳層的厚度為5納米至10納米。所述蓋帽層204厚度的選擇有利於減少在後繼退火工藝中雜質層203中的雜質從蓋帽層204中向外擴散，又不增加後繼去除蓋帽層204的工藝難度。
[0045]需要說明的是，當所述蓋帽層204為單一非晶碳層時，由於碳原子可以與氧原子形成揮發性產物，非晶碳層在後繼的等離子體灰化工藝中容易去除；當所述蓋帽層204為非晶碳層和矽氧碳層的堆疊結構時，所述矽氧碳層的厚度為5納米至10納米，較薄的厚度確保其在後繼的等離子體灰化工藝中可以被等離子體轟擊去除。
[0046]請參考圖5，對已形成雜質層203 (參考圖4)和蓋帽層204的鰭部202進行退火，使所述雜質層203擴散進入所述鰭部202內。
[0047]所述退火工藝為雷射退火，退火溫度為800攝氏度至1100攝氏度。在退火工藝中，雜質層203中的雜質擴散加快，且蓋帽層204防止了雜質向外擴散，使雜質層203中的雜質擴散進入所述鰭部202內形成摻雜層205。由於雜質層203均勻覆蓋所述鰭部202表面，通過退火工藝後，所述雜質層203擴散進入所述鰭部202內形成摻雜層205，所述摻雜層205保留了所述鰭部202的表面特徵，與離子注入摻雜方式相比，摻雜濃度更均勻。
[0048]在本發明的其他實施例中，所述退火工藝還可以為快速熱處理(rapid thermalannealing),退火溫度為800攝氏度至1100攝氏度。
[0049]請參考圖6，去除所述蓋帽層204 (參考圖5)。
[0050]具體地，所述去除蓋帽層204的工藝為等離子體灰化工藝，所述等離子體灰化工藝採用氧氣等離子體。等離子體灰化工藝過程中，樣品置於真空腔室中，通入少量氧氣，通過高頻電壓將腔室內氧氣電離形成氧離子，氧離子可以迅速將非晶碳層氧化形成可揮發性氣體，被真空系統排出腔外。由於蓋帽層204為非晶碳層和矽氧碳層的堆疊結構，或為單一非晶碳層，碳原子和氧原子容易形成揮發性的產物，因此採用氧氣等離子體的等離子體灰化工藝可以很容易的將蓋帽層204去除。所述等離子體灰化工藝採用氧氣等離子體，功率為1000W至5000W，腔室壓強為IPa至100Pa。等離子體灰化工藝去除蓋帽層204的工藝簡單，成本低廉。
[0051]本發明還提供一種半導體結構，請參考圖4，包括:
[0052]半導體襯底201 ;位於所述半導體襯底201上的鰭部202 ;位於所述鰭部202表面的雜質層203 ;位於所述雜質層203表面的蓋帽層204，所述蓋帽層204包括非晶碳層。[0053]所述半導體襯底201可以是單晶矽、多晶矽或非晶矽；所述半導體襯底201也可以是娃鍺、砷化鎵或絕緣體上娃襯底(SOI襯底);所述的半導體襯底201表面還可以具有絕緣層。
[0054]所述鰭部202為鰭式場效應管的鰭部。所述鰭式場效應管的鰭部與所述半導體襯底201的連接方式可以是一體的，比如所述鰭式場效應管的鰭部是通過對所述半導體襯底201刻蝕後形成的突出結構。所述半導體襯底201表面還還具有位於所述鰭部202兩側的絕緣層210，用於電學隔離，所述絕緣層210的材料為Si02。
[0055]作為一個實施例，所述半導體襯底201為單晶娃,所述鰭部202為鰭式場效應管的鰭部，所述鰭部202與所述半導體襯底的連接方式是一體的，所述鰭部202的材料為單晶矽，所述半導體襯底201表面還具有位於所述鰭部202兩側的絕緣層210用於電學隔離，所述絕緣層210的材料為SiO2。
[0056]在本發明的其他實施例中，所述鰭部202還可以為半導體納米線。所述半導體納米線可以為Si納米線、Ge納米線、GaN納米線或InP納米線。
[0057]具體地，所述雜質層203位於所述鰭部202表面，所述雜質層203含有雜質離子，例如用於對所述鰭部202進行N型摻雜的P離子或As離子，或者用於對所述鰭部202進行P型摻雜的B離子或In離子。
[0058]具體地，所述雜質層203表面具有蓋帽層204，所述蓋帽層204包括非晶碳層。
[0059]在一實施例中，所述蓋帽層204為單一非晶碳層，所述單一非晶碳層的厚度為20納米至100納米。
[0060]在另一實施例中，所述蓋帽層204為非晶碳層和矽氧碳層的堆疊結構，其中，所述非晶碳層位於所述雜質層203表面，所述矽氧碳層位於所述非晶碳層表面。所述非晶碳層的厚度為20納米至80納米，所述矽氧碳層的厚度為5納米至10納米。
[0061]本發明還提供一種鰭式場效應管的形成方法，包括:提供半導體襯底，所述半導體襯底上具有鰭部；在所述鰭部表面形成柵極結構，所述柵極結構覆蓋部分鰭部；用上述半導體結構的摻雜方法對所述鰭部進行摻雜；在所述柵極結構兩側的鰭部內形成源區和漏區。形成鰭式場效應管的柵極結構、源區和漏區的方法為本【技術領域】人員公知技術，在此不做贅述。
[0062]綜上所述，與現有技術相比，本發明具有以下優點:
[0063]本發明中半導體結構的摻雜方法通過在鰭部表面形成雜質層，在所述雜質層表面形成蓋帽層，進一步的對形成雜質和蓋帽層的鰭部進行退火，使雜質層擴散進入所述鰭部內形成摻雜層，完成對所述鰭部的摻雜。通過本發明技術方案形成的摻雜層保留了半導體結構的表面特徵，與離子注入的摻雜方法相比，摻雜濃度更均勻。本發明中所述蓋帽層可以是包括非晶碳層和矽氧碳層的堆疊結構，也可以是單一的非晶碳層，而由於碳原子和氧原子容易形成揮發性的產物，因此採用氧氣等離子體的等離子體灰化工藝可以很容易的將蓋帽層去除，工藝簡單。
[0064]本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍
【權利要求】
1.一種半導體結構的摻雜方法，包括: 提供半導體襯底，所述半導體襯底上具有鰭部； 在所述鰭部表面形成雜質層； 在所述雜質層表面形成蓋帽層，所述蓋帽層包括非晶碳層； 對已形成雜質層和蓋帽層的鰭部進行退火，使所述雜質層擴散進入所述鰭部內； 去除所述蓋帽層。
2.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述鰭部為鰭式場效應 管的鰭部。
3.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述鰭部為半導體納米線。
4.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述雜質層的形成方式為自調節式等離子體吸附。
5.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述雜質層的形成方式為雜質溶液吸附。
6.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述非晶碳層通過化學氣相沉積工藝形成，所述化學氣相沉積工藝的前驅氣體為CH4、C3H8、C6H6和C6H12中的一種或幾種，沉積溫度為25攝氏度到500攝氏度，沉積氣壓為IOOmTorr到lOOOmTorr。
7.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述蓋帽層為單一非晶碳層。
8.如權利要求7所述的半導體結構的摻雜方法，其特徵在於，所述單一非晶碳層的厚度為20納米至100納米。
9.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述蓋帽層為非晶碳層和矽氧碳層的堆疊結構，其中，所述非晶碳層位於所述雜質層表面，所述矽氧碳層位於所述非晶碳層表面。
10.如權利要求9所述的半導體結構的摻雜方法，其特徵在於，所述非晶碳層的厚度為20納米至80納米。
11.如權利要求9所述的半導體結構的摻雜方法，其特徵在於，所述矽氧碳層的厚度為5納米至10納米。
12.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述退火工藝為雷射退火。
13.如權利要求1所述的半導體結構的摻雜方法，其特徵在於，所述去除蓋帽層的工藝為等離子體灰化工藝。
14.如權利要求13所述的半導體結構的摻雜方法，其特徵在於，所述等離子體灰化工藝採用氧氣等離子體。
15.一種半導體結構，包括: 半導體襯底； 位於所述半導體襯底上的鰭部； 位於所述鰭部表面的雜質層； 位於所述雜質層表面的蓋帽層，所述蓋帽層包括非晶碳層。
16.如權利要求15所述的半導體結構，其特徵在於，所述鰭部為鰭式場效應管的鰭部。
17.如權利要求15所述的半導體結構，其特徵在於，所述鰭部為半導體納米線。
18.如權利要求15所述的半導體結構，其特徵在於，所述蓋帽層為單一非晶碳層，且所述單一非晶碳層的厚度為20納米至100納米。
19.如權利要求15所述的半導體結構，其特徵在於，所述蓋帽層為非晶碳層和矽氧碳層的堆疊結構，其中，所述非晶碳層位於所述雜質層表面，所述矽氧碳層位於所述非晶碳層表面。
20.如權利要求19所述的半導體結構，其特徵在於，所述非晶碳層的厚度為20納米至80納米，所述矽氧碳層的厚度為5納米至10納米。
21.一種鰭式場效應管的形成方法，其特徵在於，包括: 提供半導體襯底，所述半導體襯底上具有鰭部； 在所述鰭部表面形成柵極結構，所述柵極結構覆蓋部分鰭部； 用權利要求1-13中任一項所述的方法對鰭部進行摻雜； 在所述柵極結構兩側的鰭部內形成源區和漏區。
【文檔編號】H01L21/28GK103594341SQ201210289269
【公開日】2014年2月19日 申請日期:2012年8月14日 優先權日:2012年8月14日
【發明者】三重野文健 申請人:中芯國際集成電路製造(上海)有限公司