基於時鐘邊沿調整的新型d類功率放大器的製作方法
2023-10-05 10:25:34 1
專利名稱：基於時鐘邊沿調整的新型d類功率放大器的製作方法
技術領域：
本實用新型涉及電子技術，特別涉及集成電路技術。
背景技術：
D類功率放大器也稱PWM放大器，可用於放大音頻信號。D類功率放大器通常包含 積分器和比較器，積分器的輸出與振蕩器輸出的鋸齒波或三角波比較，輸出PWM波。傳統的 D類功率放大器由於含有比較器和輸出鋸齒波或三角波的振蕩器，電路複雜且受噪聲幹擾 嚴重。當積分器的輸出信號斜率變化時，PWM波輸出可能會在一個周期輸出兩個脈衝，產生 調製錯誤。
實用新型內容本實用新型所要解決的技術問題是，提供一種新的D類放大器，具有較強的抗幹 擾性。本實用新型解決所述技術問題採用的技術方案是，基於時鐘邊沿調整的新型D類 功率放大器，包括積分器、PWM電路和輸出級，積分器的輸入端接系統輸入端，輸出端接PWM 電路的控制端，PWM電路的輸入端接時鐘信號，PWM電路的輸出端通過輸出級反饋到積分器 的輸入端。本實用新型的有益效果是，結構簡單，適合大規模數字集成，不需要內部振蕩器產 生鋸齒波或三角波，抗幹擾能力強。
以下結合附圖和具體實施方式
對本實用新型作進一步的說明。
圖1是現有技術的電路圖。圖2是本實用新型的電路圖。圖3是本實用新型的PWM電路圖。
具體實施方式
現有技術如圖1，電路由積分器、比較器2和輸出級3構成。積分器由放大器1和 電容8構成。電容8連接放大器1的輸出端和反向輸入端。放大器1的反向輸入端就是積 分器的輸入端，輸出端就是積分器的輸出端。積分器通過一個電阻16接到系統的輸入端 INPUT。比較器2的反向輸入端直接接到放大器1的輸出端，正向輸入端連接振蕩器17的 輸出端。輸出級3的輸入連接比較器2的輸出端，輸出端為系統的輸出端OUTPUT。系統的 輸出端連接到濾波器4，濾波器輸出連接到負載5。負載5通常為揚聲器。一個電阻9連接 系統的輸出端OUTPUT和放大器1的反向輸入端。OUTPUT輸出信號的佔空比和比較器2的反向輸入端的電壓成比例。當系統輸入端 INPUT輸入一個電壓Vin，系統輸出一個佔空比穩定的輸出信號。這暗示比較器2的反向輸入端的電壓穩定，積分器的輸入電流為零，即 系統輸出可以表示為 其中V。ut為系統的等效輸出電壓，Vin為系統的輸出電壓，Rf為反饋電阻9的電阻 值，Rin為輸入電阻16的電阻值。本實用新型的結構如圖2，電路由放大器1、PWM電路6和輸出級3構成。放大器1 的輸入為系統的輸入INPUT，輸出接PWM電路6的控制端CTR。輸出級3的輸入連接PWM電 路6的輸出端，輸出端為系統的輸出端OUTPUT。系統的輸出端連接到濾波器4，濾波器輸出 連接到負載5。負載5通常為揚聲器。系統輸出端OUTPUT與積分器之間有一個反饋支路。 例如，電阻9連接系統的輸出端OUTPUT和放大器1的反向輸入端。放大器電路在放大器1 的反向輸入端與系統輸入之間插入一個輸入電阻16。放大器電路在放大器1的反向輸入 端與輸出端之間插入一個電容8，放大器1和電容8構成積分器。積分器的輸入為放大器1 的反向輸入端，輸出端為放大器1的輸出端，PWM電路6的輸入端外接方波信號(CLK)。圖3為PWM電路的一種具體實現。P麗電路6由電壓控制邊沿延遲電路69和反 向器構成。PMOS管61、62和匪OS管63、64構成電壓控制邊沿延遲電路69。PMOS管61、62 和匪OS管63、64依次串聯於電源和地之間。PMOS管61和匪OS管64的柵極接電壓控制端 CTR,PMOS管62和NMOS管63的柵極接輸入端IN。PMOS管62和NMOS管63的連接點為電 壓控制邊沿延遲電路69的輸出端。電壓控制邊沿延遲電路69的輸出接反相器的輸入，反 相器的輸出為PWM電路6的輸出。PWM電路6可以有1個或多個圖3所示電路級聯。PWM電路6輸入佔空比為0. 5的方波，當控制電壓CTR升高，PMOS管61的電阻增 加，NMOS管64的電阻減小，電壓控制邊沿延遲電路69的輸出上升速度變慢，下降速度增加。 經過反相器後的方波佔空比增加。當控制電壓降低，輸出方波的佔空比減小。當系統輸入端INPUT輸入一個電壓Vin，系統輸出一個佔空比穩定的輸出信號。此
時積分器的輸出端的電壓穩定，積分器的輸入電流為零，即 ν. ν 系統輸出可以表示為 其中V。ut為系統的等效輸出電壓，Vin為系統的輸出電壓，Rf為反饋電阻9的電阻 值，Rin為輸入電阻16的電阻值。
權利要求基於時鐘邊沿調整的新型D類功率放大器，其特徵在於，包括積分器、PWM電路(6)和輸出級(3)，積分器的輸入端接系統輸入端，輸出端接PWM電路(6)的控制端，PWM電路(6)的輸入端接時鐘信號，PWM電路(6)的輸出端通過輸出級反饋到積分器的輸入端。
2.如權利要求1所述的基於時鐘邊沿調整的新型D類功率放大器，其特徵在於，所述 PWM電路由MOS管(61 66)構成，PMOS管(61)、(62)和匪OS管(63)、(64)依次串聯於 電源和地之間；PMOS管(61)和NMOS管(64)的柵極連接點為PWM電路的電壓控制端，PMOS 管(62)和NMOS管(63)的柵極連接點為PWM電路的輸入端；PMOS管(62)和NMOS管(63) 的連接點接串聯的PMOS管(65)和NMOS管(66)的控制端，PMOS管(65)和NMOS管(66)的 連接點為PWM電路的輸出端。
專利摘要基於時鐘邊沿調整的新型D類功率放大器，涉及電子技術。本實用新型包括積分器、PWM電路和輸出級，積分器的輸入端接系統輸入端，輸出端接PWM電路的控制端，PWM電路的輸入端接時鐘信號，PWM電路的輸出端通過輸出級反饋到積分器的輸入端。本實用新型的有益效果是，結構簡單，適合大規模數字集成，不需要內部振蕩器產生鋸齒波或三角波，抗幹擾能力強。
文檔編號H03F3/217GK201690418SQ201020169948
公開日2010年12月29日 申請日期2010年4月22日 優先權日2010年4月22日
發明者於廷江, 向本才, 李文昌, 黃國輝 申請人:成都成電矽海科技股份有限公司