存儲器中的冗餘方案的製作方法

2023-10-24 21:55:52 1

專利名稱：：存儲器中的冗餘方案的製作方法
技術領域：
：本發明涉及存儲器冗餘方案，且明確地說，涉及使用配對控制器晶片(companioncontrollerchip)來為存儲器晶片提供行和列冗餘功能。
背景技術：
：存儲器系統中的冗餘用於為有缺陷或損壞的存儲器單元提供替換存儲器單元。使EEPROM和快閃記憶體的存儲能力更大以滿足不斷增加的存儲器要求。通常，EEPROM和快閃記憶體裝置在單一晶片或單一集成電路封裝配置中可用。典型的存儲器裝置集成電路封裝含有存儲器陣列和若干其它電路，其中包含存儲器控制器或微控制器和用於(例如)尋址、編程和擦除存儲器陣列內的存儲器單元的各種其它電路。傳統上，已在存儲器晶片本身中接近列(COL)和行(ROW)地址解碼電路處用各種冗餘方案對有缺陷存儲器單元進行替換。康利(Conley)等人的第6,760,255號美國專利描述一種非易失性存儲器系統，在所述非易失性存儲器系統中，存儲器控制器管理多個存儲器晶片上的冗餘。存儲器裝置缺陷數據在製造過程期間被發現，並存儲作為每一存儲器晶片的單一信息記錄。存儲器控制器有權存取此信息，並使用缺陷數據來將用戶數據的存儲重定向在有缺陷存儲器周圍以及重定向到替代位置中。梶本(Kajimoto)等人的第5,084,838號美國專利描述安裝在能夠將存儲器電路耦合在一起的大規模集成電路上的多個存儲器集成電路。多個冗餘存儲器裝置經併入以替換有缺陷的存儲器電路。冗餘存儲器控制器(單獨的裝置)用於監視低階地址位，並協調冗餘行或列的使用以替換有缺陷的存儲器電路中的對應位置。冗餘存儲器控制器使用先前存儲的替代存儲器地址來重新映射有缺陷位置處的存儲器存取。儘管控制器和存儲器電路集成在晶片級，但在操作上它們是單獨的裝置。奈維爾(Nevill)等人的第5,764,574號美國專利描述一種用於多組件半導體裝置的個別組件的獨立冗餘編程的方法和設備。多晶片存儲器模塊包含多個存儲器裝置，每一存儲器裝置具有用於有缺陷存儲器單元的後端修復的冗餘電路。當將編程信號的預定組合施加到冗餘裝置的特定端子時，冗餘行或列被併入。特定組的信號路由允許單獨的裝置管理冗餘存儲器電路的替代。以此方式，冗餘併入在由多個裝置組合件形成的存儲器系統上。使晶片上冗餘電路用于越來越大的存儲器的現有技術方法的缺點包含由於所述額外電路而使複雜性和製造成本增加。對於某些存儲器結構，需要使位於存儲器裝置晶片上的控制邏輯或控制電路減小或減到最小。還需要使用於與主機接口電路介接的存儲器引腳的數目減到最小。
發明內容一種方法以用於讀取快閃記憶體晶片的單獨配對控制晶片來提供列冗餘。所述方法包含將正常數據字節和冗餘列數據字節從快閃記憶體晶片轉移到快閃記憶體晶片中的頁寄存器中。冗餘列數據字節含有用於對應有缺陷快閃記憶體單元的一個或一個以上正確位。所述方法包含將冗餘列數據字節從快閃記憶體晶片中的頁寄存器轉移到配對控制晶片中的移位寄存器；將正常數據字節從快閃記憶體晶片中的頁寄存器取到配對控制晶片中；以及在配對控制晶片中檢查所取的正常數據字節的地址是否針對有缺陷的存儲器位置。如果所取的正常數據字節的位均不來自有缺陷的存儲器單元，那麼將所述正常數據字節存儲在配對控制晶片中的頁寄存器中。如果所取的正常數據字節的位中的至少一者來自有缺陷的存儲器單元，那麼在配對控制晶片中使所述正常數據字節與對應的冗餘數據字節組合以為外部用戶提供具有正確位的正確數據字節。另一方法以單獨配對控制晶片用於以傳入數據位對快閃記憶體晶片進行編程來提供列冗餘。所述方法包含將有缺陷的快閃記憶體單元的地址存儲在單獨配對控制晶片中，以及將傳入數據位的地址與有缺陷的快閃記憶體單元的地址進行比較。如果接收到針對有缺陷的快閃記憶體單元的傳入數據位，那麼將對應數據位存儲在配對控制晶片中的冗餘字節寄存器中。所述方法包含將所有無缺陷存儲器單元的數據字節轉移到快閃記憶體晶片中的頁寄存器中，以及隨後將冗餘字節寄存器的內容轉移到快閃記憶體晶片中的頁寄存器中的冗餘列中。另一實施例包含一種方法，所述方法將單獨配對控制晶片用於非易失性存儲器裝置的一個或一個以上有缺陷存儲器單元的列冗餘。所述方法包含將有缺陷的快閃記憶體單元的地址存儲在單獨配對控制晶片中。對於讀取操作模式，所述方法包含將冗餘列數據字節從快閃記憶體晶片中的頁寄存器轉移到配對控制晶片中的移位寄存器；在配對控制晶片中檢查所取的正常數據字節的地址是否針對有缺陷存儲器位置。如果所取的正常數據字節的位中的至少一者來自有缺陷的存儲器單元，那麼所述方法包含在配對控制晶片中使所述正常數據字節與對應的冗餘數據字節組合以提供具有正確位的經校正的數據字節。所述方法還包含向外部用戶讀出來自無缺陷存儲器單元的數據字節和經校正的數據字節。對於編程操作模式，所述方法包含將傳入數據位的地址與有缺陷的快閃記憶體單元的地址進行比較。如果接收到針對有缺陷的快閃記憶體單元的傳入數據位，那麼將對應的數據位存儲在配對控制晶片中的冗餘字節寄存器中。將所有無缺陷存儲器單元的數據字節轉移到快閃記憶體晶片中的頁寄存器中。隨後，將冗餘字節寄存器的內容轉移到快閃記憶體晶片中的頁寄存器中的冗餘列中。附圖併入本說明書中並形成本說明書的一部分，本發明的實施例，並與描述內容一起用於闡釋本發明的原理圖1是具有與非易失性存儲器晶片介接的配對控制晶片的非易失性存儲器系統的框圖。圖2是非易失性晶片中的接口電路的較詳細框圖。圖3是具有存儲器晶片的更多細節的非易失性存儲器系統的框圖。圖4是非易失性存儲器系統的操作的流程圖。圖5A是說明損壞的行的檢測以及對那些損壞的行的地址的後續處理的流程圖。圖5B是說明非易失性存儲器系統的行冗餘操作的流程圖。圖6A是說明損壞的列的檢測以及對那些損壞的列的地址的後續處理的流程圖。圖6B是說明非易失性存儲器系統的列冗餘操作的流程圖。圖7是說明非易失性存儲器系統的讀取操作模式的流程圖。圖8是說明非易失性存儲器系統的編程或寫入操作模式的流程圖。圖9是說明非易失性存儲器系統的擦除操作模式的流程圖。具體實施例方式快閃和EEPROM裝置要求控制電路執行讀取、擦除和編程操作。有時更有效的是在單獨的配對控制晶片中提供若干存儲器控制電路，且以便使單獨存儲器晶片內所需要的控制邏輯減到最小。圖1展示包含配對控制晶片101和非易失性存儲器裝置102的非易失性存儲器系統100。阿杜蘇米利(Adusumilli)等人在2006年3月29日申請(轉讓給本申請案的受讓人)的題為"多晶片集成存儲器系統中的晶片外微控制和接口(Off-ChipMicroControlandInterfaceinaMultichipIntegratedMemorySystem)"的第11/393,549號美國專利申請案以引用的方式併入本文中。此文獻揭示僅快閃記憶體裝置與配對控制晶片之間的雙晶片接口。配對控制晶片101向用戶(未圖示，例如計算機等)提供外部接口。配對控制晶片IOI控制非易失性存儲器裝置102所執行的或與非易失性存儲器裝置102交互的各種操作。示範性通信與存儲器控制接口103在配對控制晶片101與非易失性存儲器裝置102之間提供所需的控制以及數據和地址信號。配對控制晶片101可以是微控制器、狀態機，或經配置以與單一非易失性存儲器裝置102或與多個非易失性存儲器裝置(視需要)介接的其它電路。非易失性存儲器裝置102是(例如)包含支持通信與存儲器控制接口103的電路或邏輯的非易失性存儲器陣列，例如256兆位快閃記憶體或EEPROM裝置。本發明不限於任何特定存儲器大小。通信與存儲器控制接口103包含以下各項高電壓4線接口總線IIO(HVPIN)，其向存儲器陣列或存儲器裝置102提供高電壓控制信號；高電壓復位接口線112(HVRST)，其向存儲器裝置102提供復位信息；時鐘(CLK)線114，其向存儲器裝置102提供定時信息；以及8線地址、數據和命令接口(ADIO[7:0])總線116,其在配對控制器101與非易失性存儲器裝置102之間提供雙向命令、數據和地址信息。配對控制器晶片101在時鐘線114上提供時鐘控制或定時信號。在存儲器控制接口103的一個實施例中，高電壓4線接口總線IIO提供四個高電壓引腳或信號線以控制存儲器裝置102內的存儲器陣列(未圖示)的各種操作。高電壓接口103上所呈現的信令信息由配對控制晶片101產生並控制。地址、數據和命令接口總線116包含用於交換命令、存儲器陣列地址信息和存儲器陣列數據的八個雙向經多路復用的地址/數據/控制信號線。地址、數據和命令接口總線116還用於使存儲器裝置102復位，以發送命令或改變配對控制晶片101或存儲器裝置102的操作模式。配對控制晶片101將改變地址、數據和命令接口116的模式的命令發送到存儲器裝置102。舉例來說，如果配對控制晶片101信令存儲器裝置102地址、數據和命令接口總線116將在單向模式下操作，那麼配對控制晶片101將地址發送到存儲器裝置102，從而使存儲器裝置102暫停在發送地址操作期間向配對控制晶片101進行發送。並且，地址、數據和命令接口總線116可在地址、數據和命令接口總線116線上多路復用任何命令、地址信息或數據信息。高電壓復位接口線112(HVRST)在單一互連線上實施，且用於通過施加大於高邏輯值的電壓或表示"1"邏輯值的電壓的高電壓來使存儲器裝置102復位。用於高電壓復位接口線112(HVRST)或高電壓接口110(HVPIN)的高電壓由在控制器101和存儲器裝置102外部的電路(未圖示)產生，或可由控制器101產生。存儲器裝置102還鎖存髙電壓復位信號。當在1.8V到OV的範圍內使用信令時，高電壓復位接口線112充當命令或模式啟用指示器。高電壓復位接口線112還可用於傳輸標準邏輯信號。舉例來說，高電壓復位接口線112可用作信號線以指示存儲器裝置102在預選的操作模式下操作。地址、數據和命令接口總線116引腳或線上的信令的方向也可通過將來自配對控制晶片101的命令經由地址、數據和命令接口116發送到存儲器裝置102來確定。VDD和GND電壓為兩個晶片所共同，所述兩個晶片可視所採用的電壓路徑(2.5或3.3V)而短路在一起。除非模式控制改變為不同模式且命令涉及讀出數據或讀出狀態，否則ADIO引腳全部被默認為設置在輸入模式中。一旦被設置，ADIO的方向就是固定的，直到斷言新的命令為止。存儲器晶片102的復位用於初始化內部寄存器，並用於使存儲器晶片102中的狀態機復位(視需要)。初始化復位不與兩個晶片的加電同時提供，而是受配對控制晶片延遲。在復位時間期間，來自存儲器晶片102中的冗餘融合和配置融合的信息被下載到配對控制晶片101中。此融合信息在整個正常操作期間保持。這是使用初始操作模式而進行的。此融合信息在配對控制晶片101中使用以在數據流操作期間動態地用來自冗餘存儲器單元的冗餘數據替換或改變來自有缺陷存儲器單元的數據。表l包含示範性命令功能、示範性控制代碼或操作代碼、對地址、數據和命令接口ADIO[7:0]總線116的影響和關於每一功能或控制代碼的一般注釋的列表。舉例來說，擦除操作在通信方向或地址、數據和命令接口116上所提供的信令方面不對地址、數據和命令接口總線116產生影響。表ltableseeoriginaldocumentpage10tableseeoriginaldocumentpage11圖2更詳細地說明非易失性存儲器裝置102內的接口103和電路。配對控制晶片101通過存儲器控制接口103連接到存儲器裝置102。地址、數據和命令接口(ADIO[7:0])總線116的八條線被分離成由三個高階位位置組成的群碼線(groupcodeline)(ADIO[7:5])116a和由五個低階位位置組成的控制數據線(ADIO[4:0])116b。群碼線116a連接到八分之一解碼器120的輸入端子。控制數據線116b並聯連接到八個5X選擇器122a、122b、...122h的每一者的輸入端子。八條八分之一選擇線124a、124b、...124h的每一者從八分之一解碼器120的輸出端子分別連接到5X選擇器122a、122b、...122h中的對應一者的啟用輸入引腳EN。5X選擇器122a、122b、...122h的每一者產生形成八個控制數據線群組126a、126b、...126h的一者的五條輸出線。控制數據線群組126a、126b、...126h的每一者連接到控制寄存器128內的八個控制群組128a、128b、...128h的對應一者。控制群組128a、128b、...128h的每一者橫跨五個位位置的範圍。低階控制群組128a橫跨位位置[4:0]，六個中間控制群組橫跨位位置[5:34]，且高階控制群組450h橫跨位位置[35:39]，控制寄存器128中總共橫跨位置[39:0]的40個位位置。在微控制模式(對應於之前所描述的微控制功能)下，由群碼線116a承載的群碼經解碼以在八分之一選擇線124a、124b、...124h的一者上將選擇信號(未圖示)提供給5X選擇器122a、122b、...122h中的對應一者的啟用輸入引腳EN。允許控制數據線116b上的一組控制數據(下文中例示)通過選擇信號而傳播到控制群組128a、128b、...128h中的對應一者。施加到5X選擇器122a、122b、...122h中的選定一者的選擇信號允許控制數據通過來自選定的5X選擇器的控制數據線群組126a、126b、...126h中的一者而傳播。以此方式，將控制數據傳播到控制群組中具有對應群碼的一者。藉助循環通過群碼序列並供應用於每一群碼的一組對應控制數據，在控制寄存器128中彙編完整的控制字。表2使群碼116a與控制群組128a、128b、...128h中的對應一者中接收的示範性控制數據相關。表2tableseeoriginaldocumentpage12利用除了上文列舉的具有控制數據值00000的那些群碼條目外的所有群碼條目，在控制寄存器128中形成控制字，其值為01000—00000—00000—00000—00000—OOOOOJ0101_11111在系統操作中，在一個時鐘循環中對群碼值進行解碼，且在第二循環中將控制數據鎖存在控制寄存器128的相應控制群組中。對於八個控制群組，需要16個時鐘循環來加載40位控制字。所述控制字的40個位用於執行存儲器裝置102內的所有基本編程和讀取操作。圖3是具有存儲器晶片102的更多細節的圖2的非易失性存儲器系統100的框圖。此圖展示通過存儲器控制接口103與存儲器晶片102通信的配對控制晶片101。非易失性存儲器裝置102在圖中展示為具有解碼器與選擇電路150。解碼器與選擇電路150包含八分之一解碼器120和八個5X選擇器122a、122b、...122h，其兩者均更詳細地展示於圖2中。5X選擇器122a、122b、...122h中的每一者產生形成八個控制數據線群組126a、126b、...126h中的一者的五條輸出線。控制數據線群組126a、126b、...126h中的每一者連接到控制寄存器128內的八個控制群組128a、128b、...128h中的對應一者。如先前所描述，控制群組128a、128b、...128h中的每一者橫跨五個位位置的範圍。低階控制群組128a橫跨位位置[4:0]，六個中間控制群組橫跨位位置[5:34],且高階控制群組450h橫跨位位置[35:39]，控制寄存器128中總共橫跨位置[39:0]的40個位位置。控制寄存器128的位用於執行存儲器裝置102內的所有基本編程(寫入)和讀取操作。在一個實施例中，需要16個時鐘循環，以控制寄存器128中每5個控制位的區塊使用2個時鐘循環的方式加載控制寄存器。控制寄存器128在X地址總線152上將各個行或x地址信號提供給包含x緩衝器、鎖存器和x解碼器電路的x地址電路154。來自x解碼器的輸出信號在總線156上提供給快閃記憶體陣列160的各個行。控制寄存器128還在Y地址總線162上將各個列或y地址信號提供給包含y緩衝器、鎖存器和y解碼器電路的y地址電路164。來自y解碼器的輸出信號在總線166上提供給Y選通電路168。控制寄存器128進一步在控制總線172上將控制信號提供給狀態機174。狀態機174在控制總線176上將控制信號提供給x和y地址電路154、164、快閃陣列160，並提供給I/0緩衝器與鎖存器電路178。電路178通過2向總線180連接到Y選通電路168的I/O端子。電路178還視情況通過2向總線182連接到用於2向I/O總線186上所提供的輸入/輸出列位I/O[7:0]的輸出驅動器/接口電路184。控制寄存器128還在連接到I/O緩衝器與鎖存器電路178的數據總線192上提供和接收數據信號。頁寄存器194提供在快閃記憶體陣列160與y選通電路168之間。快閃記憶體陣列160被組織為528個字節的頁，其中512個字節為數據，且16個額外字節被提供作為用於管理頁的數據完整性的帶外備用字節。這些額外字節用於標記不良區塊，以獲得檢查和、誤差校正碼等。參看圖4，且參看圖1、圖2和圖3，示範性編程操作的流程圖200以由配對控制晶片101在地址、數據和命令接口總線116上傳輸的編程操作或控制代碼的提交開始。配對控制晶片101初始在框210中指令存儲器裝置在編程或寫入操作模式下操作，以對存儲器裝置102內的選定存儲器單元或選定範圍的存儲器單元進行編程。根據此第一框，可在存儲器裝置102內設置全局信號，或者也可在存儲器裝置內執行一般復位操作。接下來，在框220中，配對控制晶片101在步驟220中指令存儲器裝置102在傳入地址模式(地址輸入)下操作，其中(例如)所述命令後面接著是持續預定數目個時鐘循環的特定地址或地址範圍。在特定實例中，傳入地址模式命令發送到存儲器裝置102，後面接著是四個時鐘循環的周期期間的特定32位地址，其中八條接口線用於實施地址、數據和命令接口總線116。一般來說，當存儲器裝置102在傳入地址模式下操作時，存儲器裝置102將完整的地址或地址範圍鎖存到列和行地址寄存器中。在框230中，在存儲器裝置102已鎖存地址之後，配對控制晶片101指令存儲器裝置102在傳入數據模式(數據輸入)下操作。傳入數據模式命令後面接著是待載入或編程到存儲器裝置102的存儲器陣列中的特定數據字節。特定數據接著被編程或存儲在存儲器裝置102的頁寄存器中處於編程操作期間所指定的地址或位置處。在框240中，配對控制晶片101可指令存儲器裝置102在微控制MCTRL模式下操作，所述微控制MCTRL模式允許存儲器裝置102從配對控制晶片IOI接收微控制信號。微控制操作模式允許控制器101控制存儲器陣列的若干部分或存儲器裝置102的其它部分，例如內部讀出放大器(internalsenseamplifier)。在微控制操作模式期間，配對控制晶片101還可請求多種狀態指示符(視需要)。狀態指示符視特定指令而變化。舉例來說，在編程操作的此情況下，配對控制晶片101可請求已執行了多少個內部編程循環。在已完成編程或其它操作之後，框250指示退出單操作模式，且存儲器裝置102和配對控制晶片101準備實施下一操作。在退出框250處，配對控制晶片101或存儲器裝置102可自動啟始內部復位命令。或者，使復位成為微控制器操作中的軟復位的一部分。冗餘邏輯通過使用配對控制晶片101,列和行冗餘均在存儲器晶片102外部執行。8個區塊可用於支持行冗餘，且32個冗餘列位或4個字節可用於日期替換以支持列冗餘。在後端測試期間發現損壞的行和列的地址。損壞的存儲器單元的這些地址接著存儲在存儲器晶片102中的融合中。在復位時，配對控制晶片IOI讀取存儲在存儲器晶片102中的融合信息，且接著將融合所提供的信息存儲在配對控制晶片101中。行冗餘要求在後端生產測試之後將冗餘地址位存儲在快閃記憶體中。因此尋址有缺陷的行區塊所需的位的數目計算如下尋址一個區塊所需的地址位的數目為10個位+1個設置/啟用位。冗餘區塊/平面的數目為4。每晶片的平面數目為2。此方案中所需的地址位的總數目為88個位。當實施列冗餘以替換具有不良位線的"不良"半字節時，有可能計算需要存儲在融合中的地址位的數目，如下尋址一個頁內的一個半字節所需的位的數目為12(10個列位+1個半字節位置+1個設置/啟用位)。每列的半字節數目為8個半字節。存儲器內的平面數目為2。此方案中所需的地址位的總數目為8x12x2=192個位。存儲在具有當前結構的存儲器中的位的總數目為192+88或280個位，或對於行和列冗餘均為35個字節。行冗餘為了替換損壞的行，配對控制晶片101使用地址替代以每當用戶對損壞的行進行操作時就將向存儲器晶片提供經修改的地址。用4個可用的冗餘區塊中的一者來替換損壞的區塊。配對控制器晶片101通過將其原始地址動態地轉換為新地址來掩蓋損壞的行。在讀取/寫入操作期間將新地址提供給存儲器晶片。或者，配對晶片在狀態讀取期間將地址提供給用戶。內部地址不同於外部地址，外部地址被視為虛擬地址。圖5A是說明損壞的行的檢測以及對那些損壞的行的地址的後續處理的流程圖300。在框310中，後端測試產生損壞的行的地址。俘獲有故障、有缺陷或不良行地址的過程是一次性任務，且在晶片被分配以供正常使用之前進行。在框320中，將損壞的行的地址編程到快閃記憶體晶片中的融合中。在框330中，在存儲器系統初始化之後將存儲在融合中的損壞的行的地址信息加載到配對控制器晶片中。損壞的行的地址的加載在復位操作期間進行。圖5B是說明針對每一正常讀取操作的非易失性存儲器系統的行冗餘操作的流程圖335。在框340中，存儲器系統的配對控制晶片接收新的存儲器行地址。在決策框350中，配對控制晶片將正試圖存取快閃記憶體的行地址與損壞的行地址進行比較。如果不存取損壞的行地址，那麼框350將系統導引到保持未損壞的行地址的框360。如果存取損壞的行地址，那麼框350將系統導引到用冗餘行地址替換損壞的行地址的框370。在框380中，存儲器系統繼續從具有由框360提供的地址的行讀取數據或將數據寫入到所述行，或寫入到具有由框370提供的地址的冗餘行。系統接著返回到框340，以繼續接收另一新的存儲器行地址。存儲器陣列內部的"真實"地址被掩蓋，且配對控制晶片提供虛擬地址。列冗餘對於列冗餘，本發明提供一種向用戶提供透明度的技術-即，用戶不因使用本發明而付出代價。此外，本發明提供靈活性，S卩，外部配對控制晶片在存儲器晶片外部提供對所使用的特定冗餘方案(位、半字節、字節、列等)的控制，而不需要存儲器晶片本身上的任何電路。關於靈活性，因為存儲器晶片本身中不存在特定冗餘硬體，所以控制器晶片單獨地容易被改變，以修改存儲器晶片上所使用的列冗餘的特定類型。先前，一種方法是在存儲器晶片本身中具有冗餘。要求存儲器晶片本身是靈活的(即，能夠處理各種類型的冗餘方案)將需要存儲器晶片中用於所使用的每一特定類型的冗餘(位、字節等)的額外邏輯電路。每一類型的冗餘將佔據存儲器晶片上的額外空間。由於配對控制晶片能夠容易地向存儲器晶片指配特定種類的列冗餘(例如，單一線、位、半字節、位線對、完整字節、32列，其中唯一限制是可用的冗餘列的數目)而獲得靈活性。存儲器晶片因此將不必為所使用的每一類型的列冗餘付出額外空間的代價。因此，通過利用配對控制晶片，使用控制器晶片而不是存儲器晶片本身來提供若干不同的冗餘方案。以配對控制晶片101替換存儲器裝置的頁寄存器中的字節、半字節或位來實施列冗餘。可用四個可用冗餘字節(32個位)中的一者來替換頁的總共528位元組內的損壞的字節。將4個冗餘字節組織為配對控制晶片中的32位移位寄存器，且32位移位寄存器的內容在微控制MCTRL模式期間移進/移出存儲器晶片中的頁寄存器。在讀取操作模式期間，這些字節在微控制模式開始時移出。在編程操作模式期間，這些字節在微控制操作結束時移位。在存儲器中在編程或讀取操作中優先對冗餘字節信息起作用。由於微控制模式期間可用於控制的控制信號的數目有限，所以列冗餘可在讀取操作期間實施為32位並行移進、4位移出。所述移出也可以是1/4/8位移出，視存儲器與配對晶片之間的接口而定。本發明節省了控制信號，因為一個移位操作僅需要一個啟用信號和一個時鐘信號。類似地，在編程操作期間，將移位執行為4位移進和32位移出。移位寄存器組織減少了存儲器晶片內部的邏輯。存儲器晶片中的頁寄存器內的字節的替換由配對控制晶片動態地控制。注意，對於讀取操作或編程操作，需要8個循環(每循環一個半字節)來移進/移出冗餘數據。在編程或擦除操作期間，對於列冗餘需要特別謹慎。用於編程操作或擦除操作的微控制序列要求一個數據輸入循環能夠填充位線中本質上由冗餘信息替換的的"無關"位。用於移進填充頁寄存器的數據的時間向編程操作或擦除操作所需的總時間添加了等待時間。這些移進操作將由微控制器在微控制序列的擦除檢驗或編程檢驗部分之前執行(視需要)。不良列的發現和不良列地址保留圖6A是說明損壞的列的檢測以及對那些損壞的列的地址的後續處理的流程圖300。在框410中，後端測試產生損壞的列的地址。俘獲有故障、有缺陷或不良列地址的過程是一次性任務，且在晶片被分配以供正常使用之前進行。在框420中，將損壞的列的地址編程到快閃記憶體晶片中的融合中。在框430中，在存儲器系統初始化之後將損壞的列的地址加載到配對控制晶片中。損壞的列的地址的加載在復位操作期間進行。列冗餘操作圖6B是說明非易失性存儲器系統的列冗餘操作的流程圖435。在框440中，存儲器系統接收新的存儲器列地址。在決策框450中，配對控制晶片將正試圖存取快閃記憶體的列地址與損壞的列地址進行比較。如果不存取損壞的列地址，那麼框450將系統導引到保持未損壞的列地址的框460。如果存取損壞的列地址，那麼框450將系統導引到用冗餘列地址替換損壞的列地址的框470。在框480中，存儲器系統繼續從由框460提供的列地址讀取數據或將數據寫入到所述列地址，或寫入到由框470提供的冗餘列地址。系統接著返回到框440以繼續接收另一新的存儲器列地址。讀取模式當用戶希望從存儲器讀取數據時，將包含正常數據和冗餘數據的存儲器內容頁從存儲器陣列轉移到存儲器晶片上的圖3所示的頁寄存器194中。存儲器晶片上的頁寄存器194具有512個正常數據字節加上4個字節的列冗餘。對於讀取操作模式，配對控制晶片101首先逐字節地取四個列冗餘字節，並將其存儲在配對控制晶片101中的4位元組移位寄存器中。配對控制晶片101接著逐字節地從頁寄存器取頁數據。配對控制晶片一次從存儲器晶片中的頁寄存器獲得8個位。對於轉移到配對控制晶片101中的每一數據字節，配對控制晶片IOI使用査找表來檢査所述字節的地址以了解所述地址是否針對有缺陷的存儲器位置。對於正常的無缺陷存儲器地址，將對應的經轉移數據字節存儲在配對控制晶片中的頁寄存器中。對於與有缺陷的存儲器地址相關聯的字節，配對晶片使用識別頁寄存器字節中待由配對控制晶片101中的冗餘移位寄存器中的適當位替換的位、半字節或字節的地址的表，來使從存儲器頁寄存器接收到的字節與對應的冗餘字節組合。配對控制晶片接著信令外部用戶，可從配對控制晶片中的頁寄存器向用戶讀出數據。使用所述方案，可修復有缺陷的位、半字節、字節、列或列對(對於列之間的短路)。配對控制晶片可經編程以替換位、半字節、字節等(視需要)，而不向存儲器晶片本身添加額外電路，因此向冗餘方案提供靈活性。控制告知用戶，用戶可從配對控制晶片讀取數據。對於讀取操作模式，配對控制晶片一次一個地從存儲器晶片中的頁寄存器轉移字節，並且還使用存儲器晶片中不良位置的映射來檢査特定字節是否具有"錯誤"數據。存儲器中不良數據存儲位置的地址在後端測試時預先加載在存儲器晶片中的融合中。在啟動時，融合中的地址信息從存儲器晶片預取並加載到控制器晶片中。對於讀取操作模式，控制器使用描述任何待在不良頁字節中以來自正確字節的位替換的不良位存儲器位置的地址的查找表來"組合"頁寄存器字節與正確字節。因此，控制晶片以用於冗餘存儲器位置的良好位來替換不良數據位。圖7是說明圖1、圖2和圖3的快閃記憶體102的讀取操作模式的流程圖500。將冗餘地址字節存儲在存儲器晶片中的融合中。在加電之後，從存儲器裝置102中的融合中時鐘輸出冗餘地址字節，並將其鎖存在配對控制晶片101中。當從存儲器晶片的頁寄存器讀出數據字節時，根據預先存儲的冗餘融合信息，用冗餘數據動態地替換來自不良或有缺陷的存儲器單元的數據字節。在框510中，在一個循環中通過讀取命令來設置全局讀取信號。框520指示進入微控制模式。接著將各種微控制信號鎖存在"微控制"鎖存器中。可能的模式是讀取、編程、擦除，且反映在控制操作的4個MSB中。列冗餘字節在操作開始時移出。在框530中，在微控制操作模式期間，控制器101可視情況請求多種狀態指示符(視需要)。在框540中，進入對外部用戶的數據輸出模式。框550指示系統準備實施另一操作。編程模式配對晶片保持與配對控制晶片中的一組四個移位寄存器中的不良存儲器單元相關聯的任何冗餘數據字節。在開始將數據頁加載到存儲器晶片的頁寄存器中時，四個移位寄存器中的冗餘字節從配對控制晶片中的移位寄存器加載到存儲器本身中的頁寄存器的冗餘列中。如果主機用戶將8個良好位發送到配對控制晶片，那麼那8個良好位流動到存儲器晶片的頁寄存器中。如果從主機用戶接收到待存儲在有缺陷的列地址處的一個所謂的"不良位"，那麼將所述位存儲在配對控制晶片中的移位寄存器中。用配對控制晶片的移位寄存器中所存儲的良好位來掩蓋不良位。通過配對控制接口晶片來進行從正常列數據恢復冗餘字節。圖8是圖1、圖2和圖3的快閃記憶體102的編程或寫入操作模式的流程圖600。在編程操作模式期間，在高速緩存入正常數據之前，將冗餘數據字節從配對控制晶片101時鐘輸入到存儲器裝置中。此操作在正常數據高速緩存操作與讀取編程操作之間發生。配對晶片接口智能地搜尋出用於冗餘列線的數據。當編程輸入正常數據時，使用融合信息來識別冗餘字節並將其存儲到臨時冗餘寄存器中，所述臨時冗餘寄存器在用戶已編程512+16個正常數據字節之後被時鐘輸入到存儲器的頁寄存器中。在框610中，編程命令獲得全局編程信號。ADDIN命令將輸入地址鎖存在配對控制器晶片101中。框615規定讀取數據被編程輸入。框620指示列冗餘字節在操作結束時移出配對控制晶片中的4位元組移位寄存器。接著將各種微控制信號鎖存在"微控制"鎖存器中，如控制操作的4個MSB中所反映。在框630中，在微控制操作模式期間，控制器101可視情況請求多種狀態指示符(視需要)。在框640中，進入對於數據輸出模式。框650指示系統準備實施另一操作。對於編程操作模式，將用戶數據加載到配對控制晶片中的一組頁寄存器中。配對控制晶片101接著將用戶數據逐字節地加載到存儲器控制晶片102中的頁寄存器中。經加載以存儲在無缺陷存儲器位置中的數據直接進入存儲器晶片102的正常存儲器單元中。如果用戶位將存儲在有缺陷的存儲器位置中，那麼將所述用戶位存儲在配對控制晶片101中的4個冗餘字節寄存器的一者中。在將所有良好數據加載到存儲器晶片102的正常存儲器單元中之後，冗餘移位寄存器的內容通過向存儲器晶片102中的冗餘列掩蓋其地址而發送到頁寄存器的冗餘列。擦除模式圖9是說明圖1和圖2的快閃記憶體102的擦除操作模式的流程圖700。擦除操作包含軟編程、行擦除和檢驗操作。配對控制器晶片101初始在允許設置全局信號的框710中將存儲器晶片102置於擦除模式，接著在框720中移動到地址輸入模式中，在框720中，行地址寄存器全部被首先載入。在框730中，擦除操作微控制操作擦除位，且在檢驗操作期間通過編程整個列寄存器將冗餘列信息連同冗餘字節一起載入。因此，在檢驗操作期間忽略了損壞的列。在框740中，在微控制操作模式期間，控制器101可視情況請求多種狀態指示符(視需要)。在框750中，退出擦除模式。框760指示系統已經準備好實施另一操作。在擦除操作模式期間，配對晶片依據用戶希望編程輸入的地址而智能地編程整個冗餘列。已出於說明和描述的目的而呈現了對本發明特定實施例的以上描述。不希望所述描述是詳盡的或將本發明限於所揭示的精確形式，且鑑於以上教示，顯然可能作出許多修改和變化。選擇並描述所述實施例是為了最佳地闡釋本發明的原理及其實際應用，從而使所屬領域的技術人員能夠最佳地利用本發明和具有適於所預期的特定用途的各種修改的各種實施例。希望本發明的範圍由所附權利要求書及其等效物界定。權利要求1.一種以用於讀取快閃記憶體晶片的單獨配對控制晶片來提供列冗餘的方法，其包括以下步驟將正常數據字節和冗餘列數據字節從所述快閃記憶體晶片轉移到所述快閃記憶體晶片中的頁寄存器中，其中所述冗餘列數據字節含有用於對應的有缺陷快閃記憶體單元的一個或一個以上正確位；將所述冗餘列數據字節從所述快閃記憶體晶片中的所述頁寄存器轉移到所述配對控制晶片中的移位寄存器；將所述正常數據字節從所述快閃記憶體晶片中的所述頁寄存器取到所述配對控制晶片中；在所述配對控制晶片中檢查所取的正常數據字節的地址是否針對有缺陷的存儲器位置；如果所取的正常數據字節的位均不來自有缺陷的存儲器單元，那麼將所述正常數據字節存儲在所述配對控制晶片中的頁寄存器中；如果所述所取的正常數據字節的位中的至少一者來自有缺陷的存儲器單元，那麼在所述配對控制晶片中使所述正常數據字節與對應的冗餘數據字節組合，以為外部用戶提供具有正確位的正確數據字節。2.根據權利要求1所述的方法，其中所述在所述配對控制晶片中檢査所取的正常數據字節的地址是否針對有缺陷的存儲器位置的步驟包含使用具有有缺陷快閃記憶體單元的地址的査找表來確定用於數據字節的冗餘地址。3.根據權利要求2所述的方法，其中所述查找表識別待由存儲在所述配對控制晶片中的所述冗餘移位寄存器中的適當位替換的一個或一個以上位、半字節或字節的地址。4.根據權利要求l所述的方法，其中以一次一字節的方式將所述正常數據字節從所述快閃記憶體晶片的所述頁寄存器取到所述配對控制晶片中。5.根據權利要求1所述的方法，其包含確定不良數據存儲位置的地址，以及將那些地址預加載到所述存儲器晶片中的融合中。6.根據權利要求3所述的方法，其包含預取預加載到所述存儲器晶片中的融合中的有缺陷快閃記憶體單元的所述地址，以及將不良數據存儲位置的那些地址加載到所述配對控制晶片中。7.根據權利要求4所述的方法，其包含在微控制讀取操作模式期間將所述冗餘位移出所述頁寄存器。8.根據權利要求1所述的方法，其包含將所述單獨控制晶片與所述存儲器晶片封裝在同一集成電路封裝中。9.一種以用於以傳入數據位對快閃記憶體晶片進行編程的單獨配對控制晶片來提供列冗餘的方法，其包括以下步驟將有缺陷的快閃記憶體單元的地址存儲在所述單獨配對控制晶片中；將傳入數據位的地址與有缺陷的快閃記憶體單元的所述地址進行比較；如果接收到針對有缺陷的快閃記憶體單元的傳入數據位，那麼將對應的數據位存儲在所述配對控制晶片中的冗餘字節寄存器中；將所有無缺陷存儲器單元的數據字節轉移到所述快閃記憶體晶片中的頁寄存器中；以及隨後將所述冗餘字節寄存器的內容轉移到所述快閃記憶體晶片中的所述頁寄存器中的冗餘列中。10.根據權利要求9所述的方法，其中所述在所述配對控制晶片中檢査所取的正常數據字節的地址是否針對有缺陷的存儲器位置的步驟包含使用具有有缺陷快閃記憶體單元的地址的查找表來確定用於數據字節的冗餘地址。11.根據權利要求9所述的方法，其中所述査找表識別待由存儲在所述配對控制晶片中的所述冗餘移位寄存器中的適當位替換的一個或一個以上位、半字節或字節的地址。12.根據權利要求9所述的方法，其中以一次一字節的方式將所述正常數據字節從所述快閃記憶體晶片的所述頁寄存器取到所述配對控制晶片中。13.根據權利要求9所述的方法，其包含確定不良數據存儲位置的地址，以及將那些地址預加載到所述存儲器晶片中的融合中。14.根據權利要求9所述的方法，其包含預取預加載到所述存儲器晶片中的融合中的有缺陷快閃記憶體單元的所述地址，以及將不良數據存儲位置的那些地址加載到所述配對控制晶片中。15.根據權利要求9所述的方法，其包含在微控制讀取操作模式期間將所述冗餘位從所述頁寄存器移出。16.根據權利要求9所述的方法，其包含將所述單獨控制晶片與所述存儲器晶片封裝在同一集成電路封裝中。17.—種以單獨配對控制晶片為非易失性存儲器裝置的一個或一個以上有缺陷存儲器單元提供列冗餘的方法，其包括以下步驟將有缺陷的快閃記憶體單元的地址存儲在所述單獨配對控制晶片中對於讀取操作模式將所述冗餘列數據字節從所述快閃記憶體晶片中的頁寄存器轉移到所述配對控制晶片中的移位寄存器；在所述配對控制晶片中檢査所取的正常數據字節的地址是否針對有缺陷的存儲器位置；如果所述所取的正常數據字節的位中的至少一者來自有缺陷的存儲器單元，那麼在所述配對控制晶片中使所述正常數據字節與對應的冗餘數據字節組合，以提供具有正確位的經校正數據字節；向外部用戶讀出來自無缺陷存儲器單元的所述數據字節和經校正的數據字節；對於編程操作模式將傳入數據位的地址與有缺陷的快閃記憶體單元的地址進行比較；如果接收到針對有缺陷的快閃記憶體單元的傳入數據位，那麼將對應的數據位存儲在所述配對控制晶片中的冗餘字節寄存器中；將所有無缺陷存儲器單元的數據字節轉移到所述快閃記憶體晶片中的頁寄存器中；以及隨後將所述冗餘字節寄存器的內容轉移到所述快閃記憶體晶片中的所述頁寄存器中的冗餘列中。18.根據權利要求17所述的方法，其包含將正常數據字節和冗餘列數據字節從所述快閃記憶體晶片轉移到所述快閃記憶體晶片中的頁寄存器中，其中所述冗餘列數據字節含有用於對應的有缺陷快閃記憶體單元的一個或一個以上正確位。19.根據權利要求17所述的方法，其包含將所述正常數據字節從所述快閃記憶體晶片的所述頁寄存器取到所述配對控制晶片中。20.根據權利要求17所述的方法，其包含如果所取的正常數據字節的位均不來自有缺陷的存儲器單元，那麼將所述正常數據字節存儲在所述配對控制晶片中的頁寄存器中。21.根據權利要求17所述的方法，其包含以下步驟測試所述存儲器裝置以找到所述存儲器裝置中的所述有缺陷的存儲器單元；將所述有缺陷的存儲器單元的存儲器單元地址存儲在所述存儲器裝置中的融合中；將有故障存儲器單元的地址信息從所述存儲器裝置中的所述融合轉移到所述控制裝置中。全文摘要本申請案涉及存儲器中的冗餘方案。使用單獨的配對控制器晶片在快閃記憶體晶片外部提供列冗餘。所述配對晶片初始從所述快閃記憶體晶片接收並存儲所述快閃記憶體中的有缺陷存儲器單元的融合地址信息。在讀取操作模式下，所述配對控制晶片檢測來自所述快閃記憶體的有缺陷地址的接收，並將從所述快閃記憶體晶片下載的冗餘數據存儲在冗餘移位寄存器中。所述冗餘數據用於向與所述配對控制晶片接口的外部用戶提供正確的快閃記憶體數據。在編程操作模式下，所述配對控制晶片提供存儲在所述快閃記憶體晶片中的冗餘列中的冗餘位。所述配對控制晶片通過容易地提供針對位、半字節或字節的若干不同冗餘方案而不需要所述快閃記憶體晶片本身中的額外邏輯電路來提供靈活性。以一次一字節的方式在所述快閃記憶體晶片與所述配對控制晶片之間轉移數據。文檔編號G11C16/06GK101364448SQ200810134950公開日2009年2月11日申請日期2008年8月7日優先權日2007年8月8日發明者尼古拉·特勒柯,維賈伊·P·阿杜蘇米利申請人:愛特梅爾公司