形成多個間隔特徵的方法
2023-09-22 13:09:05
專利名稱：形成多個間隔特徵的方法
技術領域：
本發明所揭示的實施例涉及形成多個間隔特徵的方法，例如在製造集成電路時。
背景技術：
在製造集成電路時，當在下伏材料中蝕刻時可使用掩膜來形成所希望的特徵形狀。光刻加工是一種用於製造所述掩膜的技術。舉例來說，可使光阻劑沉積在襯底上並且曝露於圖案化輻射，然後顯影以形成圖案化光阻掩膜。隨後可轉印所述光阻掩膜的圖案而在下伏襯底材料中形成電子裝置組件，所述下伏襯底材料是一種或一種以上導電、絕緣或半導電材料。在許多應用中，掩膜的光阻材料本身的堅固度不足以在完成裝置特徵的蝕刻時充當掩膜。在這些情況下可在光阻劑與用於形成裝置特徵的材料之間使用硬掩膜材料。 因此，光阻掩膜圖案被轉印在硬掩膜材料中，隨後所述硬掩膜材料被用作比光阻劑更為堅固的蝕刻掩膜。在這些情況下，在蝕刻硬掩膜材料期間或在蝕刻硬掩膜材料之下的材料期間光阻劑可能被完全去除。集成電路製造不斷地製造越來越小的特徵寬度尺寸以將個別裝置組件的尺寸降至IJ最小並且由此增加集成電路內組件的密度。集成電路中的一個常見組件是導電線，例如全局或局部互聯線。其它示例導線包括電晶體柵極線，所述電晶體柵極線可能並有或可能不並有沿個別電晶體柵極線間隔分布的電荷儲存區域。當蝕刻硬掩膜之下的導電材料以形成導線時，需要線材料的側壁對應於圖案化硬掩膜材料的側壁的縱向定向。然而，當最小線寬度接近30納米時，蝕刻可能會具有形成以波狀方式沿線的縱向定向蜿蜒的線側壁的趨勢。這可能不合需要。舉例來說，參看圖1，顯示現有技術襯底10的一部分的俯視圖。所述部分包括多個線構造14，其已被圖案化在下伏襯底材料12上。線構造14是使用間距倍增技術(pitchmultiplication technique)形成,其中所述線的個體的最小寬度是約25納米,並且緊鄰的線之間的間隔是約30納米。使用包含壓縮的無定形碳層容納於壓縮的未摻雜二氧化矽層上的犧牲硬掩膜材料(未圖示)作為掩膜的間隔線特徵。這導致側壁沿線的縱向定向有所描繪的不合需要的線波紋
發明內容
圖I是說明促成本發明的一些實施例的問題的集成電路的圖解俯視圖。圖2是在根據本發明的一個實施例的工藝中的半導體襯底的圖解截面圖。圖3是在圖2所示的後一個加工步驟中所述圖2襯底的視圖。圖4是在圖3所示的後一個加工步驟中所述圖3襯底的視圖。圖5是在圖4所示的後一個加工步驟中所述圖4襯底的視圖。圖6是在圖5所示的後一個加工步驟中所述圖5襯底的視圖。
圖7是圖6的俯視圖。圖8是在根據本發明的一個實施例的工藝中的半導體襯底的圖解截面圖。圖9是在圖8所示的後一個加工步驟中所述圖8襯底的視圖。圖10是在圖9所示的後一個加工步驟中所述圖9襯底的視圖。
具體實施例方式本發明的實施例包括形成多個間隔特徵(例如形成多個間隔導電線)的方法。可或者和/或另外形成其它特徵。在一些實施例中，所形成的導線具有不大於30納米的各別最小線寬度，例如在處理並減少如上文在背景技術章節中所鑑別的所述窄線的線波紋時。最初參考圖2-7對特徵的製造進行討論，所述特徵是多個具有不大於30納米的各 別最小線寬度的間隔電荷儲存電晶體柵極線，例如如可用於閃光燈或其它電路中。參看圖2，襯底片段20可能是半導電襯底或其它襯底。在此文件的上下文中，術語「半導體襯底」或「半導電襯底」被定義為表示包含半導電材料的任何構造，所述半導電材料包括(但不限於)塊狀半導電材料，例如半導電晶片(單獨或呈在它上面包含其它材料的集合形式)；以及半導電材料層(單獨或呈包含其它材料的集合形式)。術語「襯底」是指任何支撐結構，包括(但不限於)上述半導電襯底。襯底20包含半導電材料22,半導電材料22可包含娃，基本上由矽組成，或由矽組成。舉例來說，其可能包含本底稍微摻雜有P型摻雜劑的塊狀單晶娃。半導電材料22可包含絕緣體上半導體型(semiconductor-on-insulator)襯底或一些已存在或有待開發的其它襯底的一部分。已在半導電材料22上形成隧道電介質24。所述隧道電介質可包含任何合適的組合物或組合物的組合，其中未摻雜二氧化矽是一種示例。已在隧道電介質24上形成電荷保持材料26。所述電荷保持材料可包含浮動柵極(例如多晶娃)或可包含電荷收集材料(例如氮化矽)。電荷保持材料可為均質或非均質的，並且例如可包含嵌在介電材料內的納米點。已在電荷保持材料26上形成阻擋電介質28。所述阻擋電介質可包含任何合適的組合物或組合物的組合。舉例來說，所述阻擋電介質可包含氮化矽、二氧化矽或各種具有大於二氧化矽的介電常數的高k介電材料中任一種中的一種或一種以上，基本上由其組成，或由其組成。已在阻擋電介質28上形成控制柵極材料(Control gate material) 30o所述控制柵極材料最終在電路構造成品中導電並且可包含一種或一種以上金屬、含金屬組合物和導電摻雜半導電材料，基本上由其組成，或由其組成。在一個實施例中，導電層30的所有下伏材料都可看作是基底。已在控制柵極材料30上形成犧牲硬掩膜材料32。在一些實施例中，所述犧牲硬掩膜材料包含將如下文所表徵的至少兩個不同組成的層。在圖2中描繪犧牲硬掩膜材料32包含兩個層34和36。可使用兩個以上的層。此外，圖2描繪一個示例實施例，其中所形成的犧牲硬掩膜材料32與導電材料30直接物理接觸。可在硬掩膜材料32與導電材料30中間提供一個或一個以上額外層。無論如何，在此文件的上下文中，「層」的使用無需包括或完全覆蓋所述下伏材料，並且與「材料」同義。層可為不連續的或僅部分容納在下伏材料之上。已在犧牲硬掩膜材料32上向外形成抗反射塗層38和光阻層40。可使用任何合適的有機或無機抗反射塗層，或不使用抗反射塗層。此外，與提供任何抗反射作用無關和/或與是否在犧牲硬掩膜材料上向外使用任何其它抗反射材料無關，可涵蓋抗反射塗層材料作為犧牲硬掩膜材料的一部分。光阻劑40可包含任何合適的現有或有待開發的正型或負型光阻劑。然而，不需要光刻。參看圖3，光阻劑40已經被適當圖案化並顯影而形成所描繪的掩膜線區塊，其將用於形成犧牲硬掩膜材料的蝕刻掩膜。參看圖4，犧牲硬掩膜材料32的部分已經被去除而形成包含多個間隔掩膜線45的掩膜42，所述多個間隔掩膜線45容納在控制柵極材料30之上，在一個實施例中，間隔掩膜線45具有不大於30納米的各別最小寬度。間隔掩膜線45的各別寬度可相對於彼此相同或不同，並且間隔掩膜線可相對於彼此具有相同或不同形狀。此外，個別掩膜線45的寬度可能不恆定。圖4構造可通過使用一種或一種以上合適的各向異性蝕刻化學來產生。據描繪犧牲硬掩膜材料32已經完全蝕刻到下伏控制柵極材料30，儘管這並不是所需要的。此夕卜，可在此時或隨後在蝕刻犧牲硬掩膜材料32之下的材料時去除一些或所有光阻劑40和 抗反射塗層38，或不去除所述層。無論如何，在一個實施例中，間隔掩膜線45包含至少兩個不同組成的層，其中顯示兩個層34和36。在將如下文所描述蝕刻下伏材料期間，間隔掩膜線45的個體的所述層中的一個層具有至少400. OMPa的拉伸固有應力，並且個別間隔掩膜線各具有大於O. OMPa的總拉伸固有應力。在此文件的上下文中，用正數(兆帕斯卡(mega-pascal))指示拉伸固有應力，用負數(兆帕斯卡)指示壓縮固有應力，並且O. OMpa指示無固有應力。此外，用較大負數指示較大壓縮固有應力，例如_700MPa的值指示比-500MPa更大的壓縮固有應力。在蝕刻期間，在一個實施例中，一個層具有至少700MPa的拉伸固有應力，而在一個實施例中是至少lGPa。在一個實施例中，個別特徵在蝕刻期間各具有至少100. OMPa的總拉伸固有應力，而在一個實施例中是至少800. OMPa0取決於沉積技術和下伏襯底材料的某些材料可沉積在襯底上而具有沉積時的拉伸固有應力、沉積時的壓縮固有應力或沉積時的中性/無固有應力。此外，沉積材料的固有應力可在其沉積後改變。舉例來說，加熱襯底將趨向於降低拉伸固有應力層的拉伸程度，並且增加壓縮固有應力層的壓縮固有應力。因此，犧牲硬掩膜材料內至少兩個不同組成的層的固有應力在蝕刻下伏材料期間與沉積時的狀態相比可能相同或可能不相同。在一個實施例中，間隔掩膜線45的硬掩膜材料32的另一個層在下伏材料蝕刻期間具有壓縮固有應力。這可實現使具有壓縮固有應力的常用高抗蝕刻性材料與至少一個具有至少400. OMPa的拉伸固有應力的額外層組合，以使得個別特徵各具有大於O. OMPa的為正數的總拉伸固有應力。在一個實施例中，在蝕刻期間，所述層的壓縮固有應力是至少-500MPa，並且在一個實施例中是至少-lGPa。在一個實施例中，所述特徵的層在蝕刻期間具有至少_500MPa的壓縮固有應力，並且個別特徵在蝕刻期間各具有至少500. OMPa的總拉伸固有應力，而在一個實施例中是至少800. OMPa。當使用壓縮固有應力層時，所述層可按正視方向向內或向外地容納在拉伸固有應力層上。在一些實施例中在蝕刻下伏材料的前不久以及在蝕刻下伏材料期間使用個別地具有總拉伸固有應力的間隔掩膜線可減少線波紋，例如相比於不然將在個別間隔掩膜線在蝕刻期間各具有總壓縮固有應力的相同工藝條件下出現的線波紋而得知。
僅舉例來說，拉伸固有應力為至少400. OMPa的層的厚度範圍是約100埃到約1，000埃，在一個實施例中是約200埃到約500埃。間隔掩膜線特徵45的壓縮固有應力層的示例厚度是約100埃到約1，200埃，在一個實施例中是約700埃到約900埃。展現壓縮固有應力的示例材料包括無定形碳，例如無定形石墨碳或四面體無定形碳。其各別壓縮固有應力可例如為_300MPa和-700MPa到-lOGPa。在不大於I託的壓力下通過低壓化學氣相沉積(LPCVD)或在200°C到750°C下通過正矽酸四乙酯(TEOS)的等離子體增強化學氣相沉積(PECVD)沉積的二氧化矽展現-IOMPa到-500MPa的壓縮固有應力。在200°C到750°C下通過PECVD沉積的氟化矽玻璃展現_5MPa到_400MPa的壓縮固有應力。在750°C到1150°C下通過爐法氧化形成的熱沉積二氧化矽展現-350MPa到_900MPa的壓縮固有應力。
視沉積方法、下伏襯底以及在介於沉積時間與在蝕刻硬掩膜之下的材料期間用作硬掩膜中的組分的時間之間的襯底加工而定，某些材料可展現拉伸或壓縮固有應力。可具有至少400. OMPa的拉伸固有應力的示例材料包括氮化物(即氮化鎢、氮化鉭和/或氮化矽)、氧化物(即未摻雜的二氧化矽、氟摻雜的二氧化矽和/或包括二氧化矽的旋塗式電介質)、矽化物(即矽化鈷、矽化鈦和/或矽化鎳)、W、Ti、Cu以及Ni。舉例來說，所述具有拉伸固有應力的一個層可包含一種或一種以上所述材料，或可基本上由一種所述材料組成，或由一種所述材料組成。此外，可使用多個具有拉伸固有應力的層。在一個實施例中，間隔掩膜線45的層34包含具有至少400. OMPa的拉伸固有應力的氮化物(例如氮化矽)，並且層36包含具有壓縮固有應力的碳，但其中個別間隔掩膜線45各具有大於O. OMPa的總固有應力。在所述實施例中，層34和36的組成可顛倒。作為實例，在200°C到550°C下使用SiH4作為前體在至少3託的壓力下通過化學氣相沉積(CVD)沉積的二氧化矽展現_30MPa到63MPa的固有應力。在300°C到700°C下使用TEOS或SiH4作為前體通過低於大氣壓或熱CVD沉積的未摻雜的矽玻璃展現_300MPa到700MPa的固有應力。在400°C到1000°C下經歷沉積後退火的旋塗式電介質(SpinOnDielectric ；S0D)展現_300MPa到700MPa的固有應力，其中沉積後退火的溫度越高並且時間越長，所述應力越趨向於壓縮方向。在375°C到750°C下通過LPVD或PECVD沉積的氮化矽展現-600MPa到1800MPa的固有應力。在500°C到750°C下使用SiH4作為前體通過LPCVD沉積的二氧化矽展現210MPa到420MPa的拉伸固有應力。在150°C到600°C下通過物理氣相沉積(PVD)或CVD沉積的氮化鎢展現500MPa到1200MPa的拉伸固有應力。在150°C到600°C下通過PVD或CVD沉積的氮化鉭展現500MPa到1200MPa的拉伸固有應力。在150°C到600°C下通過PVD或CVD沉積的鎢展現700MPa到1400MPa的拉伸固有應力。在150°C到600°C下通過PVD或CVD沉積的鈦展現350MPa到450MPa的拉伸固有應力。在150°C到600°C下通過PVD或CVD沉積的矽化鈷展現700MPa到1400MPa的拉伸固有應力。在150°C到600°C下通過PVD、CVD或原子層沉積(ALD)沉積的矽化鈦展現1500MPa到2100MPa的拉伸固有應力。在150°C到600°C下通過PVD、CVD或ALD沉積的矽化鎳展現200MPa到600MPa的拉伸固有應力。在30°C到600°C下通過PVD或通過化學電鍍沉積的銅展現300MPa到600MPa的拉伸固有應力。在30°C到450°C下通過PVD或通過化學電鍍沉積的鎳展現300MPa到800MPa的拉伸固有應力。參看圖5，在蝕刻通過控制柵極材料30、阻擋電介質28以及電荷保持材料26時使用掩膜42。由此，形成呈多個間隔電荷儲存電晶體柵極線48形式的間隔特徵，其在一個實施例中具有不大於30納米的各別最小寬度。如圖所示，隧道電介質24也可被蝕刻通過直到半導電材料22。在一個實施例中，所述多個間隔特徵可具有至少15 I的各別縱橫比。可在下伏材料的蝕刻期間蝕刻一些、不蝕刻或蝕刻全部硬掩膜材料32，以產生間隔電荷儲存電晶體柵極線48。圖5描繪一實施例，其中硬掩膜材料32的按正視方向最內層34、36中每一者的部分保留。圖6和圖7描繪隨後例如通過蝕刻去除所述部分。參考圖8-10描述關於襯底20a的示例替代加工實施例。適當時利用來自所述第一實施例的類似編號，其中差異用後綴「a」或用不同編號指示。圖8按對應於上述實施例的圖4的順序來描繪在形成包含間隔掩膜線45a的掩膜42a時的加工。其可使用現有或有待開發的光刻或其它技術來製造。間隔掩膜線45a的硬掩膜材料32a包含按正視方向容納在層34內部的額外層50。示例材料是通過正矽酸四乙酯的分解而沉積的未摻雜的二氧化矽。無論如何，所述層可在後續蝕刻期間包含壓縮固有應力或在後續蝕刻期間包含拉伸固有應力。 參看圖9，當在下伏材料中蝕刻時使用掩膜42a來形成多個間隔電荷儲存電晶體柵極線48。圖9描繪一實施例,其中層50、34和36中每一者的部分在下伏材料蝕刻結束時仍保留。圖10描繪隨後例如通過蝕刻去除所述部分。上述加工描述形成多個間隔特徵的示例技術，在上述實施例中所述間隔特徵包含多個導電線。可製造其它特徵。無論如何，所述實施例的實例包括在下伏材料上形成犧牲硬掩膜材料，其中所述犧牲硬掩膜材料包含至少兩個不同組成的層。去除犧牲硬掩膜材料的部分以在下伏材料上形成掩膜。掩膜的個別特徵包含至少兩個不同組成的層。個別特徵的這些層中的一個層具有至少400. OMPa的拉伸固有應力，並且所述個別特徵各自具有大於O. OMPa的總拉伸固有應力。當在下伏材料中蝕刻時使用所述掩膜以形成多個包含所述下伏材料的間隔特徵。可使用上述示例技術和材料中的任一種。在一個實施例中，形成多個具有不大於30納米的各別最小寬度的間隔導電線的方法包括在導電材料上形成多個間隔掩膜線。所述掩膜線具有不大於30納米的各別最小寬度，並且在使用所述間隔掩膜線作為掩膜對導電材料進行蝕刻之前不久以及期間個別地具有總拉伸固有應力。間隔掩膜線可能具有或可能不具有拉伸固有應力為至少400. OMPa的一個層。在對導電材料進行蝕刻以形成多個具有不大於30納米的各別最小線寬度的間隔導電線時使用間隔掩膜線作為蝕刻掩膜。本發明的一個實施例構成一種在蝕刻導電材料以形成多個具有不大於30納米的各別最小線寬度的間隔導電線時減少線波紋的方法。這種方法包含使用具有間隔掩膜線的蝕刻掩膜，所述間隔掩膜線在所述蝕刻之前不久以及期間個別地具有總拉伸固有應力，並且例如與上述其它特性無關。
權利要求
1.一種形成多個間隔特徵的方法，其包含 在下伏材料上形成犧牲硬掩膜材料，所述犧牲硬掩膜材料包含至少兩個不同組成的層； 去除所述犧牲硬掩膜材料的部分以在所述下伏材料上形成掩膜，所述掩膜的個別特徵包含所述至少兩個不同組成的層，所述個別特徵的所述層中的一個層具有至少400. OMPa的拉伸固有應力，所述個別特徵具有大於O. OMPa的總拉伸固有應力；以及 當在所述下伏材料中蝕刻時使用所述掩膜以形成多個包含所述下伏材料的間隔特徵。
2.根據權利要求I所述的方法，其中所述層中的另一個層在所述蝕刻期間具有壓縮固有應力。
3.根據權利要求2所述的方法，其中所述另一個層在所述蝕刻期間具有至少_500MPa的壓縮固有應力。
4.根據權利要求3所述的方法，其中所述另一個層在所述蝕刻期間具有至少-IGPa的壓縮固有應力。
5.根據權利要求2所述的方法，其中所述一個層按正視方向在所述另一個層的內部。
6.根據權利要求5所述的方法，其中所述一個層具有約100埃到約1，000埃的厚度，並且所述另一個層具有約100埃到約1，200埃的厚度。
7.根據權利要求6所述的方法，其中所述一個層具有約200埃到約500埃的厚度，並且所述另一個層具有約700埃到約900埃的厚度。
8.根據權利要求2所述的方法，其中所述一個層按正視方向在所述另一個層的外部。
9.根據權利要求I所述的方法，其中所述一個層是所述至少兩個層的兩個按正視方向最內層中的一個，所述兩個按正視方向最內層的部分在完成所述下伏材料的所述蝕刻後仍保留，並且在所述蝕刻後去除所有所述部分。
10.根據權利要求I所述的方法，其中所述硬掩膜材料包含至少三個不同組成的層，其包括所述一個層，所述一個層是所述至少三個層的三個按正視方向最內層中的一個，所述至少三個層的所述三個按正視方向最內層的部分在完成所述下伏材料的所述蝕刻後仍保留，並且在所述蝕刻後去除所有所述部分。
11.根據權利要求I所述的方法，其中所述一個層在所述蝕刻期間具有至少700MPa的拉伸固有應力。
12.根據權利要求11所述的方法，其中所述一個層在所述蝕刻期間具有至少IGPa的拉伸固有應力。
13.根據權利要求I所述的方法，其中所述個別特徵在所述蝕刻期間具有至少100. OMPa的總拉伸固有應力。
14.根據權利要求13所述的方法，其中所述個別特徵在所述蝕刻期間具有至少800. OMPa的總拉伸固有應力。
15.根據權利要求I所述的方法，其中所述層中的另一個層在所述蝕刻期間具有至少-500MPa的壓縮固有應力，並且所述個別特徵在所述蝕刻期間具有至少800. OMPa的總拉伸固有應力。
16.根據權利要求I所述的方法，其中所述一個層包含氮化物、氧化物、矽化物、W、Ti、Cu以及Ni中的至少一種。
17.根據權利要求16所述的方法，其中所述一個層基本上由氮化物、氧化物、矽化物、W、Ti、Cu或Ni中的一種組成。
18.根據權利要求17所述的方法，其中所述層中的另一個層在所述蝕刻期間具有壓縮固有應力，所述另一個層基本上由碳組成。
19.根據權利要求I所述的方法，其中所述多個間隔特徵具有至少15 I的各別縱橫比。
20.一種形成多個具有不大於30納米的各別最小線寬度的間隔導電線的方法，其包含 在基底上形成導電材料； 在所述導電材料上形成犧牲硬掩膜材料，所述犧牲硬掩膜材料包含至少兩個不同組成的層； 去除所述犧牲硬掩膜材料的部分以在所述導電材料上形成掩膜，所述掩膜包含多個具有不大於30納米的各別最小線寬度的間隔掩膜線，所述間隔掩膜線包含所述至少兩個不同組成的層，所述間隔掩膜線的個別線的所述層中的一個層具有至少400. OMPa的拉伸固有應力，所述個別間隔掩膜線具有大於O. OMPa的總拉伸固有應力；以及 當在所述導電材料中蝕刻時使用所述掩膜，以形成多個具有不大於30納米的各別最小線寬度的間隔導電線。
21.根據權利要求20所述的方法，其中所述層中的另一個層在所述蝕刻期間具有至少-500MPa的壓縮固有應力，並且所述個別間隔掩膜線在所述蝕刻期間具有至少500. OMPa的總拉伸固有應力。
22.根據權利要求21所述的方法，其中所述另一個層包含碳並且所述一個層包含氮化物。
23.根據權利要求22所述的方法，其中所述一個層按正視方向在所述另一個層的內部。
24.根據權利要求23所述的方法，其中所述至少兩個層包含按正視方向在所述一個層的內部的額外層。
25.根據權利要求24所述的方法，其中所述額外層在所述蝕刻期間具有壓縮固有應力。
26.根據權利要求24所述的方法,其中所述額外層包含未摻雜的二氧化娃。
27.根據權利要求26所述的方法，其中所述額外層在所述蝕刻期間具有壓縮固有應力。
28.一種形成多個具有不大於30納米的各別最小線寬度的間隔電荷儲存電晶體柵極線的方法，其包含 在半導電材料上形成隧道電介質； 在所述隧道電介質上形成電荷保持材料； 在所述電荷保持材料上形成阻擋電介質； 在所述阻擋電介質上形成控制柵極材料； 在所述控制柵極材料上形成犧牲硬掩膜材料，所述犧牲硬掩膜材料包含至少兩個不同組成的層；去除所述犧牲硬掩膜材料的部分，以在所述控制柵極材料上形成包含多個具有不大於30納米的各別最小寬度的間隔掩膜線的掩膜，所述間隔掩膜線包含所述至少兩個不同組成的層，所述間隔掩膜線的個別線的所述層中的一個層具有至少400. OMPa的拉伸固有應力，所述個別間隔掩膜線具有大於O. OMPa的總拉伸固有應力；以及 在蝕刻通過所述控制柵極材料、所述阻擋電介質以及所述電荷保持材料時使用所述掩膜，以形成多個具有不大於30納米的各別最小寬度的間隔電荷儲存電晶體柵極線。
29.一種形成多個具有不大於30納米的各別最小線寬度的間隔導電線的方法，其包含 在導電材料上形成多個具有不大於30納米的各別最小寬度的間隔掩膜線，所述間隔掩膜線在蝕刻所述導電材料之前不久以及期間個別地具有總拉伸固有應力；以及 在對所述導電材料進行所述蝕刻時使用所述間隔掩膜線作為蝕刻掩膜，以形成多個具有不大於30納米的各別最小線寬度的間隔導電線。
30.一種在蝕刻導電材料以形成多個具有不大於30納米的各別最小線寬度的間隔導電線時減少線波紋的方法，其包含使用具有間隔掩膜線的蝕刻掩膜，所述間隔掩膜線在所述蝕刻之前不久以及期間個別地具有總拉伸固有應力。
全文摘要
本發明揭示一種形成多個間隔特徵的方法，其包括在下伏材料上形成犧牲硬掩膜材料。所述犧牲硬掩膜材料具有至少兩個不同組成的層。去除所述犧牲硬掩膜材料的部分以在所述下伏材料上形成掩膜。所述掩膜的個別特徵具有至少兩個不同組成的層，其中所述個別特徵中每一者的所述層中的一個層具有至少400.0MPa的拉伸固有應力。所述個別特徵具有大於0.0MPa的總拉伸固有應力。當在所述下伏材料中蝕刻時使用所述掩膜，從而形成多個包含所述下伏材料的間隔特徵。揭示其它實現方式。
文檔編號H01L21/8247GK102859651SQ201180016599
公開日2013年1月2日 申請日期2011年3月15日 優先權日2010年3月30日
發明者法雷爾·古德, 周葆所, 方小龍, 其他發明人請求不公開姓名 申請人:美光科技公司