存儲單元裝置及其製造方法
2023-10-22 13:44:47 2
專利名稱：存儲單元裝置及其製造方法
技術領域：
本發明涉及具有磁致電阻存儲元件的一種存儲單元裝置以及用於其製造的一種方法。
在專業界將具有至少兩個鐵磁層和布置在其間的一個非磁性層的一種結構理解為磁致電阻元件。按層結構的構造不同在此在GMR元件，TMR元件和CMR元件之間作出區別(請參閱S.Mengel著，磁工藝技術分析，卷2，XMR工藝技術，出版者VDI工藝技術中心物理工藝技術，1997年8月)。
對於具有至少兩個鐵磁層和布置在其間的一個非磁性導電層的和顯示所謂的GMR(巨磁致電阻)效應的層結構，採用概念GMR元件。將GMR效應理解為這種事實，GMR元件的電阻取決於，在兩個鐵磁層中的磁化是否是平行或反平行取向的。與所謂的AMR(各向異性磁致電阻)效應相比GMR效應是大的。將平行和垂直於磁化方向的磁化導體中的電阻是不同的這種事實理解為AMR效應。在AMR效應上涉及在鐵磁單層中出現的一種體效應。
在專業界採用概念TMR元件於隧道磁致電阻的層結構，此層結構具有至少兩個鐵磁層和布置在其間的一個絕緣的非磁性層。絕緣層在此是如此地薄，以至於導至在兩個鐵磁層之間出現隧道電流。這些層結構同樣顯示一種磁致電阻效應，通過穿過布置在兩個鐵磁層之間的絕緣非磁性層的自旋極化的隧道電流，引起這種磁致電阻效應。甚至在此情況下TMR元件的電阻取決於，在兩個鐵磁層中的磁化是否是平行或反平行取向的。相對的電阻變化在此大致為6至約40％。
因其大小(在室溫下百分之100至400的相對電阻變化)而稱為巨大磁致電阻效應(CMR效應)的另一種磁致電阻效應，由於它的高的矯頑磁力要求一種高的磁場用於在磁化狀態之間的轉換。
曾建議，(請參閱例如D.D.Tang及其他人著，IEDM 95，997至999頁，J.M.Daughton著，薄固體膜，卷216(1992)，162至168頁，Z.Wang及其他人著，磁和磁性材料雜誌，卷155(1996)，161至163頁)採用GMR元件作為存儲單元裝置中的存儲元件。經讀出線串聯存儲元件。既對讀出線，也對存儲元件絕緣的字線垂直於讀出線分布。施加到字線上的信號通過在字線中流動的電流引起一種磁場，此磁場在足夠的強度時影響位於此下的存儲元件。採用在要寫入的存儲單元上交叉的x/y線用於寫入信息。將在交叉點上引起滿足於轉換磁化的磁場的信號施加到它們上。此時轉換兩個鐵磁層之一中的磁化方向。相反地在兩個鐵磁層的另一個中的磁化方向保持不變。通過保持磁化方向的一個相鄰反鐵磁層，或者通過由於另外的材料或另外的尺寸設計，例如層厚，與首先所述的鐵磁層相比增大這種鐵磁層的轉換閾值，來實現在最後所述鐵磁層中保持磁化方向。
在US 5 541 868和US 5 477 482中已建議了基於GMR效應的環形存儲元件。一個存儲元件包括一個堆，此堆具有至少兩個環形的鐵磁層元件和布置在其間的一個非磁性的導電層元件，並且此堆連接在兩個導線之間。鐵磁層元件在其材料組成方面互相不同。鐵磁層元件中的一個是硬磁性的，另一個是較軟磁性的。轉換磁性較軟層元件中的磁化方向用於寫入信息，而磁性較硬層元件中的磁化方向保持不變。
對於具有磁致電阻存儲元件的存儲單元裝置在工藝技術上是否將獲得重要地位的問題中，此外重要的是，在半導體工藝技術範圍內這樣的存儲單元裝置是否是可製造的。在文獻中迄今未說明過這種問題和可能的解決辦法。
本發明的問題在於，提供具有磁致電阻存儲元件的一種存儲單元裝置以及用於其製造的一種方法，這種存儲單元裝置在半導體工藝技術範圍內是可以製造的。
通過按權利要求1的一種存儲單元裝置，以及按權利要求7的用於其製造的一種方法解決此問題。本發明的其它的構成源於從屬權利要求。
存儲單元裝置在單元陣列中包括第一磁致電阻存儲元件，這些磁致電阻存儲元件是網格狀布置的，並且這些磁致電阻存儲元件分別布置在一個第一導線和一個第二導線之間。安排了許多第一導線和第二導線。在外圍區內安排了至少一個第一金屬化平面和一個第二金屬化平面，這些金屬化平面經接點電氣上互相連接。金屬化平面之間的這種接點在專業界通常稱為通路或通路連接。接點布置在第一金屬化平面和第二金屬化平面之間。第一導線和第一金屬化平面布置在同一個平面中。第二導線和接點同樣布置在同一個平面中。因此可以從各自一個導電層中通過相應的結構化不僅製造第一導線和第一金屬化平面，而且製造第二導線和接點。
由於第一導線布置在像第一金屬化平面那樣的同一個平面中，和第二導線布置在像接點那樣的同一個平面中，第一導線和第二導線之間的垂直間距是與第一金屬化平面和第二金屬化平面之間的垂直間距無關地可調節的。這有這種優點，可以按單元陣列中的具體情況調節第一導線和第二導線之間的這個間距，而對外圍區內的具體情況沒有影響。
如在談到現有技術時所說明的那樣，通過施加磁場進行將信息寫入磁致電阻存儲元件之一中。通過流過所屬的第一和第二導線的電流來感應磁場。由於磁場的大小取決於流動電流的電流強度和到電流流過導體的間距，磁場在此隨上升的電流強度增長，隨增長的間距下降，在磁致電阻存儲元件附近布置第一導線和第二導線是值得歡迎的。除此之外有利的是，分別在兩個導線之間連接磁致電阻存儲元件，因為經這些導線則可以附加地評價磁致電阻存儲元件的相當於所存儲信息的電阻。由磁致電阻存儲元件的厚度所決定，在單元陣列中應爭取上下疊置的第一導線和第二導線之間的最大20至40nm的間距。
為了減小第一金屬化平面和第二金屬化平面之間的寄生電容和出於工藝技術的原因，在外圍區內的第一金屬化平面和第二金屬化平面之間的垂直間距卻必須是大得多的。在0.35μm工藝技術上它典型地為350至400nm。
通過在像第一金屬化平面那樣的同一個平面中安排第一導線，和在像接點那樣的同一個平面中安排第二導線，在單元陣列中因此在第一導線和第二導線之間可以調節不同於在外圍區內的第一金屬化平面和第二金屬化平面之間的一個另外的間距，以至於在單元陣列中鑑於微小的電流強度，為了通過改變磁致電阻元件的磁化狀態來寫入信息所必要的微小間距是可以調節的，而在外圍區內可以保持金屬化平面之間的，針對寄生電容和工藝技術所必要的以約一個數量級較大的垂直間距。同時第一導線和第二導線可以共同與外圍區內的結構製造。因此對於第一導線和第二導線的製造附加的澱積工藝，光刻和結構化工藝是不必要的。存儲單元裝置的製造因而簡化。
第一導線和第一金屬化平面尤其具有基本上同一厚度。第二導線和接點由金屬間電介質包圍，並且基本上在同一高度上用金屬間電介質封閉。本發明的這個構成具有一個平的表面，此表面在進一步的處理方面是有利的，並且隨著縮小的結構尺寸而獲得重要意義。
按本發明的另一個構成，在單元陣列中安排了布置在第二導線上方的第三導線。在第二導線和第三導線之間，布置了第二磁致電阻存儲元件，在此又分別給第二導線中的一個和第三導線中的一個分配了第二磁致電阻存儲元件中的一個。第三導線布置在像外圍區內的第二金屬化平面那樣的同一個平面中。在本發明的這種構成中，在單元陣列中達到存儲元件的較高的存儲密度，因為這些存儲元件在兩個平面中上下疊置。每個存儲元件的面積需求因此以倍數2降低。鑑於單元陣列的簡化的控制在此有利的是，安排由相同的材料制的和具有同一的性能的第一磁致電阻存儲元件和第二磁致電阻存儲元件。但是第一磁致電阻存儲元件和第二磁致電阻存儲元件的性能也可以不同，如果磁致電阻存儲元件的用途要求這一點的話。
除此之外可能的是，存儲單元裝置具有帶有磁致電阻元件和在其上所布置導線的其它平面，以至於實現具有高存儲密度的磁致電阻存儲單元的一種三維布置。此時類似於像第一導線，第一磁致電阻存儲元件和第二導線那樣來構造奇數的平面，類似於第二導線，第二磁致電阻存儲元件和第三導線那樣來構造偶數的平面。
鑑於裝置的平面性，安排基本上具有同一厚度的第三導線和第二金屬化平面是有利的。
尤其通過一個共同導電層的澱積和結構化來形成第三導線和第二金屬化平面用於製造存儲單元裝置。
為了實現具有平面性的存儲單元裝置，通過平面化的結構化方法製造導電層是有利的，從這些導電層中，通過結構化形成第一導線和第一金屬化平面，第二導線和接點，或第三導線和第二金屬化平面。絕緣層的澱積和溝槽的填滿尤其是適合於此的，在這些絕緣層中，生成以後要製造的導電結構形式的溝槽。另可選擇地，可以在採用光刻和刻蝕法的條件下，通過導電層的結構化形成導電結構，以下用絕緣材料包圍這些導電結構，通過澱積和平面化，例如通過化學機械拋光來結構化這種材料。
磁致電阻存儲元件分別具有一個第一鐵磁層，一個非磁性層和一個第二鐵磁層，在此，非磁性層布置在第一鐵磁層和第二鐵磁層之間。磁致電阻存儲元件既可以基於GMR效應，也可以基於TMR效應。由於比之GMR效應為較大的相對電阻變化，優先採用基於TMR效應的磁致電阻存儲元件。此外鑑於較小的功耗TMR元件的較高的電阻是較有利的。除此之外，如果裝置能承受高磁場的轉換所必要的電流的話，磁致電阻存儲元件可以以CMR效應為基礎。
第一鐵磁層和第二鐵磁層優先含有元素Fe，Ni，Co，Cr，Mn，Gd，Dy中的至少一種，並且具有2nm至20nm之間的厚度。在涉及磁硬度和/或它們的幾何尺寸方面，第一鐵磁層和第二鐵磁層相互不同。
在TMR效應的情況下，非磁性層含有材料Al2O3，NiO，HfO2，TiO2，NbO，SiO2中的至少一種，並且具有1nm和4nm之間的厚度。在GMR效應的情況下，非磁性層含有物質Cu，Au，Ag和/或Al中的至少一種，並且具有2nm和5nm之間的厚度。
平行於導線平面的磁致電阻存儲元件具有任意的截面。截面尤其可以是矩形的，圓的，橢圓的，多角的或環形的。
為了避免在磁致電阻存儲元件和相鄰導線之間的擴散，在存儲單元裝置的製造和/或運行時，在磁致電阻存儲元件和相鄰導線之間分別安排一個擴散阻擋層是有利的。如果在單元陣列中的導線含有Cu，Ag或Au的話，這種效應是特別重要的。
導線可以另可選擇地或附加地含有鎢或金屬矽化物。
以下詳述附圖中所示出的本發明的實施例。
圖1展示在存儲單元陣列和外圍區的接口上的存儲單元裝置的俯視圖。
圖2展示通過存儲單元裝置的在圖1中用II-II表示的剖面圖。
圖3展示通過在存儲單元陣列和外圍區的接口上的存儲單元裝置的剖面圖，此存儲單元裝置在兩個互相疊置的平面中具有磁致電阻存儲元件。
圖4至10展示製造存儲單元裝置的步驟。
圖11展示存儲單元裝置的透視圖。
存儲單元裝置具有單元陣列Z1和外圍區P1(請參閱圖1和圖2)。在圖2中單元陣列Z1和外圍區P1的範圍通過垂直的實線分開。在單元陣列Z1中布置了第一導線11和第二導線12。第一導線11布置在半導體襯底10的表面上。半導體襯底10具有單晶矽，並且在外圍區P1的範圍中和/或在單元陣列下含有用於控制單元陣列Z1所必要的的元件。
第一導線11和第二導線12互相交叉。在第一導線11之一的(為了清晰起見在圖1和圖2中僅表示了一個第一導線11)與第二導線12之一的交叉範圍中分別布置了一個磁致電阻元件13。
在外圍區P1中布置了一個第一金屬化平面14和一個第二金屬化平面15。第二金屬化平面15布置在第一金屬化平面14之上，並且在接點16上電氣地與第一金屬化平面14連接(為了清晰起見在圖2中僅畫入了一個接點16)。此外在外圍區P1中布置了與單元陣列Z1中的第二導線12連接的連接導線17。
第一金屬化平面14布置在像第一導線11那樣的同一個平面中。因此第一金屬化平面14也布置在導體襯底10的表面上。第一導線11和第一金屬化平面14埋入到一個第一絕緣結構18中，它們與此第一絕緣結構18形成一個平的表面。第二導線12，接點16和連接導線17布置在第一導線11，第一金屬化平面14和第一絕緣結構18之上的一個平面中。磁致電阻元件13，第二導線12，接點16和連接導線17由一個第二絕緣結構19包圍，第二導線12，接點16和連接導線17與此第二絕緣結構19形成一個平的表面。
在此之上布置了由一個第三絕緣結構110包圍的第二金屬化平面15，它們與此第三絕緣結構110形成一個平的表面。
不僅第一導線11而且第二導線12經第二金屬化平面15可以接點接通。一方面第一導線11與第一金屬化平面14連接，此第一金屬化平面14經接點16與第二金屬化平面15連接，另一方面第二導線12經連接導線17與第二金屬化平面15連接。經由SiO2，或SiO2和Si3N4制的鈍化層112中的接點孔111進行第二金屬化平面15的接點接通。第一絕緣結構18，第二絕緣結構19和第三絕緣結構110由適合於金屬間電介質的材料，尤其是SiO2，Si3N4，有機的或多孔無機的電介質組成。第一導線和第二導線12之間的垂直間距相當於磁致電阻元件13的厚度，並且為20至30nm。第一金屬化平面14和第二金屬化平面15之間的間距相當於接點16的高度，並且為350至400μm。
在單元陣列Z2中第一導線21，和在外圍區P2中一個第一金屬化平面22，布置在含有單晶矽的半導體襯底20的表面上(請參閱圖3，在圖3中單元陣列Z2和外圍區P2是通過垂直的實線互相分開的)。第一導線21與第一金屬化平面22連接。第一導線21和第一金屬化平面22由一個第一絕緣結構23包圍，它們與此第一絕緣結構23具有一個平的表面。
第一磁致電阻存儲元件24布置在第一導線21的表面上，在這些第一磁致電阻存儲元件24之上布置了第二導線25。第二導線25交叉第一導線21。在外圍區P2中第一接點26和連接導線27布置在像單元陣列Z2中的第二導線25那樣的同一平面中。連接導線27與單元陣列Z2中的第二導線25連接(在圖3中所示圖的平面之外)。第二導線25，第一接點26和連接導線27通過由Al，Cu，W，矽化物制的導電層的結構化而形成，並且由一個第二絕緣結構28包圍，它們在高度上與此第一絕緣結構28封閉。
在單元陣列Z2中第二磁致電阻存儲元件29布置在第二導線25的表面上，這些第二磁致電阻存儲元件29在涉及幾何形狀和材料組成方面與第一磁致電阻存儲元件24一致。在第二磁致電阻存儲元件29之上，布置了單元陣列Z2中的第三導線210，這些第三導線與第二磁致電阻存儲元件29處於連接中。在外圍區P2內在第三導線210的平面中，布置了一個第二金屬化平面211。第二金屬化平面211既與第一接點26，又與連接導線27處於連接中。通過由Al，Cu，W或矽化物制的導電層的結構化，在一個共同的製造步驟中形成第三導線210和第二金屬化平面211。
第三導線210，第二磁致電阻存儲元件29和第二金屬化平面211由一個第三絕緣結構212包圍，第三導線210和第二金屬化平面211與此第三絕緣結構形成一個平的表面。
在第二金屬化平面211之上布置了第二接點213，這些第二接點與第二金屬化平面211處於連接中。第二接點213由一個第四絕緣結構214包圍，它們與此第四絕緣結構形成一個平的表面。在其上布置了由一個第五絕緣結構216包圍的第三金屬化平面215，它與此第五絕緣結構形成一個平的表面。在布置在第五絕緣結構216和第三金屬化平面215之上的鈍化層217中，安排了接點孔218，第三金屬化平面215可以經這些接點孔接點接通。
在藉助以下圖4至10中闡述在三層工藝(Dreilagenprozess)製造的存儲單元裝置中，單元陣列Z和外圍區P通過垂直的虛線標記。
將50至100nm厚度的一個第一SiO2層41，30至50nm厚度的一個第一Si3N4層42，和400至800nm厚度的將一個第三SiO2層43安放到由矽制的半導體襯底40的表面上(請參閱圖4)。藉助(未示出的)光刻膠掩模和各向異性的刻蝕來結構化第二SiO2層43，使得部分地暴露出第一Si3N4層42的表面。此時在第二SiO2層43的側面產生一個第一溝槽44。第一溝槽44平行於襯底40的表面具有一個截面，此截面決定隨後要製造的第一導線和一個第一金屬化平面的形狀。
通過以約50nm的厚度澱積一個第一TaN/Ta層45，和以這樣的厚度也就是使得填滿第一溝槽44，來澱積一個第一銅層46，並且隨後通過直到第二SiO2層43表面的化學機械拋光，形成埋入到溝槽44中的第一導線和第一金屬化平面(請參閱圖5)。
隨後整面積地以10至30nm的厚度安放由Ta，Ti，W，Mo或Nb制的一個第一阻擋層47，一個層序列48和以10至30nm的厚度安放由Ta，Ti，W，Mo或Nb制的一個第二阻擋層49。層序列48含有具有Co或Fe，Ni，Cr，Mn，Gd，Dy的一個第一鐵磁層，由Al2O3，NiO，HfO2，TiO2，NbO，SiO2，Cu，Au，Ag或Al制的一個非磁性層，和具有NiFe，Co或Fe等等的一個第二鐵磁層。層序列48具有約10至20nm的厚度，並且適合於製造磁致電阻存儲元件。
在採用(未示出的)光刻結構化的光刻膠掩模作為刻蝕掩模的條件下，通過用含Cl和/或F的刻蝕氣體對銅和SiO2選擇性地各向異性的刻蝕，來結構化第一阻擋層47，層序列48和一個第二阻擋層49。此時從層序列48中產生網格狀布置的磁致電阻存儲元件(請參閱圖6)。
隨後通過CVD澱積和通過化學機械的平面化對第二阻擋層49選擇性地平面化一個第三SiO2層411。第三SiO2層411側面完整地包圍磁致電阻存儲元件。
以30至50nm的層厚安放，和藉助(未示出的)光刻膠掩模和用含F的刻蝕氣體混合物(例如CF4/O2，SF6/He)的各向異性的刻蝕來結構化第二Si3N4層412，使得暴露出在外圍區P範圍中的第三SiO2層411的表面。第二Si3N4層412因此僅保留在單元陣列Z的範圍中，並且覆蓋第二阻擋層49和第三SiO2層411(請參閱圖7)。
在其上，以400至800nm的厚度澱積一個第四SiO2層413。藉助光刻工藝步驟在第四SiO2層413的表面上生成光刻膠掩模414，此光刻膠掩模在單元陣列Z的範圍中規定第二導線，而在外圍區P的範圍中規定接點的布置。此時在隨後在其中形成第二導線或接點的範圍中，第四SiO2層413的表面是暴露的。通過對Si3N4選擇性地用含C和F的刻蝕氣體(例如CHF3/CF4或C4F8/CO)的各向異性刻蝕，在採用光刻膠掩模414作為刻蝕掩模的條件下，結構化外圍區P中的第四SiO2層413和第三SiO2層。此時形成第二溝槽415。隨後通過以約50nm的厚度澱積一個第二TaN/Ta層416，和以300至1000nm的厚度澱積一個第二銅層417來填滿第二溝槽415(請參閱圖8)。所澱積第二銅層的最小厚度取決於Cu澱積工藝的保形性和要充填溝槽的線寬度。
通過化學機械的拋光結構化第二銅層417和第二TaN/Ta層416。此時在單元陣列中形成第二導線418，和在外圍區P中形成與第二導線418連接的接點419和連接導線420(請參閱圖9)。
以30至50nm的厚度整面積地安放一個第三Si3N4層421。在其上以400至800nm的厚度安放一個第五SiO2層422。在採用光刻所生成的光刻膠掩模作為(未示出的)刻蝕掩模的條件下，通過用含C和F的氣體的各向異性刻蝕生成第三溝槽423，用一個第三TaN/Ta層424和一個第三銅層425填滿這些第三溝槽。以約50nm的厚度澱積第三TaN/Ta層424，和以300至1000nm的厚度澱積第三銅層425。
通過化學機械的拋光結構化第三銅層425和第三TaN/Ta層424。此時暴露出第三溝槽423之外的第五SiO2層422。在第三溝槽423中形成一個第三金屬化平面426(請參閱圖10)。將50nm厚度的一個Si3N4層427，由在等離子體CVD工藝中以300nm厚度生成的SiO2層428，和在等離子體CVD工藝中以500至600nm厚度生成的一個Si3N4層429組成的鈍化雙層，澱積到第五SiO2層422的和第三金屬化平面426的表面上。藉助光刻生成的掩模在Si3N4層429，SiO2層428和Si3N4層427中打開伸到第三金屬化平面426上的接點孔430。
可以有利地如下修改存儲單元裝置的這種集成為三層金屬化工藝的製造在第二阻擋層49，層序列48和第一阻擋層47的結構化之後，通過各向異性的RIE工藝(例如在採用含C和F的刻蝕氣體的條件下)如此反刻蝕第三SiO2層411，使得通過SiO2側牆橫向絕緣存儲元件。隨後儘可能保形地澱積第二Si3N4層412。在不結構化此第二Si3N4層412的情況下，澱積和通過短的CMP工藝平面化第四SiO2層413。然後像在已經簡述的工藝進程中那樣，對第二Si3N4層412選擇性地結構化第四SiO2層413，並且對層411的SiO2側牆和對第二SiO2層43選擇性地結構化第二Si3N4層412。所有其它的工藝步驟與在已經簡述的工藝進程中的工藝步驟等同。
這些工藝修改有以下的優點首先節省一個光刻的結構化平面。第二通過Si3N4層413完全覆蓋單元陣列Z中的和外圍區P中的第一金屬化平面22中的第一導線21，由此與第一TaN/Ta層45相結合避免Cu和另外的活動性的元素(例如Ag)從第一導線21擴散入相鄰的SiO2層(43，412)中，並且因此減小這些層的退化。第三可靠地防止在第二溝槽415結構化期間暴露出存儲元件側壁，並且因此防止存儲元件的電氣旁路。
在存儲單元裝置的單元陣列中布置了互相平行分布的條形的第一導線51和第二導線52。第二導線52同樣是條形的和互相平行分布的。第二導線52交叉第一導線51。在第一導線51之一和第二導線52之一之間的交叉範圍中，分別布置了一個磁致電阻存儲元件53，此磁致電阻存儲元件53具有一個第一鐵磁層531，一個非磁性層532和一個第二鐵磁層533。磁致電阻存儲元件53的截面分別是矩形的，拉長六角形的或橢圓的。橫向的尺寸與第一導線51和第二導線52的寬度是可比的。第一鐵磁層531和第二鐵磁層533具有分別為3至10nm的厚度。非磁性層532具有1至3nm的厚度。第一鐵磁層531含有Co。非磁層532含有Al2O3。第二鐵磁層533含有NiFe。第一導線51和第二導線52分別含有Cu(請參閱圖11)。
磁致電阻存儲元件53的電阻取決於第一鐵磁層531和第二鐵磁層533的磁化方向。在兩個層互相平行磁化時，電阻比在反平行磁化時的小。
權利要求
1.存儲單元裝置，-在此存儲單元裝置上，在單元陣列中安排了第一磁致電阻存儲元件，這些第一磁致電阻存儲元件網格狀布置在一個第一平面中，並且這些第一磁致電阻存儲元件分別布置在一個第一導線和一個第二導線之間，-在此存儲單元裝置上，在外圍區內安排了至少一個第一金屬化平面，一個第二金屬化平面和接點，在此通過接點實現第一金屬化平面和第二金屬化平面之間的局部電氣連接，-在此存儲單元裝置上，第一導線和第一金屬化平面布置在同一個平面中，-在此存儲單元裝置上，第二導線和接點布置在同一個平面中。
2.按權利要求1的存儲單元裝置，-在此存儲單元裝置上，第一導線和第一金屬化平面基本上具有同一厚度，-在此存儲單元裝置上，第二導線和接點由一種金屬間電介質包圍，並且基本上在同一高度上用金屬間電介質封閉。
3.按權利要求1的存儲單元裝置，-在此存儲單元裝置上，在單元陣列中安排了第三導線，-在此存儲單元裝置上，在第二平面中布置了第二磁致電阻存儲元件，這些第二磁致電阻存儲元件分別布置在第二導線之一和第三導線之一之間，-在此存儲單元裝置上，第三導線和第二金屬化平面布置在同一個平面中。
4.按權利要求3的存儲單元裝置，-在此存儲單元裝置上，第一導線和第一金屬化平面基本上具有同一厚度，-在此存儲單元裝置上，第二導線和接點由一種金屬間電介質包圍，並且基本上在同一高度上用金屬間電介質封閉，-在此存儲單元裝置上，第三導線和第二金屬化平面基本上具有同一的厚度。
5.按權利要求1至4之一的存儲單元裝置，-在此存儲單元裝置上磁致電阻存儲元件分別具有一個第一鐵磁層，一個非磁性層和一個第二鐵磁層，-在此存儲單元裝置上第一鐵磁層和第二鐵磁層含有Fe，Ni，Co，Cr，Mn，Gd和/或Dy，並且分別具有在2nm和20nm之間範圍中的一個厚度，-在此存儲單元裝置上非磁性層含有Al2O3，NiO，HfO2，TiO2，NbO，SiO2，Cu，Au，Ag和/或Al，並且具有在1nm和5nm之間的一個厚度。
6.按權利要求1至5之一的存儲單元裝置，-在此存儲單元裝置上，單元陣列中的導線含有Al，Cu，W或矽化物，-在此存儲單元裝置上，在第一導線和第一磁致電阻存儲元件之間，在第一磁致電阻存儲元件和第二導線之間，在第二導線和第二磁致電阻存儲元件之間，和/或在第二磁致電阻存儲元件和第三導線之間分別安排了一個擴散阻擋層。
7.用於製造存儲單元裝置的方法，-在此方法上，在半導體襯底的一個主面上，通過一個第一導電層的澱積和結構化，在單元陣列中生成第一導線，和在外圍區內生成一個第一金屬化平面，-在此方法上，在單元陣列中生成分別與第一導線之一連接的第一磁致電阻存儲元件，-在此方法上，通過一個第二導電層的澱積和結構化，在單元陣列中形成與第一磁致電阻存儲元件連接的第二導線，和在外圍區內形成與第一金屬化平面連接的接點，-在此方法上，通過一個第三導電層的澱積和結構化，在外圍區內形成與接點連接的一個第二金屬化平面。
8.按權利要求7的方法，-在此方法上，在半導體襯底的主面上生成一個第一絕緣層，-在此方法上，在第一絕緣層中生成一個第一溝槽，此第一溝槽的幾何形狀與第一導線和第一金屬化平面的幾何形狀相適應，-在此方法上，為了形成第一導線和第一金屬化平面用第一導電層填滿第一溝槽，平面化此第一導電層，使得暴露出第一絕緣層的表面，-在此方法上，在生成第一磁致電阻存儲元件之後，生成一個第二絕緣層，在此第二絕緣層中形成第二溝槽，這些第二溝槽的幾何形狀與第二導線和接點的幾何形狀相適應，-在此方法上，為了形成第二導線和接點用第二導電層填滿第二溝槽，平面化此第二導電層，使得暴露出第二絕緣層的表面，-在此方法上，生成一個第三絕緣層，在此第三絕緣層中形成第三溝槽，這些第三溝槽的幾何形狀與第二金屬化平面的幾何形狀相適應，-在此方法上，為了形成第二金屬化平面用第三導電層填滿第三溝槽，平面化此第三導電層，使得暴露出第三絕緣層的表面。
9.按權利要求7的方法，-在此方法上，在形成第二導線和接點之後，形成分別與第二導線之一連接的第二磁致電阻存儲元件，-在此方法上，在結構化第三導電層時，在單元陣列中形成與第二磁致電阻元件連接的第二導線。
10.按權利要求9的方法，-在此方法上，在半導體襯底的主面上生成一個第一絕緣層，在此第一絕緣層中形成第一溝槽，這些第一溝槽的幾何形狀與第一導線和第一金屬化平面的幾何形狀相適應，-在此方法上，為了形成第一導線和第一金屬化平面，用第一導電層填滿第一溝槽，平面化此第一導電層，使得暴露出第一絕緣層的表面，-在此方法上，在形成第一磁致電阻元件之後，生成一個第二絕緣層，在此第二絕緣層中生成第二溝槽，這些第二溝槽的幾何形狀與第二導線和接點的幾何形狀相適應，-在此方法上，為了形成第二導線和接點用第二導電層填滿第二溝槽，平面化此第二導電層，使得暴露出第二絕緣層的表面，-在此方法上，在形成第二磁致電阻存儲元件之後，生成一個第三絕緣層，在此第三絕緣層中形成第三溝槽，這些第三溝槽的幾何形狀與第三導線和第二金屬化平面的幾何形狀相適應，-在此方法上，為了形成第三導線和第二金屬化平面用第三導電層填滿第三溝槽，平面化此第三導電層，使得暴露出第三絕緣層的表面。
全文摘要
在存儲單元裝置中,在單元陣列(Z1)中,在第一導線(11)和第二導線(12)之間布置了磁致電阻存儲元件(13)。在外圍(P1)中安排了一個第一金屬化平面(14),一個第二金屬化平面(15)和接點(16),這些接點(16)將第一金屬化平面(14)與第二金屬化平面(15)連接。第一導線(11)和第一金屬化平面(14),以及第二導線(12)和接點(16)分別布置在同一個平面中,使得它們是通過各自一個導電層的結構化可製造的。
文檔編號H01L21/8246GK1349650SQ00806827
公開日2002年5月15日 申請日期2000年2月1日 優先權日1999年2月26日
發明者S·施瓦茨爾, U·舍勒 申請人:因芬尼昂技術股份公司