具有新型採樣策略的高級處理控制的製作方法

2023-10-27 04:46:57 2

專利名稱：具有新型採樣策略的高級處理控制的製作方法
具有新型採樣策略的高級處理控制
背景技術：
為了提高生產質量及效率，高級處理控制(APC)被應用到半導體集成電路(IC)技 術中，尤其是當半導體IC技術正持續向具有更小特徵尺寸以及更大密度的電路設計發展。 在利用高級處理控制(APC)的半導體工藝過程中，執行各種測量。但是，在半導體製造中現 有用於高級處理控制的測量給計量設置了沉重的負擔。此外，現有的測量具有基於工程師 經驗人工選擇的、精度和效率有限的採樣率、採樣區域/位置。在決定採樣率時不存在風險 管理。此外，太多測量點需要達到用於正確APC應用的可接受精度。因此，對具有高級處理 控制的半導體處理工具的持續改善是期望的。

發明內容
因此，本發明提供了一種半導體製造方法。該方法包括對第一多個半導體晶片執 行第一工藝；基於工藝質量確定第一多個半導體晶片的採樣率(f)；確定第一多個半導體 晶片的採樣區域和採樣點；根據採樣率、採樣區域和採樣點，測量第一多個半導體晶片的子 集；根據測量修正第二工藝；以及向第二多個半導體晶片應用第二工藝。在一個實施例中，執行第一工藝還包括執行選自蝕刻、光刻曝光。離子注入、沉積、 拋光和熱氧化中的一個工藝。確定採樣率f 可以包括根據工藝能力Cpk確定採樣率。確定 採樣率可以包括使用平均輸出質量(A0Q)通過公式AOQij = (l-FjPij使工藝能力Cpk與 採樣率f相關聯，其中i表示產品i，j表示處理工具LAOQij表示用於產品i和處理工具j 的平均輸出質量，F.j表示用於產品i和處理工具j的平均採樣率，以及表示用於產品i 和處理工具j的缺陷率。可以根據公式= fVTfij+d-fiPP/確定，其中表示用於 產品i和處理工具j的採樣率，w為一批採樣晶片數量，以及Pa為接受給定批次的可能性； Pij = 2[l-0(3Cpk(i，j))]，其中①為正態分布函數，以及Cpk(i，j)為用於產品i和處理 工具j的工藝能力參數Cpk ；AOQ.j等於或小於平均輸出質量水平A0QL。所述確定所述採樣 區域和所述採樣點可以包括根據剩餘標準誤差(RSE)確定所述採樣點的數量。所述確定所 述採樣區域和所述採樣點可以包括根據標準偏差(STD)確定所述採樣點的位置。所述確定 所述採樣區域和所述採樣點可以包括使用聚類方法確定所述採樣區域的數量。所述確定所 述採樣率可以包括使用用於室覆蓋率的批次採樣方法確定所述採樣率。本發明還提供了另一個實施例的半導體製造方法。該方法包括對多個半導體晶片 執行工藝；基於工藝質量確定所述多個半導體晶片的最佳採樣率；根據所述最佳採樣率測 量所述多個半導體晶片的一部分；根據所述測量調整所述工藝；以及對半導體晶片執行所 述調整工藝。該方法可以還包括確定所述多個半導體晶片的採樣區域和採樣點的步驟，其 中所述測量包括根據所述採樣區域和所述採樣點測量所述多個半導體晶片的一部分。所述 確定所述採樣區域和所述採樣點可以包括根據剩餘標準誤差(RSE)確定所述採樣點的數 量。所述確定所述採樣區域和所述採樣點可以包括使用聚類方法確定所述採樣區域的數 量。所述確定所述最佳採樣率可以包括根據工藝能力參數Cpk確定所述最佳採樣率。本發明還提供了一個實施例的半導體製造系統。所述系統包括被設計用於處理半
4導體晶片的處理工具；被設計用於根據計量負荷和產品質量確定所述半導體晶片採樣率的 採樣模塊；用於根據所述採樣率測量所述半導體晶片的子集的計量工具；以及用於根據所 述計量工具輸出的測量結果調整工藝的工藝控制模塊。在一個實施例中，所述採樣模塊被設計利用工藝能力參數Cpk確定所述採樣率。 所述採樣模塊可以被設計通過確定晶片識別來確定所述採樣率以優化室覆蓋率。所述採樣 模塊還可以被設計利用聚類方法確定採樣區域的數量。所述採樣模塊還可以被設計利用剩 餘標準誤差(RSE)確定採樣點的數量。所述採樣模塊還可以被設計利用標準偏差(STD)確 定所述採樣點的位置。本發明還提供了另一個實施例的半導體製造方法。該方法包括對第一多個半導體 晶片執行第一工藝；基於工藝質量確定所述第一多個半導體晶片的最佳採樣率；根據所述 最佳採樣率測量所述第一多個半導體晶片的子集；根據所述測量修正第二工藝；以及對第 二多個半導體晶片應用第二工藝。在各種實施例中，所述執行第一工藝可以包括執行選自蝕刻、光刻曝光、離子注 入、沉積、拋光和熱氧化中的一個工藝。所述確定所述最佳採樣率可以包括根據工藝能力 Cpk確定所述最佳採樣率。所述確定所述最佳採樣率可以包括根據所述控制參數Cpk計算 平均輸出質量(A0Q)。所述計算A0Q可以包括使用公式A0Qu = (1-Fj，其中i表示產品 i，j表示處理工具LAOQij表示用於產品i和處理工具j的平均輸出質量，表示用於產品 i和處理工具j的平均採樣率，以及表示用於產品i和處理工具j的缺陷率。可以根 據= fij/Tfij+d-fjP；1確定，其中fij表示用於產品i和處理工具j的採樣率，W為一批 採樣晶片數量，以及Pa為接受給定批次的可能性。在一個實施例中，= 2[1-0 (3Cpk(i， j))]，其中①為正態分布函數，以及Cpk(i，j)為用於產品i和處理工具j的工藝能力參數 Cpk。所述確定所述最佳採樣率可以包括利用虛擬計量方法確定所述最佳採樣率。所述確 定所述最佳採樣率可以包括使用用於室覆蓋率的批次採樣方法確定所述最佳採樣率。所述 確定所述最佳採樣率可以包括使用動態晶片採樣技術確定所述最佳採樣率。本發明還提供了另一個實施例的半導體製造方法。該方法包括對多個半導體晶片 執行工藝；基於工藝質量確定所述多個半導體晶片的最佳採樣率；根據所述最佳採樣率測 量所述多個半導體晶片的一部分；根據所述測量調整所述工藝；以及對其他半導體晶片應 用所述調整工藝。在各種實施例中，所述確定可以包括利用工藝能力參數Cpk確定所述最佳採樣 率。所述確定還可以包括確定所述最佳採樣率大於預定最小採樣率。所述確定還可以包括 根據計量負荷確定最佳採樣率。所述確定還可以包括利用虛擬計量技術確定所述最佳採樣率。


本發明當結合附圖閱讀時將從下文的詳細說明得到最好的理解。需要強調的是， 根據工業標準實踐，各種結構沒有按照比例繪製。事實上，為清楚描述的目的，各種結構的 尺寸可以任意增加或減小。此外，為了簡化目的所有的結構可以不在所有的附圖中顯示。圖1為根據本發明不同方面構造的一個半導體處理系統的實施例的示意圖；圖2為在根據本發明一個實施例的不同方面構造的圖1的半導體處理系統中執行的採樣過程流程圖；圖3為根據本發明一個實施例的不同方面構造的Cpk與採樣率示例圖；圖4為在根據本發明另一個實施例的不同方面構造的圖1的半導體處理系統中執 行的採樣過程流程圖；圖5為根據本發明一個實施例的不同方面構造的剩餘標準誤差(RSE)與點數示例 圖；圖6為根據本發明一個實施例的不同方面構造的區域數據與洩露距離的示例圖， 其中洩露距離用於聚類方法中用來判斷採樣區域的數量；圖7為半導體製造系統方框圖，其中使用了圖1的半導體處理系統。
具體實施例方式本發明通常涉及光刻系統以及使用該系統的方法。但是，應當理解，下文的公開提 供了許多不同的實施例，或者例子用於執行本發明的不同結構。下文中描述特定部件和設 置的例子以簡化本發明。當然，它們僅僅為示例性，目的不在於限制本發明。參考圖1，該圖顯示了本發明實施例的半導體處理系統100的示意圖。下面，將詳 細解釋半導體處理系統100和執行該系統的方法。半導體處理系統100包括示例處理工具 102，該工具被設計用於對一個或多個半導體晶片104執行一個半導體工藝。半導體處理工 具102被設計用來執行例如蝕刻、沉積、熱氧化、注入、光刻曝光以及離子注入等半導體工 藝。在一個實施例中，半導體工具102為蝕刻工具，作為一個步驟用來蝕刻半導體襯底中的 溝槽，從而形成淺溝槽隔離(STI)。在另一個例子中，蝕刻工具在雙鑲嵌工藝中用於蝕刻位 於形成互連結構的電介質層中的溝槽。在另一個實施例中，半導體處理工具102為沉積工 具，例如化學氣相沉積(CVD)工具或者物理氣相沉積(PVD)工具。例如，CVD沉積工具用來 在半導體晶片上形成電介質層用於隔離。在另一個例子中，PVD工具用來形成金屬層用於互 連。在另一個實施例中，半導體處理工具為離子注入工具，用於執行離子注入工藝，從而在 半導體襯底中形成一個或多個摻雜特徵，例如源極/漏極或者阱。在另一個實施例中，半導 體處理工具為化學機械拋光(CMP)工具，用來拋光晶片以減小其厚度，並提供平整表面。在 另一個實施例中，半導體處理工具為光刻曝光工具，利用輻射能量曝光晶片上的成像層，從 而形成用於其他處理步驟，例如蝕刻、沉積或者離子注入的圖案化成像層。在一個例子中， 半導體處理工具可以是具有相同或不同的處理功能的多個處理室的聚類(cluster)工具。 例如，PVD工具可以包括四個處理室，一個用於形成氮化鈦，一個用於形成鈦，並且其他兩個 分別用於形成鋁。半導體晶片104包括矽晶片。可選的，半導體晶片可以是矽鍺晶片或者其他合適 的半導體材料的晶片。半導體晶片可以包括一部分集成電路和互連結構。例如，半導體晶 片可以包括各種矽中的參雜特徵，並且可以額外地包括其他特徵，例如柵極和/或金屬線。 半導體晶片104被送入到半導體處理工具102上，半導體處理工具102的預定工藝被作用 到半導體晶片104上。然後，根據採樣模塊108確定的最佳採樣，半導體晶片104被選擇性 地送到一個或多個用於測量的計量工具106，這樣僅半導體晶片的子集由計量工具所測量。計量工具106可以是電學、光學和/或分析工具，例如顯微鏡、微分析工具、線寬 測量工具、粒子分布工具、表面分析工具、應力分析工具、電阻係數和接觸電阻測量工具、遷移率和載流子濃度測量工具、結深度測量工具、膜厚度測量工具、柵極氧化物完整性測試工 具、C-V測量工具、聚離子束(FIB)以及其他測試和測量工具的其中一個。在本特定實施例 中，計量工具106能夠在處理工具102執行處理之後，測量晶片104的一個或多個相關參 數。例如，當處理工具是用來蝕刻晶片中溝槽的蝕刻工具時，計量工具可以是能夠測量溝槽 深度和/或溝槽寬度的工具。在另一個實施例中，當處理工具是沉積工具，用來在晶片上形 成材料薄膜時，計量工具可以是能夠測量薄膜厚度的工具。在再一個實施例中，當處理工具 是離子注入工具，用來在晶片中形成各種摻雜特徵時，計量工具可以是能夠測量摻雜濃度 和/或電阻的工具。測量步驟有製造成本，並且影響生產量和晶片周期。因此，僅部分晶片 由計量工具進行測量。在現有實踐中，晶片的子集基於工程師經驗人工從處理的晶片104 中選擇。此外，在現有實踐中，即將被測量的區域和位置也是人工選擇。根據本發明，採樣 基於工藝質量來確定，並且可以額外基於計量負荷確定。特別地，採樣可以動態調整，並且 基於工藝質量、計量負荷和/或其他工藝特徵來確定。採樣模塊108可以包括兩個子模塊。在一個實施例中，採樣模塊108包括採樣率 子模塊108a，採樣率子模塊108a被設計用於基於工藝質量來確定最佳採樣率(或者採樣 率)。採樣率定義為採樣頻率，或者換言之為一段時間內已測量晶片與製造晶片的比率。採 樣率由工藝質量確定。特別地，最佳採樣率由採樣率子模塊108a利用工藝能力係數Cpx確 定數量。在另一個實施例中，採樣模塊108包括採樣區域/點子模塊108b，採樣區域/點 子模塊1 08b被設計用來基於工藝質量和/或產品質量的各種特性，確定採樣區域、採樣 點和/或採樣區域和採樣點的數量。晶片通常被劃分為多個區域。在一個例子中，以掩模 (reticle)(或掩模mask)限定的電路圖案被傳送到晶片的一個區域，並且對晶片的每個區 域重複上述工藝。在另一個例子中，晶片區域包括管芯。由於晶片包括多個區域，因此考慮 製造成本和效率，僅晶片中的區域的子集能夠被測量。這些測量的區域稱作為採樣區域。此 外，僅能夠測量區域中或者晶片其他位置中的一個或多個位置。這些測量位置被稱為採樣 點。在不同例子中，採樣點位於中心或者區域的邊緣。在其他例子中，採樣點位於晶片的中 心或者邊緣，或者晶片的劃線處。在不同例子的採樣區域/點中，被測量的全部區域的數量 可以使用聚類方法確定。被測量的黃金點數量可以根據剩餘標準誤差(RSE)確定。黃金點 的位置可以根據標準偏差確定。在另一個實施例中，採樣模塊108包括採樣率子模塊108a 和採樣區域/點子模塊108b，從而根據的工藝質量和/或產品質量的不同特徵，為採樣效率 和覆蓋率協調該兩個子模塊以動態調整和優化採樣率、採樣區域和採樣點。在又一個實施 例中，兩個子模塊108a和108b結合在一起利用優化的協調和效率來確定採樣率和採樣區 域/點。採樣模塊108及其方法將詳細說明如下。根據採樣率子模塊108輸出的最佳採樣率選擇晶片子集。此後，根據批次採樣方 法通過確定處理室識別以及晶片識別來進一步確定晶片子集，從而優化室覆蓋率。此外或 者替代地，相應地選擇採樣區域/點。由此，所選的晶片子集在選擇的區域/點上通過計 量工具106測量，測量結果被提供到工藝控制模塊110用於分析、提取和/或計算，以發現 產品參數偏差和/或工藝偏差。測量結果可以包括例如，電阻(sheet resistance)、反射 率、應力、粒子密度以及臨界尺寸。工藝偏差和/或產品性能偏差被進一步反饋到處理工具 102，並且/或者通過修改或調整相關處理條件、參數和/或方法，前饋到第二處理工具112。 第二處理工具112是被設計用於在處理工具102執行的工藝之後，對半導體晶片執行第二處理步驟的另一個處理工具。例如，處理工具102為蝕刻工具，以形成柵極結構，第二處理 工具112為離子注入工具，以執行離子注入從而調整相關電學參數，例如飽和電流Isat。圖2顯示了由圖1所示半導體處理工具的採樣速率子模塊108a執行的採樣過程 200的流程圖。其中圖1的半導體處理工具根據本發明一個實施例的不同方面構造。通過 參考圖1和圖2，採樣過程200首先開始的是步驟202，在該步驟中基於在時間周期，例如一 個月內採集的製造數據計算工藝能力(指數或參數)Cpk。工藝能力參數Cpk為測量工藝 的工藝質量的指數，或者相對工藝的自然變率，工藝多麼接近達到其規格限制。指數Cpk越 大，工藝超出規格的可能性越小。工藝能力Cpk測量工藝與目標的接近程度，以及工藝與平 均性能的一致性。產品質量也與工藝質量Cpk相關。指數Cpk越大，由相關工藝處理的晶 片總產品質量越高。通過計算工藝質量Cpk，工藝質量和/或產品質量能夠因此被正確評估。Cpk可以 數學定義為Cpk = min [ (USL- u )/3 o , (u -LSL) /3 o ]其中y為平均值，o為標準偏差，USL為上規格限制，以及LSL為下規格限制。過程200繼續步驟204，以確定是否使用了虛擬計量方法。為了保存實際計量測 量，虛擬計量方法可以額外地或替代地用於預測計量結果。在一個實施例的虛擬計量方法 中，從處理工具中提取不同特性的處理工具。然後，基於處理方法、處理條件(即設置)以 及處理工具的特性，能夠預測處理工具對晶片的處理結果。在一個實施例中，根據工藝質量 和產品質量，實際計量測量可以在一段時間內被減少或者替代。例如，在高級處理控制由於 少量偏差導致一段時間內較少或者略過的情況下，可以使用通過虛擬計量方法得到的預測 結果。過程200接下來是步驟206，在該步驟中根據Cpk確定採樣率。圖3提供了根據本 發明實施例不同方面構造的Cpk與採樣率的示例示意圖。在該圖300中，限定了 x軸表示 工藝能力Cpk以及y軸表示採樣率(標識為「f」)的曲線。在一個實施例中，如圖3所示， 若Cpk為1.5，則採樣率f = 0.673。在另一個實施例中，如果Cpk為1.57，則採樣率f = 0.15。最小採樣率可以額外限定為fmin。在本實施例中，最小採樣率限定為0.10或10%。 採樣率f可以進一步由最小採樣率檢查。如果從Cpk確定的採樣率小於最小採樣率，則最 終採樣率可以選擇為最小採樣率。在本實施例視圖中，在w表示的一批次採樣晶片的數量 為3，並且平均輸出質量水平(A0QL)為2ppm(百萬分之二)。在基於工藝能力Cpk確定最佳採樣率f之前，限定f關於Cpk的公式用於此目的。 圖3的視圖300中提供的曲線f-Cpk為f與Cpk之間數量關係的例子。在一個實施例中， 關於Cpk與f的相關公式定義如下。平均輸出質量(A0Q)定義為AOQ。. = (l-FjP。.，其中i表示產品i，j表示處理工 具^AOQij表示用於產品i和處理工具j的平均輸出質量，表示用於產品i和處理工具j 的平局採樣率以及表示用於產品i和處理工具j的缺陷率。進一步定義為= f,/ [f^+d-fjP；1，其中表示用於產品i和處理工具j的採樣率，w為一批次採樣晶片數量， 以及Pa為接受給定批次的可能性。缺陷率進一步定義為= 2[1-0 (3Cpk(i，j))]，其中 o為正態分布函數，以及Cpk(i，j)為用於產品i和處理工具j的工藝能力參數Cpk。在本 步驟中，平均輸出質量水平A0QL為給定的，並且還提供=AOQij，從而與公式AOQij = < A0QL一致。因此，根據給定的參數和函數，包括AOQ^AOQI^PyW，O, i以及j，採樣率與工藝能 力Cpk數量相關。當根據一段時間內採集的產品歷史數據確定Cpk時，採樣率可以相應地 確定。此外，由於在工藝改變的同時採樣率將發生改變，因此採樣率是動態的，並因而工藝 能力Cpk改變。更一般來說，採樣率f根據由例如工藝能力Cpk的指數表示的工藝質量動 態確定，且具有降低製造成本、增強的產品覆蓋以及反映工藝轉換、偏移或其他任意變化的 最佳精確度。此外，可以在確定最佳採樣率中進一步考慮計量負荷。例如，基於最大計量負荷， 最大採樣率可以根據該最大計量負荷給定。如果由Cpk確定的採樣率大於最大採樣率，則 可以選擇最佳採樣率為最大採樣率。過程200可以繼續到步驟208，以使用晶片識別以及用於全部樣室分布(chamber coverage)的相關處理室識別確定採樣晶片。在一個實施例中，晶片的採樣子集基於晶片識 別根據處理室進行選擇，其中所述處理室進行晶片處理，這樣各種處理室可以由採樣晶片
完全覆蓋。圖4顯示了在圖1所示半導體處理系統中採樣區域/點子模塊108b執行的採樣 過程350的流程圖，其中圖1的半導體處理系統根據本發明另一個實施例的不同方面構造。 採樣過程350首先開始的是步驟352，在該步驟中在一段時間，例如一個月內從計量工具和 /或處理工具中採集與處理晶片有關的製造數據。然後，相對處理晶片的一個或更多臨界參 數分析製造數據，從而各種特徵數將被提取並被用於下面的幾個步驟中，以確定用於採樣 的黃金點和全區域的數量和位置。過程350接下來是步驟354，在該步驟中使用剩餘標準誤差(RSE)確定採樣黃金點 「n」的數量。採樣黃金點由用於相關數據的計量工具配置在將被測量的晶片上。對於用於 測量的所選晶片，採樣黃金點的數量也需要計量工具在測量之前確定。RSE可以定義為總體 平均值的採樣平均預測的標準偏差。RSE也可以看作為採樣平均值相對真實平均值的誤差 標準偏差。RSE通常由總標準偏差除採樣尺寸的平方根的採樣估計進行估計，即RSE = s/ Sqt(m)，其中s為採樣標準偏差，以及m為採樣尺寸。因此，RSE可以根據在步驟352中收 集的製造數據確定。採樣黃金點n的數量可以根據給定RSE確定。如圖5所示，RSE(區域 平均值)被標記為採樣點數量(#)的函數。在一個實施例中，當選擇RSE小於約0. 16時， 則採樣點的數量應為每區域2個，或者更多。接下來是過程350的步驟356，在該步驟使用標準偏差(STD)確定採樣黃金點的位 置。STD為數據集的變率或差量測量。高標準偏差表示數據在大範圍數值內「展開」，而低 標準偏差表示所有的數據點非常接近相同值。STD被定義為STD = Sqr[E((X-m)2)]，其中x 為隨機變量，E表示變量x的平均，以及m為變量x的平均值。使用上述定義公式，可以計 算STD為例如圖案化光阻臨界尺寸(CD)的參數。在一個例子中，經過一段時間對區域中每 個點計算STD為一個參數，例如上周內在該點測量的所有晶片。然後，在區域中的所有這些 點中，具有最小STD的點將被選擇作為測量位置，由於該點固定。然後是除第一選擇點之外 的下一個具有最小STD的點。重複上述操作，直至採樣黃金點的數量被全部確定。過程350接下來是步驟358，該步驟中使用簇群(聚類)方法確定將被測量的整 個區域(採樣區域)的數量。在該步驟中，按照預定或給定標準，將晶片的所有區域分組到 多個組中。然後，每個組中的至少一個全區域需要測量。因此，在一個實施例中，採樣區域
9的數量將是區域組的數量。聚類方法可以用來確定數據集中的自然子分組。這裡存在各種 聚類技術。在一個實施例中，聚類方法包括經典層次聚類(HC)方法。HC方法可以用於利用 自聚類(自下而上)方法分組的各種數據的分析。聚類步驟開始利用每個數據作為單獨簇 群(cluster)。這些簇群然後依次合併在一起，從而形成新的更大的簇群，直至所有的數據 位於一個大的簇群中。簇群的順序由層級二進位樹或樹形關係圖表示，它能夠以稱為洩漏 距離或歐幾裡得距離的特定層級等級進行切割，從而獲得期望數量的簇群。簇群的拓撲結 構為二進位樹。在聚類過程中，簇群數量可以僅減少。由於每個數據將被分配到一個並且 僅一個簇群中，HC方法是確定性的。產生大量簇群，其是數據結構探索的有用特徵。一個 例子如圖6的視圖380所示，其中x軸表示所有數據，例如不同區域內的光阻圖案平均臨界 尺寸，y軸表示洩漏距離。當以大約15的等級切割洩漏距離時，則可以獲得4個簇群。這 本特定例子中，4個區域被選擇用於採樣。過程350可以前進到步驟360，在該步驟中根據預定規則確定採樣區域的位置。在 一個例子中，首先選擇中心區域，然後計算0°和45°區域，以基於一些有效指數，例如步 驟356中使用的指數，來觀察哪個區域更好。圖7顯示了集成電路製造系統400，在該系統中圖1的半導體處理系統100可以被 使用或者分布在該系統中。製造系統400包括多個實體402、404、406、408、410、412、414、
416......N，這些實體由通信網絡418連接。網絡418可以是單個網絡或者可以是各種不
同的網絡，例如區域網和互連網，並且可以包括有線和無線通信信道。在本實施例中，實體402表示用於協同的服務系統，實體404表示用戶，例如監控 所關心產品的產品工程師，實體406表示工程師，例如控制工藝和相關方法的處理工程師， 或者監控或調整處理工具條件和設置的設備工程師，實體408表示用於IC測試和測量的計 量工具，實體410表示半導體處理工具，實體412表示與處理工具410相關的虛擬計量模 塊，實體414表示與處理工具410以及其他附加處理工具相關的高級處理控制模塊，以及實 體416表示與處理工具410相關的採樣模塊。每個實體可以與其他實體相互作用，並可以 向其他實體提供集成電路製造、處理控制和/或計算性能，以及/或者從其他實體上接收上 述這些性能。為了集成電路製造以及集成電路製造高級處理控制的目的，集成電路製造系統 400激活這些實體中的相互作用。在本實施例中，高級處理控制包括，根據計量結果調整可 應用到相關晶片的一個處理工具的處理條件、設置和/或方法。在另一個實施例中，根據基 於工藝質量和/或產品質量確定的最佳採樣率，從處理晶片的子集中測量計量結果。在另 一個例子中，計量結果根據基於工藝質量和/或產品質量各種特徵確定的最佳採樣區域/ 點，從處理晶片的子集中選擇的區域和點中測量。由IC製造系統400提供的一個性能可以使得在例如設計、操作、處理、計量和高級 處理控制等領域實現協同及信息訪問。IC製造系統400提供的另一個性能是使設備之間， 例如計量工具與處理工具之間結合為一個整個的系統。這樣的結合可使得設備能夠配合其 行為。例如，結合計量工具和處理工具可以使得製造信息更有效地合併到製造工藝或者APC 模塊中，並且可以使得來自計量工具在線測量或者現場測量的晶片數據結合到相關的處理 工具中。本發明提供了半導體處理系統以及使用該處理系統的方法的各種實施例。其他的
10變化也可以位於本發明的範圍內。在一個實施例中，方法200的各個步驟可以至少部分並 行地執行。在另一個實施例中，晶片採樣子集可以基於工藝質量、虛擬計量指數、計量負荷、 工具健康指數和室覆蓋的其他組合進行選擇。虛擬計量指數被定義為通過虛擬計量方法預 測的晶片平均參數。例如，虛擬計量指數可以定義為利用虛擬計量方法預測的沉積薄膜的 平均厚度。工具健康指數為指示處理工具狀態的參數。例如，沉積工具的工具健康指數可 以定義為在給定設置下處理工具的平均沉積率。如果平均沉積率過高或過低，則其可以表 示處理工具正經歷著一定偏移或變化。處理工具的設置可以根據計量結果進行調整。
本發明已經關於最佳實施例進行描述，對於本領域的普通技術人員而言，在閱讀 本發明公開內容之後顯而易見的改進或修改視為落在本發明應用的精神和範圍內。應當理 解，在上述公開和某些情況下，設定了各種修改、變化和替換。本發明的一些特徵將在不對 應使用其他特徵的情況下被應用。因此，恰當的是，所附權利要求是寬範圍地且與本發明的 範圍一致的方式構造。
權利要求
一種半導體製造方法，包括如下步驟對每個具有多個區域的第一多個半導體晶片執行第一工藝；基於工藝質量確定所述第一多個半導體晶片的採樣率；確定所述第一多個半導體晶片的採樣區域和採樣點；根據所述採樣率、所述採樣區域以及所述採樣點，測量所述第一多個半導體晶片的子集；根據所述測量修正第二工藝；以及對第二多個半導體晶片應用第二工藝。
2.如權利要求1所述的方法，其中所述執行第一工藝的步驟包括執行選自蝕刻、光刻 曝光、離子注入、沉積、拋光和熱氧化組中的一個工藝。
3.如權利要求1所述的方法，其中所述確定採樣率的步驟包括根據工藝能力Cpk確定採樣率。
4.如權利要求3所述的方法，其中所述確定採樣率的步驟包括利用平均輸出質量AOQ 通過公式AOQij = (I-Fij)Pij使所述工藝能力Cpk和所述採樣率相關聯，其中i表示產品i， j表示處理工具j，AOQij表示用於產品i和處理工具j的平均輸出質量，Fij表示用於產品 i和處理工具j的平均採樣率，以及Pij表示用於產品i和處理工具j的缺陷率。
5.如權利要求4所述的方法，其中所述Fij通過公式Fij = fij/Tfij+a-fiPP/定義，其中fij表示用於產品i和處理工具 j的採樣率，W為一批採樣晶片數量，以及Pa為給定批次的接受可能性；Pij = 2[l-c5(3Cpk(i，j))]，其中Φ為正態分布函數，以及Cpk(i，j)為用於產品i和 處理工具j的工藝能力參數Cpk ；以及所述AOQu等於或小於平均輸出質量水平A0QL。
6.如權利要求1所述的方法，其中所述確定採樣區域和所述採樣點的步驟包括根據 剩餘標準誤差RSE確定所述採樣點的數量；或者所述確定採樣區域和採樣點的步驟包括 根據標準偏差STD確定所述採樣點的位置；或者所述確定採樣區域和採樣點的步驟包括 使用聚類方法確定所述採樣區域的數量。
7.如權利要求1所述的方法，其中所述確定採樣率的步驟包括使用室覆蓋率的批次 採樣方法確定所述採樣率。
8.一種半導體製造方法，包括如下步驟 對多個半導體晶片執行工藝；基於工藝質量確定所述多個半導體晶片的最佳採樣率； 根據所述最佳採樣率測量所述多個半導體晶片的一部分； 根據所述測量調整所述工藝；以及 對其他半導體晶片應用所述調整工藝。
9.如權利要求8所述的方法，還包括確定所述多個半導體晶片的採樣區域和採樣點的 步驟，其中所述測量包括根據所述採樣區域和所述採樣點測量所述多個半導體晶片的一 部分。
10.如權利要求9所述的方法，其中所述確定採樣區域和採樣點的步驟包括根據剩餘 標準誤差RSE確定所述採樣點的數量；或者所述確定採樣區域和採樣點的步驟包括使用聚類方法確定所述採樣區域的數量。
11.如權利要求8所述的方法，其中所述確定最佳採樣率的步驟包括根據工藝能力參 數Cpk確定所述最佳採樣率。
12.—種半導體製造系統，包括被設計用於處理半導體晶片的處理工具；被設計用於根據計量負荷和產品質量確定所述半導體晶片採樣率的採樣模塊； 用於根據所述採樣率測量所述半導體晶片的子集的計量工具；以及 用於根據所述計量工具輸出的測量結果調整工藝的工藝控制模塊。
13.如權利要求12所述的系統，其中所述採樣模塊被設計利用工藝能力參數Cpk確定 所述採樣率；或者所述採樣模塊被設計通過確定晶片識別來確定所述採樣率以優化室覆蓋 率；或者所述採樣模塊還被設計利用聚類方法確定採樣區域的數量。
14.如權利要求12所述的系統，其中所述採樣模塊還被設計利用剩餘標準誤差RSE確 定採樣點的數量。
15.如權利要求14所述的系統，其中所述採樣模塊還被設計利用標準偏差STD確定所 述採樣點的位置。
全文摘要
本發明公開了一種半導體製造方法。該方法包括對第一多個半導體晶片執行第一工藝；基於工藝質量確定所述第一多個半導體晶片的採樣率；確定所述第一多個半導體晶片的採樣區域和採樣點；根據所述採樣率、所述採樣區域以及所述採樣點，測量所述第一多個半導體晶片的子集；根據所述測量修正第二工藝；以及對第二多個半導體晶片應用第二工藝。
文檔編號G05B19/418GK101853776SQ200910215218
公開日2010年10月6日 申請日期2009年12月30日 優先權日2009年3月31日
發明者曾衍迪, 牟忠一, 王琪, 王若飛, 範明煜 申請人:臺灣積體電路製造股份有限公司