合封晶片以及合封晶片測試系統的製作方法

2023-05-07 09:13:46

專利名稱：合封晶片以及合封晶片測試系統的製作方法
技術領域：
本發明涉及電子技術領域，具體涉及一種合封晶片以及合封晶片測試系統。
背景技術：
隨著晶片工藝的發展與演進，晶片功能越來越複雜，晶片測試的難度也在不斷提升。目前，晶片製造領域通常使用ATE (Automatic Test Equipment,自動測試設備)來 檢測晶片內集成電路功能的完整性，檢測集成電路功能的完整性是集成電路生產製造的最 後流程，用於確保集成電路生產製造的品質。為了在複雜晶片上實現ATE測試功能，需要在設計階段就增加專門的額外電路用 於晶片測試，這種設計方法被稱為可測試性設計(Design For Test，DFT)。隨著晶片工藝提升，晶片面積不斷下降，當晶片出貨量足夠大的時候，單晶片的制 造成本不斷下降，但ATE測試複雜度的上升要求測試儀器也隨之升級，測試時間也不斷增 長，最終導致測試成本不斷上升，因此，影響晶片成本的關鍵因素逐漸從晶片製造成本變為 了 ATE測試成本。系統級封裝(System in Package, SiP)是一種高度集成化、固件化的系統集成 技術。在最新的系統級封裝技術中，可以將微處理器、存儲器(例如=EPROM和DRAM)、 FPGA (Field-Programmable Gate Array，現場可編程門陣列)、電阻器、電容和電感器合併 在一個容納多達四或五個裸片的封裝中。系統級封裝技術不僅可以大大縮短產品開發上市 時間，而且可以有效降低板級設計複雜度，縮簡訊號延遲時間、降低噪音並減少電容效應， 使信號速度更快。功率消耗也較低。如圖1所示，現有的採用系統級封裝而成的合封晶片，包括第一裸片1、第二裸片 2、至少兩路合封管腳4、基板5以及罩設於第一裸片1、第二裸片2以及基板5兩個側面的 其中一個側面上的外殼9，一路合封管腳4包括至少一個合封管腳4，其中第一裸片1、第二裸片2分別通過導線50與合封管腳4相連；第一裸片1內部功能電路與第二裸片2的內部功能電路通過數據傳輸線相連；第一裸片1的內部功能電路以數字邏輯為主，這種裸片也被稱為主處理器數字裸 片(或稱主控制器裸片，「裸片」英文為Die)，第二裸片2的內部功能電路以模擬邏輯為 主，這種裸片也被稱為模擬裸片；第一裸片1以及第二裸片2固定於基板5兩個側面的其中一個側面上，合封管腳4 固設於基板5兩個側面的其中另一個側面上即遠離外殼9的側面上，合封管腳4延伸出基 板5之外；一路合封管腳4與第一裸片1的內部功能電路相連，一路合封管腳4與第二裸片 2的內部功能電路相連。正常使用採用系統級封裝而成的合封晶片時，將合封管腳與外部設備相連，第一 裸片的內部功能電路可以通過與外部設備相連的合封管腳對外部設備發送控制指令或數據處理結果等正常功能信號，從而控制外部設備完成各種操作或對外部設備輸出數據處理 結果。同時，第一裸片的內部功能電路還可以對第二裸片的內部功能電路發送控制指令或 數據處理結果等正常功能信號，從而控制第二裸片的內部功能電路，使得第二裸片的內部 功能電路完成相應的操作或實現相應的功能。 測試上述採用系統級封裝而成的合封晶片時，將合封管腳與測試設備(例如 ATE)相連，測試設備通過一路合封管腳與第二裸片的內部功能電路相連，可以通過該路合 封管腳完成對第二裸片的內部功能電路部分功能的測試，但對於第二裸片的內部功能電路 與第一裸片的內部功能電路相關的功能(例如數據傳輸線的傳輸性能、第二裸片的內部 功能電路與第一裸片的內部功能電路之間的交互能力，對第一裸片的內部功能電路發出的 正常功能信號的響應能力)無法測試。為達到對第二裸片的內部功能電路與第一裸片的內部功能電路的相關功能的測 試，進而實現對第二裸片的內部功能電路的全面測試，現有技術中主要存在以下兩種方 法一種方法是通過第一裸片構造第二裸片的測試向量，實現裸片間的交互、聯合處 理測試，即在合封晶片上，通過現有的合封管腳對第一裸片的內部功能電路輸入測試向量、 構造相應的功能向量，然後再由第一裸片的內部功能電路通過數據傳輸線將第一裸片的內 部功能電路所構造的測試向量輸入第二裸片的內部功能電路，從而實現對第二裸片功能和 性能的全面測試。現有技術中所使用的上述測試方法至少存在以下缺陷一方面，該方法中用於測試第二裸片性能的測試向量的構造難度很大，耗費時間 較多，導致調試時間增加、成本上升；另一方面，過於複雜的測試向量會導致測試的覆蓋率下降，使得問題晶片漏測幾 率增大，同樣會導致最終成本的上升。如圖1和圖2所示，為了降低現有技術中上述方法一的測試難度，現有技術中採用 了如下的方法二在合封晶片上原有的合封管腳4的基礎上，增加合封管腳4的數量，將第一裸片1 的內部功能電路10與第二裸片2的內部功能電路20之間數據傳輸線與新增加的合封管腳 4相連，將第二裸片2的內部功能電路20與第一裸片1的內部功能電路10之間交互的互聯 信號通過新增加的合封管腳4引出至測試設備(例如ATE) 12，同時，測試設備12通過新增 加的合封管腳4以及數據傳輸線對第二裸片2發送裸片測試信號，第二裸片2的內部功能 電路20接收到裸片測試信號之後會產生反饋信號；測試設備12可以通過新增加的連接於 數據傳輸線上的合封管腳4接收互聯信號，通過與第二裸片2相連的合封管腳4接收反饋 信號，並根據互聯信號和/或反饋信號判斷第二裸片2的內部功能電路20的性能。這樣，測試設備12可以直接通過新增加的合封管腳4以及合封晶片上原有的合封 管腳4實現對第二裸片2的內部功能電路20的直接測試，由於測試過程中無需構造測試向 量，所以解決了向量構造複雜、向量生成和調試的難度過大等技術問題。本發明人在實現本發明的過程中發現，現有技術雖然解決了向量構造複雜的技術 問題，但至少存在以下問題 現有技術中需要增加合封管腳4的數量，通過新增加的合封管腳4將互聯信號引出至測試設備12，並將裸片測試信號從數據傳輸線發送至第二裸片2，由於互聯信號以及 裸片測試信號的數目往往都非常多，如果將這些互聯信號全部通過新增加的合封管腳4引 出，且裸片測試信號全部通過增加的合封管腳4輸入，必然需要增加合封晶片上合封管腳 4的數目，而合封晶片的基板的面積以及基板周邊的空間極為有限，增加合封管腳4的數量 不僅會增加合封晶片以及與合封管腳4相連的外部設備的硬體設計的難度，而且增加合封 管腳4的操作工藝複雜、難度較大，最終導致合封晶片的封裝測試成本比較高。

發明內容
本發明實施例提供了一種合封晶片以及設置有該合封晶片的合封芯 片測試系統， 解決了現有的合封晶片封裝測試成本比較高的技術問題。為達到上述目的，本發明的實施例採用如下技術方案該合封晶片，包括第一裸片、至少一個第二裸片、橋接電路以及至少三路合封管 腳，其中所述第一裸片的內部功能電路至少與一路所述合封管腳相連，所述橋接電路至少 與一路所述合封管腳相連，每個所述第二裸片的內部功能電路至少與一路所述合封管腳相 連；所述第一裸片為主處理器數字裸片，且所述第一裸片的內部功能電路與所述第二 裸片的內部功能電路通過數據傳輸線相連；所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收控制指令，並 根據所述控制指令，接收從與所述第一裸片的內部功能電路相連的一路所述合封管腳輸入 的裸片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內部功能電路，或根據所述 控制指令將所述第一裸片的內部功能電路發出的正常功能信號傳輸至所述第二裸片的內 部功能電路；和/或，所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收所述 控制指令，根據所述控制指令將所述第二裸片的內部功能電路通過所述數據傳輸線與所述 第一裸片的內部功能電路進行交互的互聯信號從與所述橋接電路相連的一路所述合封管 腳輸出，或根據所述控制指令將所述第一裸片發出的正常功能信號所述從與所述橋接電路 相連的一路所述合封管腳輸出。該合封晶片測試系統，包括合封晶片以及晶片測控裝置，所述合封晶片包括第一 裸片、至少一個第二裸片、橋接電路以及至少三路合封管腳，其中所述第一裸片的內部功能電路至少與一路所述合封管腳相連，所述橋接電路至少 與一路所述合封管腳相連，每個所述第二裸片的內部功能電路至少與一路所述合封管腳相 連；所述第一裸片為主處理器數字裸片，且所述第一裸片的內部功能電路與所述第二 裸片的內部功能電路通過數據傳輸線相連；所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收控制指令，並 根據所述控制指令，接收從與所述第一裸片的內部功能電路相連的一路所述合封管腳輸入 的裸片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內部功能電路，或根據所述 控制指令將所述第一裸片的內部功能電路發出的正常功能信號傳輸至所述第二裸片的內部功能電路；和/或，所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收所述控制指令，根據所述控制指令將所述第二裸片的內部功能電路通過所述數據傳輸線與所述 第一裸片的內部功能電路進行交互的互聯信號從與所述橋接電路相連的一路所述合封管 腳輸出，或根據所述控制指令將所述第一裸片發出的正常功能信號所述從與所述橋接電路 相連的一路所述合封管腳輸出；所述晶片測控裝置與所述合封管腳相連，其中所述晶片測控裝置用於通過與所述橋接電路相連的一路所述合封管腳對所述橋接電路發送所述控制指令，對與第一裸片的內部功能電路相連的一路所述合封管腳輸入所 述裸片測試信號和/或從與所述橋接電路相連的一路所述合封管腳接收所述互聯信號；所述第二裸片的內部功能電路接收到所述裸片測試信號之後會產生反饋信號；所述晶片測控裝置還用於通過與所述第二裸片的內部功能電路相連的一路所述 合封管腳接收所述反饋信號，並根據所述互聯信號和/或所述反饋信號判斷所述第二裸片 內部功能電路與所述第一裸片的內部功能電路相關的功能的性能。與現有技術相比，本發明所提供上述兩個技術方案中的任一技術方案均能產生如 下技術效果由於本發明實施例中合封晶片內設置有橋接電路，當晶片測控裝置與合封管腳相 連時，晶片測控裝置可以實現對第二裸片性能的全面檢測；晶片測控裝置用於輸入裸片測 試信號、接收互聯信號以及反饋信號的合封管腳，本身是用於在外部設備與第一裸片的內 部功能電路、第二裸片的內部功能電路之間傳輸正常功能信號的，與現有技術方法二相比， 本實施例無需通過新增加的合封管腳將互聯信號引出至測試設備，也無需通過新增加的合 封管腳將裸片測試信號從數據傳輸線發送至第二裸片；由於本發明實施例中所增加的用於輸入控制指令的一路合封管腳通常僅需一個 或幾個合封管腳即可，與現有技術相比本實施例合封晶片上新增的合封管腳的數目要少的 多，而且設置橋接電路的硬體設計難度遠低於增加合封管腳硬體設計的難度，所以降低了 合封晶片以及與合封管腳相連的外部設備的硬體設計的難度，進而解決了現有的合封晶片 封裝測試成本比較高的技術問題。


為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可 以根據這些附圖獲得其他的附圖。圖1為現有的採用系統級封裝技術封裝而成的合封晶片一種內部結構的示意圖；圖2為圖1所示現有的合封晶片與測試設備的連接關係示意圖；圖3為本發明的實施例所提供的合封晶片內部各部件的連接關係的一種實施方 式的示意圖；圖4為本發明的實施例所提供的合封晶片內部各部件的連接關係的又一種實施 方式的示意圖5為通過晶片測控裝置測試本發明實施例所提供的一種合封晶片的一張電路 連接示意圖；圖6為通過晶片測控裝置測試本發明實施例所提供的又一種合封晶片的一張電 路連接示意圖；圖7為通過晶片測控裝置測試本發明實施例所提供的再一種合封晶片的一張電 路連接示意圖；圖8為通過晶片測控裝置測試本發明實施例所提供的再一種合封晶片的一張電路連接示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於 本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他 實施例，都屬於本發明保護的範圍。本發明實施例提供了一種合封晶片封裝測試成本比較低、測試覆蓋率較高的合封 晶片以及合封晶片測試系統。如圖3和圖4所示，本發明實施例所提供的合封晶片，包括第一裸片1、至少一個第 二裸片2、橋接電路6以及至少三路合封管腳4，其中第一裸片1的內部功能電路10至少與一路合封管腳4相連，橋接電路6至少與一 路合封管腳4相連，每個第二裸片2的內部功能電路20至少與一路合封管腳4相連；第一裸片1為主處理器數字裸片，且第一裸片1的內部功能電路10與第二裸片2 的內部功能電路20通過數據傳輸線5相連；橋接電路6用於從與橋接電路6相連的一路合封管腳4接收控制指令，並根據控 制指令，接收從與第一裸片ι的內部功能電路10相連的一路合封管腳4輸入的裸片測試信 號，將裸片測試信號傳輸至第二裸片2的內部功能電路20，或根據控制指令將第一裸片1的 內部功能電路10發出的正常功能信號傳輸至第二裸片2的內部功能電路20 ；和/或，橋接電路6用於從與橋接電路6相連的一路合封管腳4接收控制指令，根 據控制指令將第二裸片2的內部功能電路20通過數據傳輸線5與第一裸片1的內部功能 電路10進行交互的互聯信號從與橋接電路6相連的一路合封管腳4輸出，或根據控制指令 將第一裸片1發出的正常功能信號從與橋接電路6相連的一路合封管腳4輸出。由於本發明實施例中合封晶片內設置有橋接電路6，當如圖5或圖7或圖8任一所 示的晶片測控裝置8與合封管腳4相連時，晶片測控裝置8可以通過與橋接電路6相連的 一路合封管腳4對橋接電路6發送控制指令，對與第一裸片1的內部功能電路10相連的一 路合封管腳4輸入裸片測試信號和/或從與橋接電路6相連的一路合封管腳4接收互聯信 號；第二裸片2的內部功能電路20接收到裸片測試信號之後會產生反饋信號；晶片測控裝 置8可以通過與第二裸片2的內部功能電路20相連的一路合封管腳4接收反饋信號，並根 據互聯信號以及反饋信號判斷第二裸片2內部功能電路與第一裸片1的內部功能電路10 相關的功能的性能，進而實現對第二裸片2性能的全面檢測；因為晶片測控裝置8用於輸入裸片測試信號、接收互聯信號以及反饋信號的合封管腳4，本身是用於在外部設備與第一裸片1的內部功能電路10、第二裸片2的內部功能 電路20之間傳輸正常功能信號，進而實現該合封晶片的正常功能的，與現有技術方法二相 比，本實施例無需通過新增加的合封管腳4將互聯信號引出至測試設備81，也無需通過新 增加的合封管腳4將裸片測試信號從數據傳輸線5發送至第二裸片2 ；由於現有技術中互聯信號以及裸片測試信號的數目往往都非常多，需要增加的合 封管腳4的個數也相當多，而本發明實施例中所增加的用於輸入控制指令的一路合封管腳 4通常僅需一個或幾個合封管腳4即可，可見，與現有技術相比本實施例中合封晶片上新增 的合封管腳4的數目要少的多，所以可以使合封晶片內基板的面積以及基板周邊的空間更 為充裕，同時，因為設置橋接電路6的硬體設計難度遠低於增加合封管腳4硬體設計的難 度，所以降低了合封晶片以及與合封管腳4相連的外部設備的硬體設計的難度，解決了現 有的合封晶片封裝測試成本比較高的技術問題。橋接電路6至少與兩路合封管腳4相連，控制指令由其中一路合封管腳4接收，互 聯信號或第一裸片1發出的正常功能信號由其中的另一路合封管腳4輸出。本實施例中合封晶片內接收控制指令的合封管腳4與輸出互聯信號或第一裸片1 發出的正常功能信號的合封管腳4分開設置可以避免信號幹擾，同時，當合封管腳4與晶片 測控裝置8相連時，晶片測控裝置8可以在輸入控制指令的同時，接收互聯信號或第一裸片 1發出的正常功能信號。當然，本實施例中合封晶片內接收控制指令的合封管腳4與輸出互聯信號或第一 裸片1發出的正常功能信號的合封管腳4也可以為同一合封管腳4。此時，當合封管腳4與 晶片測控裝置8相連時，晶片測控裝置8可以在不同的時間段內使用同一合封管腳4輸入 控制指令、接收互聯信號或第一裸片1發出的正常功能信號。如圖5、圖7和圖8所示，橋接電路6設置於第一裸片1內。由於第一裸片1為主 處理器數字裸片，現有的部分主處理器數字裸片中存在橋接電路，雖然，現有的部分主處理 器數字裸片中的橋接電路不是應用於測試晶片，但可以將其進行改造，改造晶片的成本與 在一個新的晶片上增加橋接電路6的成本相比更低，所以本發明實施例可以選用存在橋接 電路的主處理器數字裸片作為第一裸片1，從而進一步降低合封晶片的封裝測試成本。當然，本實施例中橋接電路6也可以設置於第二裸片2內或如圖6所示設置於第 一裸片1與第二裸片2之間。控制指令為高低電平格式。高低電平格式的控制指令具有高電平(記錄為1)、底 電平(記錄為0)兩種狀態，具有不失真、反應靈敏的特點。當然，本實施例中控制指令也 可以為高低電平格式之外的其他格式。如圖5所示，橋接電路6包括第一選擇器61，接收控制指令的一路合封管腳4與第 一選擇器61的使能管腳相連，其中第一選擇器61的其中一個輸入管腳連接於與第一裸片1的內部功能電路10相連 的一路合封管腳4上，該輸入管腳用於從合封管腳4接收裸片測試信號；第一選擇器61的其中另一個輸入管腳與第一裸片1的內部功能電路10相連，用 於接收第一裸片1的內部功能電路10發出的正常功能信號；第一選擇器61的使能管腳用於從與其相連的一路合封管腳4接收控制指令，並根 據其上的使能管腳上電平的高低選擇其上的其中一個輸入管腳與第一選擇器61的輸出管腳之間的數據傳輸通路導通；第一選擇器61的輸出管腳與第二裸片2的內部功能電路20相連，用於將裸片測 試信號或第一裸片1發出的正常功能信號傳輸至第二裸片2的內部功能電路20。當對與第一選擇器61的使能管腳相連的合封管腳4即接收控制指令的一路合封 管腳4輸入高電平時，第一選擇器61的使能管腳從合封管腳4接收到高電平信號後，第一 選擇器61的兩條輸入管腳中連接於與第一裸片1的內部功能電路10的輸入埠相連的合 封管腳4上的輸入管腳與第一選擇器61的輸出管腳之間的數據傳輸通路導通，此時，晶片 測控裝置8便可以從合封管腳4對第二裸片2發送裸片測試信號；當對與第一選擇器61的使能管腳相連的合封管腳4輸入低電平時，第一選擇器61 的使能管腳從合封管腳4接收到低電平信號後，第一選擇器61上與第一裸片1的內部功能 電路10相連的另一條輸入管腳與第一選擇器61的輸出管腳之間的數據傳輸通路導通，此 時，第一裸片1的內部功能電路10發出的正常功能信號可以通過第一選擇器61傳輸至第 二裸片2。如圖7所示，橋接電路6包括第二選擇器62，接收控制指令的一路合封管腳4與第 二選擇器62的使能管腳相連，輸出互聯信號或第一裸片1發出的正常功能信號的一路合封 管腳4與第二選擇器62的輸出管腳相連，其中第二選擇器62的其中一個輸入管腳與數據傳輸線5相連，用於接收第二裸片2的 內部功能電路20通過數據傳輸線5輸出至第一裸片1的內部功能電路10的互聯信號；第二選擇器62的其中另一個輸入管腳與第一裸片1的內部功能電路10相連，用 於接收第一裸片1的內部功能電路10發出的正常功能信號；第二選擇器62的使能管腳用於從與其相連的一路合封管腳4接收控制指令，並根 據使能管腳上電平的高低選擇其上的其中一個輸入管腳與輸出管腳之間的數據傳輸通路 導通；第二選擇器62的輸出管腳用於將互聯信號或正常功能信號從與其相連的一路合 封管腳4輸出。當對與第二選擇器62的使能管腳相連的合封管腳4即接收控制指令的一路合封 管腳4輸入高電平時，第二選擇器62的使能管腳從合封管腳4接收到高電平信號時，第二 選擇器62的兩個輸入管腳中與數據傳輸線5相連的輸入管腳與第二選擇器62的輸出管腳 之間的數據傳輸通路導通，此時，第二裸片2的內部功能電路20輸出至第一裸片1的內部 功能電路10的互聯信號便可以通過第二選擇器62的輸出管腳合封管腳4輸出；當晶片測 控裝置8與第二選擇器62的輸出管腳相連時，晶片測控裝置8便可以通過合封管腳4接收 第二裸片2的內部功能電路20通過數據傳輸線5輸出至第一裸片1的內部功能電路10的 互聯信號；當對與第二選擇器62的使能管腳相連的合封管腳4即接收控制指令的一路合封 管腳4輸入低電平時，第二選擇器62的使能管腳從合封管腳4接收到低電平信號，第二選 擇器62上與第一裸片1的內部功能電路10的輸出埠相連的輸入管腳與第二選擇器62 的輸出管腳之間的數據傳輸通路導通，此時，第一裸片1的內部功能電路10便可以通過第 二選擇器62的輸出管腳將正常功能信號從合封管腳4輸出。當外部設備與第二選擇器62 的輸出管腳相連時，便可以通過合封管腳4接收第一裸片1的內部功能電路10輸出的正常功能信號。由於本實施例中合封管腳4分別與第一裸片1的內部功能電路10、第二裸片2的 內部功能電路20以及橋接電路6相連，當晶片測控裝置8連接於與第二裸片2的內部功能 電路20相連的合封管腳4上時，因為不同類型的第二裸片2的內部功能電路20需要測試 的功能和性能不同，對於部分第二裸片2的內部功能電路20，僅需要對其輸入裸片測試信 號，晶片測控裝置8便可以通過與第二裸片2的內部功能電路20相連的合封管腳4來檢測 第二裸片2的內部功能電路20是否接收到了裸片測試信號以及第二裸片2的內部功能電 路20對裸片測試信號的反應，完成對第二裸片2的內部功能電路20的測試；同理，對於部分第二裸片2的內部功能電路20，僅需要檢測第二裸片2的內部功能 電路20通過數據傳輸線5輸出至第一裸片1的內部功能電路10的互聯信號便可以完成對 第二裸片2的內部功能電路20的檢測，所以本實施例中橋接電路6既可以既包括第一選擇 器61，又包括第二選擇器62，還可以僅包括第一選擇器61、第二選擇器62其中之一。如圖8所示，橋接電路6包括第三選擇器63、第四選擇器64、第五選擇器65以及 電路選通器件66，第一裸片1的內部功能電路10至少與兩路合封管腳4相連，接收控制指 令的一路合封管腳4分別與第三選擇器63、第四選擇器64以及第五選擇器65的使能管腳 相連，輸出互聯信號或第一裸片1發出的正常功能信號的一路合封管腳4與第三選擇器63 的輸出管腳相連，其中第三選擇器63其中一個輸入管腳與第一裸片1的內部功能電路10相連，該輸入 管腳用於接收第一裸片1的內部功能電路10發出的正常功能信號；第三選擇器63的其中另一個輸入管腳與數據傳輸線5相連，該輸入管腳用於從數 據傳輸線5接收互聯信號或從數據傳輸線5接收第一裸片1的內部功能電路10通過數據 傳輸線5發送給第二裸片2的內部功能電路20的正常功能信號；第四選擇器64的輸出管腳與電路選通器件66的輸入端相連，第四選擇器64的其 中一個輸入管腳與第一裸片1的內部功能電路10相連，該輸入管腳用於接收第一裸片1的 內部功能電路10發送給第二裸片2的內部功能電路20的正常功能信號；第四選擇器64的其中另一個輸入管腳連接於與第一裸片1的內部功能電路10相 連的一路合封管腳4上，該輸入管腳用於接收從該路合封管腳4輸入的裸片測試信號；第五選擇器65的輸出管腳與電路選通器件66的控制端相連，第五選擇器65的其 中一個輸入管腳與第一裸片1的內部功能電路10相連，該輸入管腳用於接收第一裸片1的 內部功能電路10發出的導通控制指令；第五選擇器65的其中另一個輸入管腳連接於與第一裸片1的內部功能電路10相 連的另一路合封管腳4上，該輸入管腳用於接收從該路合封管腳4輸入的導通控制指令；電路選通器件66的輸出端與數據傳輸線5相連，電路選通器件66用於通過其控 制端從第五選擇器65的輸出管腳接收導通控制指令，並根據導通控制指令控制電路選通 器件66的輸入端與電路選通器件66的輸出端之間的數據傳輸通路是否導通；第三選擇器63、第四選擇器64以及第五選擇器65均用於根據其各自的使能管腳 上電平的高低選擇其各自的其中一個輸入管腳與其各自的輸出管腳之間的數據傳輸通路 導通。需要對該第二裸片2的內部功能電路20進行測試時，對分別與第三選擇器63、第四選擇器64以及第五選擇器65的使能管腳相連的合封管腳4輸入低電平，此時，第三選擇器63上與數據傳輸線5相連的輸入管腳與第三選擇器63輸出端之間的 數據傳輸通路導通，第一裸片1的內部功能電路10與第二裸片2的內部功能電路20之間 所交互的互聯信號，便可以通過第三選擇器63輸出至合封管腳4 ；第四選擇器64連接於與第一裸片1的內部功能電路10相連的合封管腳4上的輸 入管腳與第四選擇器64輸出端之間的數據傳輸通路導通，第四選擇器64可以從合封管腳4 上接收裸片測試信號，將裸片測試信號輸入電路選通器件66的輸入端，通過電路選通器件 66可以將裸片測試信號輸入第二裸片2的內部功能電路20 ；第五選擇器65連接於與第一裸片1的內部功能電路10相連的合封管腳4上的輸 入管腳與第五選擇器65輸出端之間的數據傳輸通路導通，可通過該合封管腳4輸入導通控 制指令，控制電路選通器件66是否將裸片測試信號輸入第二裸片2的內部功能電路20，若 使得裸片測試信號輸入第二裸片2的內部功能電路20，則可以完成對該第二裸片2的內部 功能電路20的測試。需要正常使用該合封晶片時，對分別與第三選擇器63、第四選擇器64以及第五選 擇器65的使能管腳相連的合封管腳4輸入高電平，此時，第三選擇器63上與第一裸片1的內部功能電路10相連的輸入管腳與第三選擇器 63輸出端之間的數據傳輸通路導通，此時，第一裸片1的內部功能電路10可以通過第三選 擇器63將正常功能信號從與第三選擇器63輸出端相連的合封管腳4輸出，若此時，與第三 選擇器63輸出端相連的合封管腳4與外部設備相連，則第一裸片1的內部功能電路10可 以外部設備對發送控制命令或數據處理結果等正常功能信號；第四選擇器64上與第一裸片1的內部功能電路10相連的輸入管腳與第四選擇器 64輸出端之間的數據傳輸通路導通，第一裸片1的內部功能電路10發出的正常功能信號可 以通過第三選擇器63輸出至電路選通器件66，此時，可以通過控制電路選通器件66控制端 控制第一裸片1的內部功能電路10發出的正常功能信號是否輸入第二裸片2的內部功能 電路20 ；第五選擇器65上與第一裸片1的內部功能電路10相連的輸入管腳與第五選擇器 65輸出端之間的數據傳輸通路導通，第一裸片1的內部功能電路10發出的正常功能信號可 以通過第五選擇器65輸出至電路選通器件66的控制端，從而控制電路選通器件66的輸入 端與電路選通器件66的輸出端之間的數據傳輸通路是否導通。本實施例中第一裸片1的內部功能電路10與第二裸片2的內部功能電路20之間 所交互的互聯信號為雙向信號。雙向信號為輸入、輸出同步進行的信號，當互聯信號為雙向 信號時，可以對第二裸片2的內部功能電路20的雙向管腳進行測試。由於部分第二裸片2的內部功能電路20不存在雙向管腳或者不存在接收、識別 雙向信號的功能模塊，則此時，本實施例橋接電路6中無需設置第三選擇器63、第四選擇器 64、第五選擇器65以及電路選通器件66。當然，也存在部分第二裸片2僅需要測試雙向管腳或者具有接收、識別雙向信號 性能的功能模塊，此時，本實施例中橋接電路6僅需要設置第三選擇器63、第四選擇器64、 第五選擇器65以及電路選通器件66，而無須設置第一選擇器61、第二選擇器62，所以本實 施例中橋接電路6可以根據需要測試的第二裸片2的內部功能電路20的功能來確定是否需要哪個或哪幾個選擇器以及電路選通器件66。電路選通器件66可以為三態控制器，導通控制指令為高低電平格式，電路選通器 件66根據其控制端電平的高低來控制電路選通器件66的輸入端與電路選通器件66的輸 出端之間的數據傳輸通路是否導通。高低電平格式的導通控制指令不僅控制快捷、準確，而且高低電平格式的導通控 制指令在傳輸時不易衰減。本實施例中電路選通器件66的控制端為底電平或高電平時，電路選通器件66的 輸入端與電路選通器件66的輸出端之間的數據傳輸通路導通，反之，電路選通器件66的控 制端為高電平或低電平時，電路選通器件66的輸入端與電路選通器件66的輸出端之間的 數據傳輸通路截止或斷開。當然，本實施例中電路選通器件66也可以選用三態控制器之外的其他電路選通 器件。合封晶片還包括基板，第一裸片1以及第二裸片2均固定於基板兩個側面的其中 一個側面上，每個合封管腳4的其中一端分別與第一裸片1、第二裸片2或橋接電路6其中 之一相連，每個合封管腳4的其中另一端延伸出基板兩個側面的其中另一個側面。基板不僅可以起到固定、保護第一裸片1以及第二裸片2的作用，而且也方便合封 管腳4以及合封管腳4與晶片測控裝置8或其他外部設備的電路連接。本實施例中第二裸片2為模擬裸片、存儲裸片或數字裸片其中的一種。數字裸片 內部功能電路內的主處理器以數字邏輯為主。數字裸片內部功能電路的測試向量構造簡 單，更便於測試。模擬裸片的主處理器以模擬邏輯為主。第二裸片2可以擴展第一裸片1 功能，例如第二裸片2為存儲裸片時可以擴展第一裸片1的存儲空間。當然，第二裸片2 也可以為數字裸片或其他可以與數字裸片配合使用的裸片。本實施例合封晶片包括多個第 二裸片2時，第二裸片2既可以相同，也可以各不相同。如圖5、圖7和圖8所示，本發明實施例所提供的合封晶片測試系統，包括上述本 發明實施例所提供的合封晶片以及晶片測控裝置8 ；晶片測控裝置8與合封管腳4相連，其 中晶片測控裝置8用於通過與橋接電路6相連的一路合封管腳4對橋接電路6發送 控制指令，對與第一裸片1的內部功能電路10相連的一路合封管腳4輸入裸片測試信號和 /或從與橋接電路6相連的一路合封管腳4接收互聯信號；第二裸片2的內部功能電路20接收到裸片測試信號之後會產生反饋信號；晶片測控裝置8還用於通過與第二裸片2的內部功能電路20相連的一路合封管 腳4接收反饋信號，並根據互聯信號和/或反饋信號判斷第二裸片2的內部功能電路20的 性能。本實施例中晶片測控裝置8包括測試設備81以及控制設備82，其中測試設備81用於對與第一裸片1的內部功能電路10相連的一路合封管腳4輸入 裸片測試信號和/或從與橋接電路6相連的一路合封管腳4接收互聯信號；測試設備81還用於通過與第二裸片2的內部功能電路20相連的一路合封管腳4 接收反饋信號，並根據互聯信號和/或反饋信號判斷第二裸片2內部功能電路與第一裸片 1的內部功能電路10相關的功能的性能；
控制設備82用於通過與橋接電路6相連的一路合封管腳4對橋接電路6發送控 制指令。通過測試設備81可以判斷第二裸片2的內部功能電路20與第一裸片1的內部功 能電路10相關的功能的性能，進而完成對第二裸片2的內部功能電路20的全面檢測，檢 測完成後，正常使用上述本發明實施例所提供的合封晶片時，外部設備可以通過合封管腳4 與合封晶片內的各器件相連。本實施例中測試設備81優選為ATE，當然，測試設備81也可以為與測試設備81功 能相近的其他測試晶片或測試裝置。控制設備82為寄存器。寄存器可以發出高低電平格式的控制指令。當然，本實 施中控制設備82也可以是寄存器之外的其他能夠發出高低電平格式的控制指令的電子裝置。以上所述，僅為本發明的具體實施方式
，但本發明的保護範圍並不局限於此，任何 熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵 蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以權利要求的保護範圍為準。
權利要求
一種合封晶片，其特徵在於包括第一裸片、至少一個第二裸片、橋接電路以及至少三路合封管腳，其中所述第一裸片的內部功能電路至少與一路所述合封管腳相連，所述橋接電路至少與一路所述合封管腳相連，每個所述第二裸片的內部功能電路至少與一路所述合封管腳相連；所述第一裸片為主處理器數字裸片，且所述第一裸片的內部功能電路與所述第二裸片的內部功能電路通過數據傳輸線相連；所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收控制指令，並根據所述控制指令，接收從與所述第一裸片的內部功能電路相連的一路所述合封管腳輸入的裸片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內部功能電路，或根據所述控制指令將所述第一裸片的內部功能電路發出的正常功能信號傳輸至所述第二裸片的內部功能電路；和/或，所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收所述控制指令，根據所述控制指令將所述第二裸片的內部功能電路通過所述數據傳輸線與所述第一裸片的內部功能電路進行交互的互聯信號從與所述橋接電路相連的一路所述合封管腳輸出，或根據所述控制指令將所述第一裸片發出的正常功能信號所述從與所述橋接電路相連的一路所述合封管腳輸出。
2.根據權利要求1所述的合封晶片，其特徵在於所述橋接電路至少與兩路所述合封 管腳相連，所述控制指令由其中一路所述合封管腳接收，所述互聯信號或所述第一裸片發 出的正常功能信號由其中的另一路所述合封管腳輸出。
3.根據權利要求2所述的合封晶片，其特徵在於所述橋接電路設置於所述第一裸片 內，所述控制指令為高低電平格式。
4.根據權利要求3所述的合封晶片，其特徵在於所述橋接電路包括第一選擇器，接收 所述控制指令的一路所述合封管腳與所述第一選擇器的使能管腳相連，其中所述第一選擇器的其中一個輸入管腳連接於與所述第一裸片的內部功能電路相連的 一路合封管腳上，該輸入管腳用於從所述合封管腳接收所述裸片測試信號；所述第一選擇器的其中另一個輸入管腳與所述第一裸片的內部功能電路相連，用於接 收所述第一裸片的內部功能電路發出的正常功能信號；所述第一選擇器的使能管腳用於從與其相連的一路所述合封管腳接收所述控制指令， 並根據其上的所述使能管腳上電平的高低選擇其上的其中一個所述輸入管腳與所述第一 選擇器的輸出管腳之間的數據傳輸通路導通；所述第一選擇器的所述輸出管腳與所述第二裸片的內部功能電路相連，用於將所述裸 片測試信號或所述第一裸片發出的正常功能信號傳輸至所述第二裸片的內部功能電路。
5.根據權利要求3所述的合封晶片，其特徵在於所述橋接電路包括第二選擇器，接收 所述控制指令的一路所述合封管腳與所述第二選擇器的使能管腳相連，輸出所述互聯信號 或所述第一裸片發出的正常功能信號的一路所述合封管腳與所述第二選擇器的所述輸出 管腳相連，其中所述第二選擇器的其中一個輸入管腳與所述數據傳輸線相連，用於接收所述第二裸片 的內部功能電路通過所述數據傳輸線輸出至所述第一裸片的內部功能電路的所述互聯信 號；所述第二選擇器的其中另一個輸入管腳與所述第一裸片的內部功能電路相連，用於接 收所述第一裸片的內部功能電路發出的正常功能信號；所述第二選擇器的使能管腳用於從與其相連的一路所述合封管腳接收所述控制指令， 並根據所述使能管腳上電平的高低選擇其上的其中一個所述輸入管腳與所述輸出管腳之 間的數據傳輸通路導通；所述第二選擇器的所述輸出管腳用於將所述互聯信號或所述正常功能信號從與其相 連的一路所述合封管腳輸出。
6.根據權利要求3所述的合封晶片，其特徵在於所述橋接電路包括第三選擇器、第四 選擇器、第五選擇器以及電路選通器件，所述第一裸片的內部功能電路至少與兩路所述合 封管腳相連，接收所述控制指令的一路所述合封管腳分別與所述第三選擇器、第四選擇器 以及第五選擇器的使能管腳相連，輸出所述互聯信號或所述第一裸片發出的正常功能信號 的一路所述合封管腳與所述第三選擇器的所述輸出管腳相連，其中所述第三選擇器其中一個輸入管腳與所述第一裸片的內部功能電路相連，該輸入管腳 用於接收所述第一裸片的內部功能電路發出的所述正常功能信號；所述第三選擇器的其中另一個輸入管腳與所述數據傳輸線相連，該輸入管腳用於從所 述數據傳輸線接收所述互聯信號或從所述數據傳輸線接收所述第一裸片的內部功能電路 通過所述數據傳輸線發送給所述第二裸片的內部功能電路的正常功能信號；所述第四選擇器的輸出管腳與所述電路選通器件的輸入端相連，所述第四選擇器的其 中一個輸入管腳與所述第一裸片的內部功能電路相連，該輸入管腳用於接收所述第一裸片 的內部功能電路發送給所述第二裸片的內部功能電路的正常功能信號；所述第四選擇器的其中另一個輸入管腳連接於與第一裸片的內部功能電路相連的一 路所述合封管腳上，該輸入管腳用於接收從該路所述合封管腳輸入的所述裸片測試信號；所述第五選擇器的輸出管腳與所述電路選通器件的控制端相連，所述第五選擇器的其 中一個輸入管腳與所述第一裸片的內部功能電路相連，該輸入管腳用於接收所述第一裸片 的內部功能電路發出的導通控制指令；所述第五選擇器的其中另一個輸入管腳連接於與第一裸片的內部功能電路相連的另 一路合封管腳上，該輸入管腳用於接收從該路所述合封管腳輸入的導通控制指令；所述電路選通器件的輸出端與所述數據傳輸線相連，所述電路選通器件用於通過其 控制端從所述第五選擇器的輸出管腳接收所述導通控制指令，並根據所述導通控制指令控 制所述電路選通器件的輸入端與所述電路選通器件的輸出端之間的數據傳輸通路是否導 通；所述第三選擇器、所述第四選擇器以及所述第五選擇器均用於根據其各自的使能管腳 上電平的高低選擇其各自的其中一個輸入管腳與其各自的輸出管腳之間的數據傳輸通路 導通。
7.根據權利要求6所述的合封晶片，其特徵在於所述電路選通器件為三態控制器，所 述導通控制指令為高低電平格式，所述電路選通器件根據其控制端電平的高低來控制所述 電路選通器件的輸入端與所述電路選通器件的輸出端之間的數據傳輸通路是否導通。
8.根據權利要求1至4任一所述的合封晶片，其特徵在於所述合封晶片還包括基板， 所述第一裸片以及所述第二裸片均固定於基板兩個側面的其中一個側面上，每路所述合封管腳包括至少一個合封管腳，每個所述合封管腳的其中一端分別與所述第一裸片、所述第 二裸片或所述橋接電路其中之一相連，每個所述合封管腳的其中另一端延伸出所述基板兩 個側面的其中另一個側面。
9.根據權利要求1至4任一所述的合封晶片，其特徵在於所述第二裸片為模擬裸片、 存儲裸片或數字裸片其中的一種。
10.一種合封晶片測試系統，其特徵在於包括合封晶片以及晶片測控裝置，所述合封 晶片包括第一裸片、至少一個第二裸片、橋接電路以及至少三路合封管腳，其中所述第一裸片的內部功能電路至少與一路所述合封管腳相連，所述橋接電路至少與一 路所述合封管腳相連，每個所述第二裸片的內部功能電路至少與一路所述合封管腳相連；所述第一裸片為主處理器數字裸片，且所述第一裸片的內部功能電路與所述第二裸片 的內部功能電路通過數據傳輸線相連；所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收控制指令，並根據 所述控制指令，接收從與所述第一裸片的內部功能電路相連的一路所述合封管腳輸入的裸 片測試信號，將所述裸片測試信號傳輸至所述第二裸片的內部功能電路，或根據所述控制 指令將所述第一裸片的內部功能電路發出的正常功能信號傳輸至所述第二裸片的內部功 能電路；和/或，所述橋接電路用於從與所述橋接電路相連的一路所述合封管腳接收所述控制 指令，根據所述控制指令將所述第二裸片的內部功能電路通過所述數據傳輸線與所述第一 裸片的內部功能電路進行交互的互聯信號從與所述橋接電路相連的一路所述合封管腳輸 出，或根據所述控制指令將所述第一裸片發出的正常功能信號所述從與所述橋接電路相連 的一路所述合封管腳輸出；所述晶片測控裝置與所述合封管腳相連，其中所述晶片測控裝置用於通過與所述橋接電路相連的一路所述合封管腳對所述橋接電 路發送所述控制指令，對與第一裸片的內部功能電路相連的一路所述合封管腳輸入所述裸 片測試信號和/或從與所述橋接電路相連的一路所述合封管腳接收所述互聯信號； 所述第二裸片的內部功能電路接收到所述裸片測試信號之後會產生反饋信號； 所述晶片測控裝置還用於通過與所述第二裸片的內部功能電路相連的一路所述合封 管腳接收所述反饋信號，並根據所述互聯信號和/或所述反饋信號判斷所述第二裸片的內 部功能電路的性能。
11.根據權利要求10所述的合封晶片測試系統，其特徵在於所述晶片測控裝置包括 測試設備以及控制設備，其中所述測試設備用於對與第一裸片的內部功能電路相連的一路所述合封管腳輸入所述 裸片測試信號和/或從與所述橋接電路相連的一路所述合封管腳接收所述互聯信號；所述測試設備還用於通過與所述第二裸片的內部功能電路相連的一路所述合封管腳 接收所述反饋信號，並根據所述互聯信號和/或所述反饋信號判斷所述第二裸片內部功能 電路與所述第一裸片的內部功能電路相關的功能的性能；所述控制設備用於通過與所述橋接電路相連的一路所述合封管腳對所述橋接電路發 送所述控制指令。
12.根據權利要求11所述的合封晶片測試系統，其特徵在於所述控制設備為寄存器。
全文摘要
本發明實施例公開了一種合封晶片以及合封晶片測試系統，涉及電子技術領域。解決了現有的合封晶片封裝測試成本比較高的技術問題。該合封晶片，包括第一裸片、第二裸片、橋接電路、合封管腳，橋接電路用於從與橋接電路相連的一路合封管腳接收控制指令，並根據控制指令，接收裸片測試信號，將裸片測試信號傳輸至第二裸片的內部功能電路，或將第一裸片的內部功能電路發出的正常功能信號傳輸至第二裸片的內部功能電路；和/或，將第二裸片的內部功能電路通過數據傳輸線與第一裸片的內部功能電路進行交互的互聯信號從與橋接電路相連的一路合封管腳輸出，或將第一裸片發出的正常功能信號從與橋接電路相連的一路合封管腳輸出。本發明應用於測試合封晶片。
文檔編號G01R31/28GK101799517SQ20101014308
公開日2010年8月11日 申請日期2010年4月9日 優先權日2010年4月9日
發明者何世明, 餘劍鋒, 孫春雷, 趙宇鵬 申請人:華為終端有限公司