集成電路中多埠存儲器的刷新的製作方法
2023-11-05 15:33:57 2
專利名稱：集成電路中多埠存儲器的刷新的製作方法
技術領域：
本發明一般地涉及集成電路(ICs)，更具體地，本發明涉及在ICs中刷新多埠存儲器陣列。
背景技術：
集成電路，例如，數位訊號處裡器(DSPs)，會使用晶片上存儲器(on-chip memory)(存儲器模件)以存儲待處理的信息，而該晶片上存儲器包括，舉例而言，一個靜態隨機存取存儲器單元陣列、或動態隨機存取存儲器單元陣列，其中，所述存儲器單元被連接至在一個方向中移動的字線，以及被連接至在另一個方向中移動的位線。而動態存儲器單元則包括一個存儲電容器以及至少一個存取電晶體。存儲在該存儲電容器中的電荷作為所存儲信息的指示(例如，邏輯0、或邏輯1)。由於洩漏效應(leakageeffect)，在該存儲電容器中的電荷隨著時間而消散，因此，該存儲的電荷必須周期性地進行刷新，以確保該存儲器單元會在該IC之操作期間維持該正確的信息。
在一些應用中，使用一種雙埠存儲器模件。一個雙埠存儲器模件包括第一以及第二埠，而通過所述埠，即可以對所述存儲器單元進行存取，其中，每一個埠包括用於接收地址、數據、以及控制信號的信號線，並且，每一個埠，舉例而言，包括一地址解碼器，其在該存儲器單元陣列的範圍中選擇一特別的位線、或一特別的存儲器單元行。所述存儲器單元通過兩個分開的位線以及兩個分開的位線而被連接至兩個存取埠。
該陣列的所述存儲器單元必須在一特定的時間(例如，保存時間(retention time))之後進行刷新，然而，該刷新循環卻可以與通過所述存取埠的其中任一而對該存儲器單元提出的一存取請求同時發生，因此，傳統地，對於該存儲器模件的存取被暫停，直到該刷新循環已經完成為止，而此不利地衝擊該系統的效能。
根據先前的討論，有需要提供一多埠存儲器模件，且在其中，該刷新循環對該系統效能所造成的衝擊可以被降低。
發明內容
本發明一般地涉及具有一種存儲器模件的ICs，具體地，本發明涉及有效率地刷新一個多埠存儲器模件。在一實施例中，所述存儲器模件包括第一以及第二埠。一控制模塊管理所述存儲器存取以及刷新請求。在一個實施例中，該控制模塊包括一競爭檢測電路，其監控通過所述存取埠以及所述刷新操作的所述存儲器存取請求。一刷新計數器提供待刷新的存儲器單元的行的地址順序。在每一個埠範圍中的該地址解碼器激活用於刷新或用於存儲器存取的該行。競爭電路確保一刷新操作被分配至同時未被用於存儲器存取的一埠。
圖1示出一雙埠存儲器的一模塊圖；圖2示出在圖1中所示的該存儲器單元陣列的一特定的存儲器單元；圖3示出一刷新循環的圖式；圖4示出一刷新控制電路的一功能圖；以及圖5示出一刷新循環的一交替時序圖。
具體實施例方式
圖1顯示依照本發明的一實施例的一雙埠存儲器模件的模塊圖。而該存儲器模件，舉例而言，可以被嵌入一IC中，例如，一DSP，當然，其它類型的ICs，例如，存儲ICs，亦可以使用。正如圖1所示，該存儲器模件包括一存儲器陣列1，其可以通過第一以及第二埠(埠A以及埠B)，存取。不過，亦可使用具有額外的存儲器陣列、或額外的埠的一存儲器模件。該存儲器模件，舉例而言，可以通過多重信號處理器或微控制器而進行存取。
該存儲器陣列1包括多個配置為行13以及列14的存儲器單元11。一行存儲器單元包括第一以及第二字線103a-b，該第一字線通過一第一行解碼器21a而被控制，以及該第二字線通過一第二行解碼器21b而被控制。一列存儲器單元包括第一以及第二位線101a-b，第一讀出放大器(senseamplifier)107被耦合至該第一位線，以及第二讀出放大器107b被耦合至該第二位線。
圖2顯示依照本發明的一實施例的一雙埠存儲器單元，其中，該存儲器單元包括兩個存取電晶體110，111，以及一存儲電晶體112，而該存儲電晶體112包括連接至所述存取電晶體110、111的漏極以及源極終端。在一個實施例中，所述電晶體為n-FETs。亦可以使用p-FETs、或n以及p-FETs的結合。該第一存取電晶體110用作該第一埠，且被耦合至該第一位線101以及該第一字線103；該第二存取電晶體用作該第二埠，且被耦合至該第二位線102以及該第二字線104。該存儲電晶體的一柵極被耦合至一激活信號，以提供該電晶體傳導性。在一實施例中，一n-FET存儲電晶體將其柵極耦合至VDD，另外，為了通過所述埠的其中任一來存取該存儲器單元，該分別的字線利用一高電位(VDD)而被激活，以提供該分別的存取電晶體傳導，而利用大於VDD的一提升電壓(boosted voltage)來激活所述字線亦可行。其它類型的雙埠、或多埠存儲器單元亦可以被使用於該存儲器模件中。
回到圖1，提供一控制模塊14，以用於控制對該存儲器陣列的存取，而該控制模塊，舉例而言，為一狀態機(state machine)。其它類型的電路、或邏輯模塊亦可使用。該控制模塊接收控制信號，例如，讀取/寫入，以及地址信息，並且，響應地產生用於存取該存儲器模件的信號。為了通過埠A而存取該存儲器模件，該控制模塊產生激活CSA』信號，以及該待存取之存儲器單元的地址(ADRA』)。在一個實施例中，產生一讀取-寫入信號RWA』。根據該存取為一讀取、或一寫入存取，該RWA』信號將會為一邏輯1、或邏輯0。舉例而言，RWA』在用於一讀取存取時相等於一邏輯1，並且在用於一寫入存取時相等於一邏輯0。類似地，若該存取通過埠B時，CSB』以及該存儲器單元的地址(ADRB』)與RWB』一起產生，以指示該存取為一讀取、或一寫入。在一寫入存取期間提供數據或者在一讀取存取期間進行檢索(例如，DATAA，DATAB)。
依照本發明的一個實施例，該控制模塊包括一刷新控制模塊，以用於控制所述刷新操作。也可使用與該控制模塊分開的一刷新控制模塊。在一個實施例中，該刷新控制啟動在一刷新操作期間對於該存儲器模件的存儲器存取。
該刷新控制模塊產生刷新啟動(RE)、刷新行地址(RR)、以及等待(WS)信號，並且，將它們輸出至所述埠A以及B的所述分別控制輸入端。這些信號將於之後進行解釋。該控制電路4包括多路復用器41-46，其輸出用於對一埠的該正常存取，以及用於一刷新存取的交替信號。
圖3顯示依照本發明的一實施例的刷新時序。該刷新於位在時間瞬間0以及T之間的一刷新循環50範圍之中被執行，兩個刷新循環50a-b通過刷新閒置時間(refresh idle time)I而被分開。保存時間R為刷新循環時間T以及閒置時間I的結合。該保存時間R系被選擇，以使得存儲在該存儲電容器中的電荷能有足夠高的量，以為了一接續刷新、或讀取操作而正確地被檢測。在一刷新循環50期間，該存儲器單元陣列的所有n行皆會進行刷新。在一個實施例中，所述n行順序地通過該第一或第二埠進行刷新。所述存儲器單元通過，舉例而言，對一行的所述存儲器單元執行一讀取存取而進行刷新，該刷新操作為了該單元陣列的所有n行重複n次。
圖4顯示依照本發明的一實施例的一控制電路4的一操作圖式。該控制電路，舉例而言，為一狀態機。該控制電路包括一控制模塊61，且該控制電路接收一系統時鐘信號CLK，而其控制該存儲器模件功能。該IC可以具有兩種操作模式，功率下降(power down)或正常(normal)，該IC的所述操作模式可以通過該PD信號而被控制，在一個實施例中，一第二時鐘信號被提供至該控制模塊，該第二時鐘信號通過，舉例而言，一振蕩器60而被產生。
在一個實施例中，該控制模塊產生一刷新啟動信號(RE)。該刷新啟動信號可以與所述時鐘信號的其中任一進行同步。該RE信號控制一提供該存儲器單元陣列的所述行地址的順序的刷新地址計數器62，而該刷新地址計數器則輸出該刷新地址RR。在一個實施例中，若是該IC處於功率下降模式(例如，PD＝1)時，則該刷新通過功能模塊63、並利用來自振蕩器60該刷新時鐘而被激活。在該功率下降模式期間，該IC並不允許通過埠A以及B而存取請求。
當該IC處於正常操作(例如，PD＝0)時，該刷新地址RR被遞送至功能模塊64，而其執行競爭檢測。在一個實施例中，該競爭檢測通過比較該存取的該地址與該刷新地址而被執行，此外，功能模塊64被提供以任何通過埠A、或B而遭受一存取的地址ADRA，ADRB，以及所述埠選擇信號CSA，CSB，而在一刷新操作期間，可以發生四個不同的競爭方案，如表1所示。
表1
狀態1代表在一刷新請求期間，沒有存儲器存取受到請求的狀況。在缺乏一刷新以及一存儲器存取之間的一競爭的情形下，該刷新計數器所被尋址的該行可以通過所述埠的其中任一而進行刷新，在一較佳實施例中，所述埠的其中之一(例如，埠A)可以在沒有競爭發生時專屬於刷新之用。
狀態2代表一存儲器存取系通過埠A而提出請求，且同時，一刷新進行請求的狀況。該刷新以及存取的所述地址被比較。若該存取及刷新的所述地址針對不同行時，則該存取通過埠A而進行導通，同時，該刷新操作被分配給埠B。所以相對應於該刷新地址的該行通過埠B而進行刷新。可選擇地，通過埠B地一存儲器存取與一刷新請求同時提出請求的狀況，如狀態3所表示，在如此的狀況下，若該存取以及刷新的所述地址針對不同行的時候，則該存儲器存取通過埠B而被執行，且同時，該刷新通過埠A而進行導通。
此外，對狀態2、或3而言，在一存取為對該待進行刷新地相同行的讀取存取的一個實施例中，該刷新受到抑制、或省略。該行的所有所述存儲器單元被讀取。然而，僅有來自該所選擇地單元、或該行地單元的數據被輸出。對一寫入操作而言，該行地所述未被選擇單元在不輸出它們地數據的情形下進行讀取。可選擇地，該刷新系以由一個埠被執行，同時，該存取由其它的埠被執行。
在同時經由該兩個埠地存儲器存取與一刷新請求一起提出請求的例子中(狀態4)，若所述存取都不是針對該待刷新的行時，則所述存取的其中之一通過所述埠的其中之一而被執行，且同時，一刷新通過另一個埠而被執行。該第二存取則是由於一等待信號而受到延遲，直到該刷新完成為止。舉例而言，該對於埠A的存取被執行，該對於埠B的存取被延遲，並且該刷新通過埠B而被執行。在此例中，將優先權分配給針對埠B的存儲器存取亦為可行。對於所述埠的存取的該優先權可以通過一標記的使用而進行循環。其它的分配存取優先權方法亦為可行。
在所述存取的其中之一為針對一代刷新的行的例子中，該刷新操作可以被禁能(disabled)。兩行皆可以進行存取。在一寫入存取針對在該待刷新的行上的一存儲器單元而被執行的例子中，該所選擇的存儲器單元可以進行寫入，同時，該行的所述其它存儲器單元可以進行讀取。
當埠A、或埠B被用於該刷新時，則於該分別的埠A、或B中的該行解碼器被提供以來自該刷新地址計數器的該行的該地址。
該用於檢測競爭以及比較地址的功能模塊64執行下列的決定1.當RE＝0時，在埠存取以及刷新之間不會具有衝突。該地址ADRA通過其輸入端ADRA』而被提供至該第一解碼器，且該地址ADRB通過其輸入端ADRB』而被提供至該第二解碼器，而所述解碼器則是激活字線的其中之一，以讀取自、或寫入至一行之所述存儲器單元的其中之一、或數個。
2.當RE＝1，且所述埠A、或B皆沒有被選擇用於一外部存取時，則該刷新地址RR通過輸入端ADRA』以及ADRB』的其中之一而被提供至埠A、或B的其中之一。
3.當RE＝1，且僅埠A被選擇用於一外部存取時，則通過埠A的用於該存取的該地址ADRA』被提供至該第一行解碼器，且該刷新地址RR被提供至該第二行解碼器，以執行該刷新。
4.當RE＝1，且僅埠B被選擇用於一外部存取時，則通過埠B的用於該存取的該地址ADRB』被提供至該第二行解碼器，且該刷新地址RR被提供至該第一行解碼器，以執行該刷新。
5.當RE＝1，且埠A以及B皆被選擇用於一外部存取時，若是該存取優先權被分配至埠A時，則用於埠A的存取的該地址ADRA』被提供至該第一行解碼器，以執行所請求的該刷新。可選擇地，存儲器存取的優先權亦可以被分配至埠B，來自刷新地址計數器62之該刷新地址RR被提供至該第二行解碼器，以執行該刷新。一等待循環信號WS通過刷新控制模塊4而被發送，以相對於地址ADRB而延遲該讀取/寫入地址一個循環，因而使得該刷新循環可以通過埠B的該第二行地址解碼器而被執行。
在3至5的所有狀況中，假設來自刷新地址計數器62的該刷新地址RR不同於所述讀取/寫入地址ADRA』、ADRB』的。如果不是這個狀況，且該刷新地址RR相等於為了一存取所準備之所述地址ADRA』、ADRB』的其中之一時，則該特別地行的該刷新受到抑制。同樣地，在狀況5中，所述待循環信號WS的該發送亦被省略。取而代之的是，執行該存取。該功能模塊64包含一比較器，其比較待讀取/寫入存取的存儲器單元的所述行地址與一刷新的該行地址。
在圖5中顯示一交替時間計劃，以執行該存儲器單元陣列的周期性刷新，其中，在該刷新啟動信號RE的脈衝71以及72之間時間周期於圖3中相同。相較於圖3，該刷新啟動信號具有一系列的較短脈衝，並且重複數次。該刷新啟動信號分布於該周期R的N個脈衝。反之，所有的N行於根據圖3的時間周期O、T中進行刷新，僅有所述N行的其中之一會在所述脈衝的其中之一(例如，圖5中之71)中進行刷新。
當本發明特別地以各種實施例作為參考而被顯示以及敘述的同時，本領域的技術人員將可以了解，其可以對本發明作為修飾以及改變，卻不脫離本發明之精神以及範疇。因此，本發明的範疇不應該以上述的敘述作為參考而決定，而是應該以所附權利請求以及與其等義的所有範圍作為參考而被決定。
權利要求
1.一種存儲器裝置，包括；一存儲器單元陣列，其具有多個存儲器單元，第一以及第二位線，以及第一以及第二字線，所述存儲器單元的每一個耦合至所述第一位線的其中之一、所述第二位線的其中之一、所述第一字線的其中之一、以及所述第二字線的其中之一；一第一字線解碼器，其耦合至該多個第一字線，以激活所述字線的其中之一；一第二字線解碼器，其耦合至該多個字線，以激活所述第二字線的其中之一；以及一刷新控制電路配置，其包括一競爭電路，而該競爭電路將一刷新分配至所述字線解碼器的其中之一，藉此，所述字線解碼器的其中之一於當時不被使用於針對該存儲器單元陣列的所述存儲器單元的其一的一外部存取。
2.根據權利要求1所述的存儲器裝置，其中，所述第一以及第二字線解碼器的每一個被設計為啟動該多個字線的其中之一而執行針對所述存儲器單元的其中之一的一存取，其中，該競爭電路被設計為選擇所述第一以及第二字線解碼器的其中之一，進而執行針對與耦合於所述第一以及第二字線解碼器的該其中之一的該多個字線相連接的所述存儲器單元的一刷新操作，並用以選擇所述第一以及第二字線解碼器的其中另一，進而執行一外部存取。
3.根據權利要求2所述的存儲器裝置，其中，該競爭電路用以在所述第一以及第二字線解碼器的其中之一接收了一外部請求的存取時，發送用於所述一字線解碼器的一等待循環。
4.根據權利要求1所述的存儲器裝置，其中，該刷新控制電路配置包括一刷新地址計數器，其計數所述待刷新字線的地址，以及包括一比較器，其比較該待刷新字線的該地址與依照一外部請求而進行存取的一字線的一地址，其中，為了響應一地址匹配，一刷新循環被抑制。
5.根據權利要求1所述的存儲器裝置，其具有一第一存取埠以及一第二存取埠，該第一存取埠包括所述第一字線解碼器並且該第二存取埠包括所述第二字線解碼器；提供一第一選擇信號以啟動通過該第一埠的一存取的一終端；以及提供一第二選擇信號以啟動通過該第二埠的一存取的一終端，該競爭電路在該第一存取埠上的埠選擇信號被激活、且被提供至該第二存取埠的埠選擇信號被去激活時，提供所述存儲器單元進行刷新的一字線的一地址給該第一存取埠的該行解碼器。
6.根據權利要求5所述的存儲器裝置，其中，該競爭電路在提供至該第一以及該第二存取埠的所述埠選擇信號皆被激活的時候，提供所述存儲器單元進行刷新的一字線的一地址給該第一存取埠的該行解碼器，以及其中，在該刷新通過該第一存取埠而執行的期間，該競爭電路發送一等待信號，以延遲通過該第一存取埠而針對一存儲器單元的一外部請求存取。
7.根據權利要求5或6所述的存儲器裝置，其中，該競爭電路被設計為在該第一以及該第二埠選擇信號被激活時，執行用於對所述埠其中之一的一外部請求存取的一等待循環。
8.根據權利要求1至7所述的存儲器裝置，其中，各存儲器單元包括一存儲裝置，其具有一第一以及一第二終端，一連接至該第一終端的第一存取電晶體，以及一連接至該第二終端的第二存取電晶體，且該第一存取電晶體連接至該多個第一字線以及第一位線的其中之一，該第二存取電晶體連接至該多個第二字線以及第二位線的其中之一。
9.一種操作存儲器裝置的方法，其中，該存儲器裝置具有第一以及第二存取埠，而存儲器單元被配置於多個行中，每一行皆可通過所述第一以及該第二埠而存取，以及第一以及第二行解碼器響應一分別的行地址而解碼所述行的其中之一，其中，一刷新會通過啟動所述行的其中之一併通過該第一行解碼器而在該其中一行的所述存儲器單元上執行，且同時，通過該第二行解碼器，另一行會響應一外部請求存取而進行存取。
10.根據權利要求9所述的方法，其中，當該第一以及該第二存取埠的每一個皆接收一外部請求存取時，用於一外部請求存取的一等待循環被發送於該第一行解碼器的該其中一埠。
11.根據權利要求9所述的方法，其還包括，當一外部請求存取的一行地址以及該待刷新的行的行地址彼此匹配時，計數待刷新的行的行地址並抑制一行的存儲器單元的一刷新的步驟。
全文摘要
本發明涉及集成電路中多埠存儲器的刷新。一種雙埠存儲模件，包括為了檢測在外部請求存取以及刷新操作之間的衝突而進行刷新的一個競爭電路。該刷新操作被分配至未進行外部存取的埠。當通過兩個埠的存取提出請求時，將插入用於其中一個存取請求的等待循環，直到該刷新被終止。
文檔編號G11C11/406GK1685440SQ03822470
公開日2005年10月19日 申請日期2003年8月26日 優先權日2002年9月19日
發明者R·K·賈恩 申請人:因芬尼昂技術股份公司