隔離的晶片至晶片的接觸點的製作方法

2023-12-05 11:33:51 1

專利名稱：隔離的晶片至晶片的接觸點的製作方法
技術領域：
本發明涉及半導體，更具體地涉及這樣的器件的電連接。
背景技術：
製造(通過形成導電通道)全部穿過電子晶片延伸的電接觸點非常困難。高 度精確或可控重複性地製造更不用說要大量製造所述電接觸點幾乎不可能，除非 滿足下列一個或多個條件a)通道很淺，即深度明顯小於100微米，b)通道寬 度大，或者c)通道被以大間距，即通道寬度的很多倍的間距分隔。當通道接近到 足以發生信號串擾，或者如果通道穿透的晶片帶電，則所述困難會增加，因為通 道中的導體既不允許作為短接線，也不能攜帶與晶片相應部分不同的電荷。此外， 在一定程度上存在的常規工藝不適用於所形成的集成電路(IC)晶片(即包含有 源半導體器件)並會增加成本，因為這些工藝可能損壞晶片，從而降低最終的生 產率。除了上述困難之外，當通道穿透的材料帶電或者當將要穿過通道傳送的信 號頻率很高，例如超過約0.3 GHz時，還需要考慮電容和電阻的問題。確實，半導體技術領域仍存在諸多問題，這些問題包括使用大尺寸的不成 比例的封裝；組裝成本不與半導體成比例；晶片成本正比於面積，並且性能最好 的工藝也最貴，但只有一小部分晶片面積真正需要高性能的工藝；當前工藝受限 於電壓和其他技術；晶片設計者限於一種設計工藝和一種設計材料；晶片-晶片(通過封裝)的連接需要大尺寸，大功率的焊盤驅動器；即使是小改變或修正微小的設計錯誤也需要對整個新晶片製造一個或多個新掩膜；製造整個新晶片僅掩膜成 本就需要數百萬美元；單個晶片的測試困難和複雜，而晶片組合在完成封裝之前 的測試甚至更為困難。因此，在技術上非常需要能解決一個或多個上述問題的技術。發明內容我們已經開發了便於晶片彼此連接的處理。一個方面涉及實施例，其中兩片基底材料彼此相連，所述兩片包括彼此相連 並且具有將第一區域從第二區域分離的形狀的一對接觸點。另一個實施例涉及使連接的接觸點接地以致它們起屏蔽的作用。又一個實施例涉及連接的接觸點，其外圍地形成大約一體積的密閉的形狀以 氣封接觸點內部的體積。在本文中描述的優點和特徵是可以從典型的實施例中獲得的許多優點和特徵 的幾個並且僅為幫助理解本發明而被給出。應該被理解的是它們不將被認為如權 利要求所限定的對本發明的限制，或者對權利要求等價物的限制。例如，這些優 點的一些是互相對立的，由於它們不能同時地存在於單個實施例中。類似地，一 些優點可應用到本發明的一個方面，而不適用於其它的。因此，特徵和優點的這 個概要在確定等效性時不應該被認為是處置性的。本發明的另外的特徵和優點在 下面的說明書中，從附圖，以及從權利要求，將變得明顯。


圖1是包含多個有源電子器件的晶片的一個部分的簡化代表性側視圖； 圖2是圖1的指定區域的上表面的頂視圖； 圖3顯示圖1的一部分的簡化剖面圖圖4是圖1的指定區域的上表面在產生圖3的側視圖所示的溝槽之後的頂視圖；圖5顯示作為後續處理結果的圖1的一部分的簡化剖面圖；圖6是圖1的指定區域的上表面在如圖5的側視圖所示用電絕緣材料填充溝槽之後的頂視圖；圖7顯示作為後續處理結果的圖1的一部分的簡化剖面圖；圖8是圖1的指定區域124的上表面在產生通道溝槽之後的頂視圖；圖9顯示作為後續處理結果的圖1的一部分的簡化剖面圖；圖IO是圖1的指定區域的上表面在通道溝槽金屬化之後的頂視圖；圖11顯示作為後續可選處理結果的圖1的一部分的簡化剖面圖；圖12是圖1的指定區域的上表面在將鍵合物質可選地引入其餘空洞之後的頂視圖；圖13顯示作為其他可選處理結果的圖1的一部分的簡化剖面圖；圖14是圖1的指定區域的上表面在可選擇地將精整物質可選地添加到其餘空洞之後的頂視圖；圖15顯示作為後續處理結果的圖1的一部分的簡化剖面圖；圖16顯示在減薄襯底以去除底部金屬化之後圖1的一部分的簡化剖面圖；圖17顯示作為替代變形處理結果的圖5的一部分的簡化剖面圖；圖18是產生通道溝槽之後取自圖1的指定區域下方的部分的頂視圖；圖19顯示作為結合圖9所述方式的進一步處理結果的圖5的一部分的簡化剖面圖；圖20顯示作為結合圖U所述方式的進一步可選處理結果的圖5的一部分的 簡化剖面圖；圖21顯示作為結合圖13所述方式的進一步可選處理結果的圖5的一部分的 簡化剖面圖；圖22顯示圖17的替代變形中作為以結合圖15所述方式減薄襯底以暴露底部金屬化的結果的圖5的一部分的簡化剖面圖；圖23顯示用於圖17的替代變形的作為以結合圖16所述方式減薄襯底以去除底部金屬化的結果的圖5的一部分的簡化剖面圖；圖24以簡化形式說明側壁金屬化之後的雙導體變形；圖25以簡化形式說明用電絕緣材料500填充溝槽之後的該雙導體變形；圖26以簡化形式說明通過去除半導體材料的整個島產生的通道溝槽；7圖27以簡化形式說明通過只去除半導體材料的內部島產生的通道溝槽； 圖28以簡化形式說明雙導體變型的一個實例； 圖29以簡化形式說明雙導體變型的另一個實例；圖30A和30B分別說明圖28和29的方法中可選附加的熱生長電介質或絕緣 體的應用；圖31以簡化形式說明三導體變型的一個實例；圖32顯示除了金屬化後剩餘的空洞沒有填充之外與圖9到圖16的實施例相 似的替代晶片實施例的實例的一部分的簡化剖面圖；圖33顯示除了金屬化後剩餘的空洞沒有填充之外與圖23的實施例相似的替 代晶片實施例的實例的一部分的簡化剖面圖；圖34和圖35分別顯示在互相混合之後圖32和33的晶片的各自的剖面圖；圖36顯示說明可選擇地塗覆絕緣體或保形塗層之後圖34的實施例；圖37顯示環狀溝槽剖面的代表性實例；圖38以簡化形式說明製備用於堆疊的晶片的工藝的總體概要形式； 圖39到41說明使用本文所述工藝的不同變形產生穿透晶片的連接，並在其 後堆疊到一起形成晶片單元的實例晶片的一部分； 圖42以簡化形式說明形成後到前變型的工藝； 圖43以簡化形式說明形成電容耦合變型的工藝； 圖44以簡化形式說明形成預連接變形的工藝； 圖45和圖46以簡化形式說明實例粘結和融化參數； 圖47是涉及"最小"接觸點的簡化實例； 圖48是涉及擴大接觸點的簡化實例；圖49說明各自具有本文所述的穿透晶片連接的半導體晶片疊層的一部分； 圖50說明使用插柱和穿透連接方法堆疊的圖49所示晶片的簡化疊層的一部分；圖51以簡化形式說明用預成型插柱填充的金屬化內的空洞；圖52以簡化形式說明混合到電子晶片之後的圖51的晶片；圖53到圖71說明基本接觸點形成和混合方法的簡化實例變形；8圖72到圖87說明基本接觸點形成和混合方法的替代簡化實例變形； 圖88到圖91以簡化平行形式說明用於形成其後將成為子晶片背面上的剛性 插柱的另兩個實例變形方法的第一部分； 圖92是實例斜通道的剖面照片；圖93是具有100微米深度和20微米直徑的實例通道的照片； 圖94是具有其中形成的尖頭通道的晶片的剖面照片；圖95到圖102以簡化平行形式說明圖88到91的另兩個實例變形的第二部分； 圖103到圖125以簡化平行形式說明製備用於混合到其他元件的晶片的變形 工藝；圖126到圖139以簡化形式說明製備用於混合到其他元件的晶片的另一變形 工藝；圖140以簡化形式說明即刻在粘結相之前的子晶片接觸點與母晶片接觸點； 圖141以簡化形式顯示融化處理完成之後圖140的接觸點； 圖142說明成型的韌性接觸點；圖143A到143P是無數可能的母接觸點剖面的一些代表性的說明性實例； 圖144是成型的韌性接觸點的替代實例的照片；圖145是設計成穿透圖144的韌性接觸點的成型的剛性接觸點的照片；圖146以簡化形式說明另一成型的接觸點實例；圖147到152說明用於實施阱附貼概念的一個變形工藝；圖153到156以簡化形式說明反阱變形的分類；圖157A和157B分別是一組15微米直徑135微米延伸深度與25微米直徑155微米延伸深度的通道的縱向剖面照片；圖158是與圖157A和157B相似的但沒有一直填充到底部的通道的照片；圖159到167說明第II級類型剛性阱附貼方法的另一變形；圖168到圖170顯示阱附貼方法的另一變形，其中晶片通過分離的遠程接觸點互相附貼；圖171A和171B說明替代遠程接觸點變形的頂視圖； 圖172說明實例同軸接觸點的剖面圖；圖173到175說明同軸接觸點的實例用法；圖176到179說明使用本文所述的接觸點進行密封的兩個簡單實例；圖180是綜述使用剛性/韌性接觸點示例形成其他變形的不同方法的圖表；圖181和182是綜述形成通道變形的不同方法的圖表；圖183到195更詳細地說明涉及在子晶片上澱積金屬的具體實例的工藝流程； 圖196到205更詳細地說明涉及在子晶片上鍍覆金屬的具體實例的工藝流程； 圖206以簡化形式說明母晶片化學鍍的變形； 圖207以簡化形式說明母晶片薄電介質變形； 圖208以簡化形式說明母晶片厚電介質變形；圖209說明在阻擋層澱積之前的具有以50微米節距分隔的14微米寬的接觸 點焊盤的母晶片接觸點的實例和一些典型尺寸；圖210說明阻擋層和覆蓋層澱積之後的圖209的接觸點；圖211說明具有以25微米節距分隔的8微米寬的接觸點焊盤的母晶片接觸點 的典型尺寸；圖212說明通過澱積產生的具有以50微米節距分隔的14微米寬的接觸點焊 盤的子晶片接觸點的實例和一些典型尺寸；圖213說明通過澱積形成的具有以25微米節距分隔的8微米寬的接觸點焊盤 的子晶片接觸點的實例和一些典型尺寸；圖214說明在進行自對準籽晶刻蝕之前具有以50微米節距分隔的14微米寬 的接觸點焊盤的鍍覆型母晶片接觸點的實例和一些典型尺寸；圖215說明進行自對準籽晶刻蝕之後的圖214的接觸點；圖216說明作為熱管配置的一部分的內通道的使用；圖217以簡化平行形式說明另一個實例隔離和跨度變形；圖218以簡化平行形式說明另一實例隔離和跨度變形；圖219以簡化形式說明常規微處理器晶片的代表性實例及其各自的組成元件； 圖220以簡化形式說明怎樣用圖219的微處理器元件構成替代微處理器以提 供更小的佔地面積並基本上減小元件之間的距離；圖221顯示圖219的晶片與圖220的晶片的佔地面積的直接比較；圖222說明功能封裝變形；圖223說明圖222的封裝變形的細節；圖224到231以簡化的概述說明無布線處理的變形；圖232到235以簡化形式說明替代的無布線的變形；圖236以簡化形式說明兩個晶片之間使用光學連接而非有線連接；圖237以簡化形式說明使用熱管配置以即使雷射器承載晶片和光檢測器承載晶片之間插入兩個其他晶片仍允許光從雷射器承載晶片傳遞到光檢測器承載晶片的變形；圖238以簡化形式說明粘結和融化工藝的方法；圖239以簡化形式說明子接觸點的功能層；圖240以簡化形式說明母接觸點的功能層；圖241以簡化形式說明子接觸點功能層的實例材料配置；圖242以簡化形式說明母接觸點功能層的實例材料配置；圖243A, 243B和243C是經結合的母接觸點和子接觸點的照片；圖244和245以簡化形式說明每晶片單引腳的加工；圖246和247以簡化形式說明每晶片多引腳的加工；圖248和249以簡化形式說明替代的加工方法；以及圖250到254以簡化形式說明另一個替代的加工方法。
具體實施方式
首先，應當理解，本文使用的術語"晶片"意在可以互換地包含所有的術語 "晶片"，"電路晶片"和"晶片"，除非特定的說明清楚地並且排他地僅表示能從 中切割出晶片的整個晶片，例如，有關8英寸或12英寸晶片，"晶片或小片-晶片"， "晶片-晶片"，或者"晶片規模"的處理。就技術上的意義而言，如果一個術語 在使用時用術語"晶片"或"小片"代替仍有意義，則這些術語也能使用。此外， 除非滿足上述條件，本文對"晶片或晶片"或者"晶片或小片"的實際引用應當 視作無意中的多餘重複。總體而言，本文所述的各個方面的具體實施例能夠以簡單，可控的方式在兩個或多個包含完全形成的電子的，有源光學的或者電子光學器件之間形成連接， 該方式還允許深的通道深度，高度的重複性，可控的電容和電阻，以及通道和該 通道穿透的晶片或襯底之間的電隔離。我們的工藝實施例可以形成寬度窄(即，下至約15微米寬或更小)的導電通 道，雖然深寬比等級為5:1到10:1更為典型，我們的工藝實施例還可以形成穿透 深寬比等級為3:1以及大到30:1的晶片的深(即深度大於約50微米)的導電通道。 此外，我們的方法可以有利地在通道穿透的晶片的一部分帶電的環境下實現這一 點。具體而言，我們可以使用其中側壁將摻雜半導體與從中穿過的電導體絕緣的 通道提供穿過晶片的摻雜半導體部分的電通路。此外，我們的工藝對窄通道也有 效(即約15微米寬或者在一些情形中更小)，同時允許嚴格控制隔離材料和電導 體的厚度，從而保持恆定並可接受的電容和電阻。另外，如果是形成圓形接觸點，我們的方法還適用於形成具有直徑在0.1微米 到15微米的焊盤的接觸點，該上端值不是限制，但最好簡單地是在其下我們的方 法允許集成而其他方法通常無法實現的尺寸，該下端值是當前可達到的光刻技術 的函數。換而言之，允許更小解析度的光刻技術的進步也將允許該當前的限制變 得更小。另外，不同於可以為幾百或幾千微米長的焊接接觸點，或者也可以為幾千微 米長從而通常需要相當大的焊盤驅動器來驅動晶片之間的阻抗的導線鍵合接觸 點，通過我們的方法，我們能使用很短的接觸點(IO微米或更短)，其允許低得多 的晶片之間的寄生電效應。我們的典型接觸點在與互補接觸點集成之前，在接觸 點之間具有韌性材料(在下文定義並討論)寬度的三倍或更小的間距(例如，如 果初始接觸點是8微米高，則接觸點之間的間距將在約25微米以內)。我們的方法進一步允許以小於或等於約20微米的分離間距堆疊晶片。實際上， 雖然我們已經證明可以實現小於約1微米的間距，但小於或等於IO微米的間距更 典型。總體而言，最小值由正被連接的兩個晶片的最靠近表面的拓撲結構確定； 當晶片在其最高點處接觸時，焊盤之間的距離表示最大高度間距。我們的方法還能夠以小於或等於50微米的節距形成接觸點。通常，雖然我們 己經證明可以實現小到7微米的節距，但將使用小於或等於約25微米的節距，再次說明，該限制是當前可達到的光刻技術的函數。這裡也就是，隨著技術的進步 節距可以更小。一些變形包括一個或多個以下特徵每cm2幾百萬接觸點的潛力；同時發生 電學，機械和熱學附貼；用很小的力實現附貼但產生高強度的連接(數量級在 l,000kg/cm2);以規模經濟實現連接；能夠適合於非平面晶片；多數處理可以在晶 片的規模上完成(例如，8"， IO"或12"的10微米GaAs晶片)；可以基於晶片-芯 片，晶片-晶片或晶片-晶片實現工藝處理；工藝以電學為基礎；在預形成(即，器 件承載晶片)晶片上形成連接，因此能用於第三方提供的晶片；在連接多個晶片 之前形成通道；在被永久連接之前測試晶片組合併且如果需要可以返工測試的能 力；混合併匹配不同的技術(即，GaAs到InP， InP到Si， GaAs到Si， SiGe到 SiGe到Si等，以及甚至是用例如陶瓷，LCP或玻璃支承的絕緣晶片)；產生利用半導體工藝經濟的晶片尺寸封裝的能力；允許從核心去除低速功能和昂貴工藝但 仍具有如同單個晶片運行的整組電路，允許設計利用可用的並最適合該特定設計的電壓，技術及材料的變化的單個晶片的能力；與設計的其他方面所需的技術無 關；經增強的晶片外通信；有助於增加晶片水平的設計模塊化，允許使核心設計 的影響進入到多個產品中而無需吸收多餘的非重複性工程成本；以及允許使速度 與技術類型相匹配，以致低速電路不需要用不必要的昂貴的高速技術形成。總體而言，我們的工藝改進了使用"穿透晶片"電接觸點產生晶片-晶片連接 的能力，該連接能用於摻雜襯底但不會使襯底短路，因此能攜帶與其穿透的襯底 的電荷相反的電荷。此外，這種"穿透晶片"方法適用於半導體材料，諸如陶瓷 的絕緣體，以及其他導電或不導電材料的晶片。此外，使用當前的用於刻蝕半導 體材料的設備，即具有30比1深寬比的設備，本工藝對窄截面(即，15微米寬， 在一些情形中更小)的通道，以及總體深度從超過50微米到500微米或更大深度 的通道都很有效。此外，本工藝允許密切控制電容和電阻，因此，舉例來說，使 用本工藝產生的通道能攜帶高速電信號(即，頻率超過0.3GHz)，或者在一些實 施例中能攜帶光信號。一些實施例還允許同心通道，如果通道導電，則該同心通道能各自攜帶不同 的信號或不同的電荷。此外， 一些實施例還允許使同心通道中的內通道通過使用配置的一部分成為熱管配置的一部分而用作冷卻系統的一部分。其他實施例提供 以下優勢，該實施例與堆疊方法兼容並允許使用堆疊方法，該方法中晶片基於芯 片-晶片，晶片-晶片或者晶片-晶片被堆疊並電連接到其他晶片。有利的是，實際上本文所述的或者直接由此推導出的所有堆疊工藝和變形只 需要新堆疊片與直接在其之下的晶片片對準。這與嘗試堆疊並必須對準堆疊層中 在一起的所有晶片片然後插入導電材料以形成貫通堆疊層的連接的先有技術的技 術截然相反。這樣的方法需要堆疊層中的所有片相對於每一個其他片共同精確對 準，而非只對準其下方的晶片片。此外，我們的方法對於單軸，同軸和三軸連接 都同樣有效，而如果這些連接真能夠進行的話，所述共同對準的方法做不到該同 樣有效。為便於說明，本文所述的諸多方法採用實例的方式進行說明，所釆用的實例 涉及半導體材料的晶片，例如矽(Si),鍺-矽(SiGe)，砷化鎵(GaAs)等，這些 晶片已經預成型(即，包含集成電路或其組件，和/或諸如雷射器，檢測器，調製 器的光學器件，以及這些器件的接觸點焊盤)。本方法的第一實例涉及雙刻蝕工藝，其中為了半導體材料的實例(即，具有 或沒有一些或所有其相關襯底的摻雜半導體)的目的只有晶片需要刻蝕。該實例 工藝從半導體材料的器件承載晶片開始。在晶片中有一個或多個具有精確寬度的 溝槽區域被刻蝕到理想深度，因此，在半導體晶片的情形中，溝槽伸展到晶片襯 底中，並在半導體材料的一部分周圍形成周界。注意，周界的形狀可以是任何封 閉形狀，並且溝槽外壁與內壁不需要是相同形狀。最後通道連接的電容和電阻可 以通過選擇溝槽內外周界的形狀及其間隔距離受到控制。溝槽深度通常為50微米 或更多，在一些情形中是500微米或更多，但溝槽並不穿透晶片的整個襯底，因 此整片的半導體晶片並不分離。然後用電絕緣材料填充溝槽。然後整片的半導體 晶片的至少一部分被刻蝕掉，留下具有比溝槽外壁為界的截面更窄截面的孔洞， 以使通過刻蝕半導體片產生的通道由絕緣材料或者材料周界圈為界，對於其深度 的一部分的周界圈的材料來自中央半導體片，對於其餘部分的材料則來自襯底。 孔洞被金屬化，以在晶片頂部和孔洞底部之間建立電連接。然後減薄晶片背面(即， 襯底)以暴露孔洞底部的金屬化，該金屬化然後成為襯底側接觸點或其一部分(本14文用廣義術語"接觸點"可以互換地表示)。雖然在一些實施例中，金屬化將只延 伸至襯底被充分減薄時金屬化將被暴露的充分深度，但通常，至少限定孔洞的表 面的一部分的全部深度將被金屬化。以這樣的方式，如果用於進行金屬化的工藝 無法用以金屬化到整個深度，則只要充分的金屬化向下延伸到停止減薄的地方就 能形成接觸點。舉例來說，在一個實施例中，如果通道部分延伸到襯底中約600 微米的總長度但金屬化只能可靠進行到約300微米的總深度(即，比通道自身小 300微米)，則只要襯底能減薄到至少到達金屬化而不會不可接受地削弱晶片或芯 片，該工藝就不會產生負面影響。通過上述方法，本文所述的變形及其排列組合可以使連接點更靠近晶片上器 件。通過使連接點更靠近晶片上器件，該方法促進垂直方向上的晶片-晶片連接 (即，通過晶片堆疊)，能減少連接點之間的距離，並減少或消除為晶片-晶片連 接使用導線鍵合的需要。此外，該方法有助於創建能在生產中根據需要混合併匹 配的副組件專門設計。換而言之，對於晶片組材料，幾何尺寸和製造第三維將變 得更容易實現。此外，該方法能夠混合不同速度或不同類型的材料技術，以及混 合併匹配組件或副組件的設計，從而提供研發及製造成本的節省。此外，還可以 產生在晶片間使用光連接而非電連接的晶片-晶片連接。通過任選地使用降低所連接晶片上的應力的晶片-晶片連接方法，上述方法得 到進一步的促進，從而減少晶片損壞的風險。下文將通過一些實例並具體參照附圖更詳盡地說明上述各個具體方面，為了 闡釋和清楚表達的目的，附圖經過過度的簡化並且沒有按比例。在一些情形中比例以犧牲精確度為代價被故意在總體上誇張或扭曲，以增強表現的清晰度並幫助 理解。此外，本文所述的方法獨立於晶片上的或本文所述的各個方面被用於的特定 器件。因此，對例如第一實例的雷射器的任何特殊類型器件的參考是任意的並且 與本文所述的各個方面無關，除非一定程度上這些器件是需要在其上製造電接觸 點的器件。換而言之，本文所述的方法實質上對於所有可以在其上製造接觸點的 器件和電路元件是完全相同的。圖1是晶片102的部分100的簡化側視圖，該晶片包含多個固態電子器件，例如，電阻，電容，三極體，二極體，雷射器，光檢測器或其一些組合。只是作 為實例的目的，圖1所示的部分100包括雷射器104，該雷射器具有"頂"鏡106， 頂鏡106下方的有源區域108和位於襯底112上的"底"鏡110，因此器件104在 器件104附近的晶片102的非器件部分的頂部外表面116之上具有幾個微米的高 度114。如圖所示，雷射器104是常規的垂直空腔表面發射雷射器(VCSEL)。為了說 明的目的，假設頂鏡106需要電連接到襯底的與攜帶雷射器104的側面120相對 的側面118上的一些元件，並在指定區域124內器件104附近穿透摻雜半導體材 料122。首先，應當理解，在將雷射器或光檢測器作為器件討論的一定程度上，術語 "頂"和"底"遵照習慣，其中"底"是最靠近襯底的部分，而與雷射器是否朝 向或遠離襯底112發射(或者在光檢測器的情形中的接收光的方向)無關。 圖2是處理開始之前圖1的指定區域124的上表面114的頂視圖。 下文將參照圖1和2引入的這些方面說明形成穿透晶片的接觸點的基本工藝。 圖3顯示作為以下處理的結果的圖1的部分100的簡化剖面圖。 首先，溝槽302被刻蝕進入並穿過半導體材料122，最好使用各向異性刻蝕工 藝(為了產生相對陡直的溝槽側壁304)，溝槽302被刻到使溝槽302部分進入襯 底122的深度。溝槽302的總體深度可以是100微米或更多，在一些情形中延伸 500到600微米或更多。然而，溝槽302的延伸應當在完全穿透襯底112之前停止， 否則在很多情形中將可能喪失實施本發明的能力。溝槽302成形為使其自我封閉， 在平行於襯底平面的平面上產生環形的截面。通過使用該環形溝槽302，將留下半 導體材料122的"島"306，並且"島"306至少由襯底112的未觸動部分308保 持。這點上值得注意的是，雖然被稱為"環形"的溝槽302顯示為圓形，但這隻 是為了圖釋簡便。本文使用的術語"環形的"或"環形"應當理解為不限於任何 特定的或規則的形狀，外周也不必具有與內周相同的形狀。只要溝槽是封閉的形 狀以致在其中產生隔離的"島"，該溝槽就可以視為如本文使用的環形溝槽或"環形"。換而言之，該術語意在包括封閉周界形狀的任何組合，包括封閉多邊形(規 則或非規則)或者其他封閉的周界形狀，舉例來說，無論其形狀是平滑的還是鋸齒狀的等。此外，該術語還意在包含特定實例所需或所要求的固定的或變化的寬 度。圖4是圖1的指定區域124的上表面U6在形成圖3的側視圖所示的溝槽302 之後的頂視圖。在該圖中，溝槽302的環形性質清楚可見。溝槽302具有封閉的 內周界312和外周界314以及寬度310，使溝槽302環繞在其中產生的半導體材料 122的島306。圖5顯示作為後續處理結果的圖1的部分100的簡化剖面圖。 至少溝槽302被塗覆電介質或其他電絕緣材料500，該材料能可選擇地還覆蓋 理想厚度的一部分頂外表面116。可選擇地，如果材料在電絕緣的同時還要考慮熱 傳導，則良好熱導體的材料可以用作電絕緣材料500。當與先有技術的內容進行對照時就能理解上述方法實現的優勢。首先，通常 而言，以均勻方式塗覆電介質材料，尤其當需要均勻厚度時極其困難。第二，當 電介質需要塗覆到非平整表面時該問題將複雜化，並且當必須塗覆到諸如本文所 述的通道的垂直壁時問題將進一步複雜化。因此，其他方法嘗試形成孔洞，然後 精確地用電介質塗覆孔洞壁再使其導電，這些方法在一定程度上都缺乏控制均勻 性的任何有意義的能力。這些方法中存在的缺乏均勻性極大地影響電容和阻抗從 而影響性能，尤其在所涉及的信號頻率很高時，例如，超過約0.3GHz時更是如此。 與此相反，使用本文所述的方法，可以實現對電容和電阻的精確控制，因為溝槽 302的尺寸能精確控制到溝槽302自身的精確度。溝槽302的外周壁限定絕緣材料 500的覆蓋厚度和均勻性(從而限定最後的電容和阻抗)，因為溝槽302的外周壁 將其約束在一定範圍內。因此，所需要的是保證溝槽302得到填充—這是很低精確 度和低成本的過程。因此，與先有技術不同，不需要塗覆電介質時的精確性。圖6是圖1的指定區域124的上表面116在圖5的側視圖所示用電絕緣材料 500填充溝槽302以及(可選)還局部覆蓋一些頂外表面116之後的頂視圖。 圖7是顯示作為後續處理結果的圖1的部分100的簡化剖面圖。 一旦電絕緣材料500固化(通過硬化，固化或其他過程)，通過將絕緣材料500 的環704中的半導體材料的島306去除到實現特定的理想實施例所必須的足夠深 度502,作為實例，去除到與溝槽302的深度相似的深度(即，使其也延伸到襯底112中一段距離但最好不完全穿透襯底)而產生通道溝槽702。實際上，如果通道 溝槽702也延伸到其能達到的足夠的深度，如果在後述的處理中必要，在本實例 的情況下為進入襯底112與溝槽302相同的距離，則通道溝槽702的深度502可 以長於或短於溝槽302的深度。此外，界定島306的環704的最內壁要求通過去 除處理形成的通道溝槽702的外形和輪廓將是電介質。因此，該外形和輪廓通常 不會受刻蝕工藝的影響，因此可以使用低精確性的刻蝕工藝去除半導體材料的島 306，因為在寬度或深度方向上並不需要嚴格控制去除過程。當然，通過使用一種 或多種其他合適的工藝，例如，雷射融蝕，雷射鑽孔或其一些組合，所述去除可 能會擴大，或者另外完成去除的目的。繼續該實例的工藝處理， 一旦產生通道溝槽702，通道溝槽702的側壁706 以及通道溝槽702的底部708將全部是電絕緣的，因為側壁706將是絕緣材料500 而底部708將由襯底112限定。圖8是圖I的指定區域124的上表面116在如圖7的側視圖所示在電絕緣材 料500的環704中產生通道溝槽702之後的頂視圖。圖9顯示作為後續處理結果的圖1的部分100的簡化剖面圖。通過例如使用濺射，蒸發，電鍍或其他用於塗覆金屬的物理或化學澱積技術， 或者如有需要通過這些技術的組合至少"金屬化"通道溝槽側壁表面706的縱向 部分(即，沿其深度)而使通道溝槽702導電。換而言之，金屬化可以涉及使用 導電固體，導電環氧樹脂或可回流材料(例如，像焊料的適當溫度的導電液體)。 該金屬化處理可以並且通常將用於產生至少從通道底部708周圍到上表面116的 連續的導電連接，並且在很多情形中，如果相關器件是其中製作通道的晶片的一 部分，則該導電連接將一路伸展到該相關器件。通過代表性實例的方式，圖9顯 示通過該工藝過程形成的從雷射器104的頂鏡106上的接觸點904延伸到通道溝 槽702的底部708的電跡線902。如圖所示，通道溝槽702的側壁706和底部708 的整個表面都完全用金屬覆蓋。如上所述，因為絕緣環的寬度和長度可以嚴格控制，通過金屬化形成的導體 厚度也能嚴格控制，因此能實現相對於金屬化表面的恆定電容。此外，絕緣材料 500將接觸點904與該絕緣材料500穿過的半導體材料122電隔離，因此，能解決半導體材料中可能引起接觸點到其他器件或導體的電短路的缺陷。圖IO是圖1的指定區域124的上表面116，在如圖9的側視圖所示在金屬化 通道溝槽702並產生通向器件接觸點904的電跡線902之後的頂視圖。圖11到圖14說明可能對一些實施例有用或者需要的附加的以及可選的處理。 圖11或圖12所示的方法與圖13或圖14所示的方法無關。結果，取決於特定的 實施例，可以分別使用圖11和圖12所示的方法或圖13和圖14所示的方法，或 者能夠以任何順序一起使用兩個方法。通過使用一個或兩個這些可選方法能獲得一些優勢。首先，用材料填充空洞 將增加機械強度並增加結構硬度從而降低潛在應力。第二，使用焊料，環氧樹脂 或其他鍵合材料能有助於晶片到另一元件的最後連接，尤其當該連接涉及晶片到 另一晶片的混合時更是如此。第三，通過將材料插入空洞，能降低不需要的材料 進入空洞的風險。最後，填充材料降低或消除通道溝槽內金屬化部分損壞的可能 性，尤其是如果沒有金屬化整個側壁則更是如此。此外，通過改變絕緣體和金屬 的厚度能平衡從而匹配晶片的熱膨脹係數("CTE")。舉例來說，可以連同銅(17 ppm的CTE)使用氧化物(l卯m的CTE)以匹配矽的CTE (2.5 ppm的CTE)。當然，因為這些方面是可選的，因此可以不用上述兩個方法而仍使用本發明。 然而為了完全理解，下文將參照圖11到圖14說明兩個處理工藝。圖11顯示作為後續的可選處理的結果的圖1的部分100的簡化剖面圖。 一旦完成金屬化，如果剩餘的空洞IIOO將不為下述的用途而留空，則可以可 選地用例如在該情形中是鍵合物質1102的一些材料局部或完全填充剩餘的空洞 1100。取決於將要使用該變形的特定實施例，鍵合物質U02可以導電或者非導電， 即，諸如可以通過例如化學鍍或電鍍技術塗覆或者用蒸發澱積或濺射澱積的焊料， 金屬，或合金的導電材料，或者像例如適當類型的膠水或環氧樹脂或者例如二氧 化矽的氧化物的非導電鍵合劑。圖12是圖1的指定區域124的上表面116在如圖11的側視圖所示可選地將 鍵合物質1102引入通道溝槽702的剩餘空洞IIOO中之後的頂視圖。圖13顯示作為後續的可選處理結果的圖1的部分IOO的簡化剖面圖。 兩者取一或者另外附加，如果金屬化沒有完全填充空洞，則一旦金屬化完成，如果存在任何剩餘空洞U00，則該剩餘空洞1100可以可選地用例如簡單的的精整 物質1302局部或完全填充。取決於將要使用該變形的特定實施例，舉例來說，精 整物質1302可以是諸如最初用於填充溝槽302的絕緣材料500的絕緣體，諸如導 電環氧樹脂，導電固體或可回流材料的導體，或者可以使用保形塗層。此外，如 果使用，則精整物質1302不需要單獨引入到空洞1100中。如圖13所示，如果是 電絕緣材料並且使用了鍵合物質1102，則可以在使用鍵合物質1102後將精整物質 1302插入到任何這樣的鍵合物質1102的頂部，並使其延伸到空洞1100之外從而 覆蓋並保護晶片外表面的一部分，和/或延伸到接觸點904的跡線902的一部分 1304,或者，即使沒有空洞，也能平面化該晶片。舉例來說，精整物質1302可以是能平整化的氧化物，並從而平面化該晶片，以致整個表面可以用於鍵合到例如 晶片或單個晶片的另一個元件。圖14是圖1的指定區域124的絕緣體上表面116在如圖13的側視圖所示在 鍵合物質1102的頂部可選地將精整物質1302添加到剩餘空洞1100中，並且數量 足以對跡線902的至少一部分1304提供覆蓋和保護之後的頂視圖。回到基礎工藝過程，圖15顯示作為後續處理結果的圖1的部分100的簡化剖 面圖。一旦完成圖9和圖IO所示的金屬化方面(無論是否使用圖11到圖14所示的 兩個可選方面)，將例如使用諸如刻蝕的化學工藝，諸如拋光的機械工藝，化學機 械處理(CMP)或其一些組合至少在暴露底部金屬化1502之前減薄襯底112的背 面118 (即，不帶器件的一面)，從而在襯底112的背面118上產生電接觸點1504， 該接觸點1504電連接到與摻雜半導體材料122 (在該情形中是雷射器104的底鏡 110)電隔離的器件接觸點904,而不需要進行任何特殊的背面處理。或者，減薄可以進行到去除底部金屬化1502，或者暴露空洞IIOO本體(無論 是否填充)。圖16顯示圖15的一部分在將襯底減薄到去除底部金屬化之後的簡化 剖面圖。有利的是，如果至少使用了圖11和圖12的方法，則空洞1100被填充鍵 合物質1102。因此，如圖16所示，將襯底112的背面U8減薄到圖15的底部金 屬化1502被去除將暴露鍵合物質1102,同時留下金屬接觸點1602的"環緣"，該 環緣仍能充當背面電接觸點的一部分。因此，如果鍵合物質1102是例如焊料的導電物質，則環緣1602和鍵合物質1102將一起充當接觸點，而如果鍵合物質1102 是不導電的，則其仍能用於將晶片鍵合到另一元件，同時環緣1602充當接觸點並 提供從背面118到器件接觸點卯4的導電通路。或者，圖15或圖16的配置可以被減薄，使金屬化或金屬接觸點突出到晶片 底部之外，從而在如本文所述的單獨的插柱和穿透方法或者連同粘結和融化方法 中用作接觸點。現在應當能理解，上述基本工藝以及遵循該基本工藝並基於該基本工藝的更 複雜的替代工藝提供超過先有技術的進一歩的優勢，即不要求在晶片上製造器件 (例如，三極體，二極體，雷射器，光檢測器等)之前先期製作通道。此外，該 工藝也不要求通道只存在於晶片外圍形成常規的導線焊盤的區域中。作為替代， 當前的工藝更局域化，並能在足夠低的溫度下進行，以致可以在通道形成之前先 在半導體中形成或嵌入電路，並且通道能設置在晶片外圍之外的其他區域中。這 樣就可以使用晶片被另外製造的工藝，該工藝不需要包括在這些晶片的設計工藝 中，並且如下文更詳細的說明，使不同晶片上的器件之間的連接通道比通過使用 導線焊盤完成的通道大大縮短。此外，因為該工藝有助於形成穿透晶片的通道， 如下文更詳細的說明，該工藝對晶片堆疊或者產生混合及匹配晶片"單元"非常 有效。尤其是在溝槽寬度窄並且深度為例如100微米或更大的相對深時與用電絕緣 材料填充溝槽相關聯可能引起的一個問題是在電絕緣材料中出現針孔，氣泡或其 他缺陷的可能性。如果存在，則這些缺陷可能導致溝槽穿透其中的器件的摻雜半 導體材料與其中的導體之間的不需要的導電通路。有利的是，如果這是一個潛在的或引起注意的問題，則圖17到圖23所示的 替代變形能對該問題進行討論。圖17顯示作為根據下述替代變形的處理結果的圖5的部分100的簡化剖面圖。 圖7中形成通道溝槽1700，但與圖7不同，沒有移除絕緣材料500的環704 內的半導體材料122的整個島306。相反，通道溝槽1700小於圖7的通道溝槽， 以致保留半導體材料122的周界環體1702。因為半導體材料122的周界環體1702 以絕緣材料500和襯底112為界，因此與器件104的半導體材料電隔離。此外，因為總體半導體材料122的形成更為理想和均勻，溝槽302內的絕緣材料500中 的任何缺陷都將由半導體材料122的周界環體1702與通道1700中的金屬化相隔 離。除此之外，該方法與結合圖7所述的方法相同。因此，舉例來說，通過進一 步的刻蝕工藝或者通過例如雷射鑽孔的另一合適的工藝類似地將通道溝槽1700制 作到深度1704,延伸到襯底112內(但最好不要完全穿透)。 一旦形成了通道溝槽 1700，通道溝槽1700的側壁1706以及底部1708都將如上所述全部不導電，但側 壁1706將是由環形絕緣材料704環繞的被隔離的半導體材料1702。圖18是圖1的指定區域124下方在如圖17的側視圖所示在由電絕緣材料704 為界的半導體材料n02環內形成通道溝槽1700之後的頂視圖。圖19顯示作為以結合圖19所述的方式的圖17的替代變形的進一步金屬化處 理的結果的圖5的部分100的簡化剖面圖。圖20顯示作為以結合圖ll所述的方式的圖17的替代變形的進一步可選處理 的結果的圖5的部分100的簡化剖面圖。圖21顯示作為以結合圖13所述的方式的圖17的替代變形的進一步可選處理 的結果的圖5的部分100的簡化剖面圖。圖22顯示作為以結合圖15所述的方式的圖17的替代變形的減薄襯底以暴露 底部金屬化1502的結果的圖5的部分100的簡化剖面圖。圖23顯示作為以結合圖16所述的方式的圖17的替代變形的減薄襯底以去除 底部金屬化1502並暴露鍵合物質1102結果的圖5的部分100的簡化剖面圖。基於上述說明，可以形成具有雙被隔離(即同軸)導體的其他替代變形。其 優勢在於雙導體允許更大的接觸點密度並能減少串擾。此外，通過雙導體變形將 能看到外導體與內導體電隔離以允許其在不同電壓下工作； 一個導體在工作時作 為電磁幹擾(EMI)屏蔽以保護免受信號噪音的影響，或者允許信號穿透該結構有 差別地傳播以實現更低噪音的數據傳輸。此外，對於單導體方法，只進行對環形 溝槽的一個光刻限定的精確刻蝕。如下所示，中央材料的去除受到邊界金屬的控 制，因此不受到光刻限定的步驟或刻蝕中固有的工藝變動的影響。因此，甚至該 方法的重複性更高，並且工藝更可靠。下文參照圖24到29B說明同軸變形的兩個實例。這些變形適用於最外層導體22能直接與半導體材料接觸而沒有負面影響的情況。替代的同軸變形的實例如下面 的圖30A和30B中所示。圖30A和30B的替代雙導體變形相似於圖17到圖23 所示的替代變形並以其為基礎進行改進，因此同樣適用於解決相同的問題或對此 進行討論。首先，基本的雙導體形成過程遵循結合圖1到圖3所述的方法。因為該變形 明顯地建立在上述內容之上，為了說明簡便，將只討論與該變形相關的附加的或 不同的方面，其餘部分可以從在先的討論中了解。其後，根據該雙導體替代變形 的工藝過程如下。首先，如圖24所示，至少如上所述地金屬化圖1的側壁304。 注意，溝槽302的最下表面可以也可以不金屬化，但是如下文明顯的說明，這將 不影響最後的結果。圖24顯示緊跟根據該變形的金屬化之後圖3的部分100的簡 化剖面圖。金屬化之後，至少溝槽302被填充電絕緣材料500。該步驟的結果顯示在圖 25中。再次，如圖26所示，通過去除由金屬化2402的環2602的內周界界定的半導 體材料122的整個島2406形成通道溝槽2600。或者，如圖27所示，在該方面可以釆用與圖17相似的方法(即，代替去除 絕緣材料500的環704內的半導體材料122的整個島306，只去除內側部分2702， 保留半導體材料122的周界環體2704)。另外以及其後，該方法與先前所述的方法基本相同。舉例來說，通過進一步 的刻蝕工藝或通過例如雷射鑽孔或融蝕的另一合適的工藝將通道溝槽2600， 2702 製作到延伸到襯底112內的深度(但最好不完全穿透)。然後用導體2802填充通道溝槽2600， 2702，並且如上所述減薄襯底。在第一 實例的雙導體變形(圖28A)的情形中，襯底一直減薄到如圖28B所示去除底部 金屬化並且在襯底122—側暴露內導體2802。在第二實例的雙導體變形(圖29A) 的情形中，襯底一直減薄到如圖29B所示連同內導體一起暴露金屬化的最下部分。 注意，在圖28B的變形中， 一個導體由金屬化2804的外環組成，而另一個導體由 金屬化2806的內環加上內導體2802組成，因為兩者毗鄰並因此互相短路，而在 圖29B的變形中， 一個導體由金屬化2402組成，而另一個導體由內導體2802組成。因此，在諸如圖28B所示的雙導體變形中，非常需要保證環704的深度與通 道溝槽2700的深度都超過襯底最終要減薄到的那一點。換而言之，如果晶片的總 體厚度為500微米，而晶片襯底將要減薄200微米，則通道溝槽2700的深度至少 是300微米加上可能存在的金屬化的厚度，並且因此環704的原始深度也甚至可 能需要比通道溝槽2700的深度更大。這樣要求的原因是兩個導體之間必須電隔離。 以上原因也是一些實施例中對溝槽302的最低部分的塗覆發生故障但幾乎不產生 影響的原因，因為該塗覆層反正在減薄處理中都要被去除。基於上述說明應當認識到，與圖28B或29B類似，可以只通過在金屬化之前 使溝槽側壁不導電而產生另外的替代同軸變形。舉例來說，這一點可以通過電介 質濺射，等離子澱積，或通過預形成初始環形溝槽(即，在電子器件製造之前) 以及使用熱或蒸汽氧化技術對側壁塗覆薄電介質覆蓋層來完成。在矽晶片的情形 中，該技術涉及將側壁暴露到反應氣體以使其氧化(在概念上等同於使鐵生鏽)， 從而在側壁表面上形成薄二氧化矽覆蓋層。總體而言，矽的氧化可以根據 Deal-Grove模型在蒸汽環境中進行。該方法使氧化以高度可控並精確可重複的方 式進行。可以使用類似工藝產生氮氧化矽或氮化矽覆蓋。有利的是，通過該變形， 因為所得氧化物不是澱積的而是熱生長的，因此該氧化層均勻形成並從而不會引 起塗覆液體，粘性，膠質或其他形式的電介質所固有問題。此外，該方法能在12 英寸的矽晶片上以極其精確的誤差容限產生高度均勻以及極其可控的電介質材料 覆蓋層併到達一毫米或更大的深度。此外，該工藝有平滑側壁的效應，從而有助 於產生更均勻的金屬化。當然應該理解的是，由於二氧化矽，氮氧化矽或氮化矽的介電常數，該另一 替代變形可能不適用於某些應用場合，或者由於與本文所述的主題原理無關的其 他因素而無法對於其他場合實施。在其他方面，該方法與上文結合圖24到29B所 述的任何變形相關聯地敘述的各個方面相同。為了完備，說明向圖28和29的方法增加可選的附加熱生長電介質或絕緣體 3002方面的實例分別在圖30A和30B中進行說明。還應當理解，在圖30B的一些 變形即只部分去除內島而在通道溝槽周圍留下半導體材料的環緣的變形中，可以使用熱生長電介質的方法形成剩餘環緣上的電介質覆蓋--但條件是該工藝的進行 在器件形成之前，其後釆用適當措施保證該工藝不會破壞已經形成在晶片中或芯 片上的任何器件，或者該工藝在其上或其中的任何器件不受該工藝影響的晶片上 進行。或者，所述局部去除可以是反向的局部去除，即從通道溝槽向內去除內島， 在通道溝槽內留下更小的島。通過該變形，該更小的島可以充當其上能建立接觸 點並連接到金屬化或導體上的插柱。與此相似，局部去除可以是從深度透視方向 的局部去除，留下能用作凸/凹連接器的凹部分的阱或凹陷，或者如果使其導電則 能充當電接觸點。有利的是，通過上述說明應當顯而易見的是，如圖31所示，僅通過採用導致 圖28B的方法但減薄到圖28A所示的程度(即，直到完全去除溝槽底部的金屬化 材料)還能構成三導體(即，三軸)變形。該三導體變形的優勢在於其允許外金 屬化充當內金屬化和/或導體與附近的器件承載半導體材料之間的屏蔽，允許外金 屬化與內導體之間的金屬化充當兩者之間的屏蔽或者充當第三導體。因此，相同 的三導體變形就其自身就能提供多個替代優勢。當然，應當理解，鑑於單導體， 雙導體和三導體變形之間的關係，關於使用任何一個方面(即，塗覆(熱生長或 塗覆)，空洞填充，插柱和穿透接觸點(以下說明)等)所述的所有選項通常可以 互換地應用於所有方面。如上簡述，在去除材料的中央島之後存在的剩餘空洞完全不必用任何物質填 充。此外，在本文所述的一些實施例中，不填充也有特殊的優勢。圖32顯示晶片實施例的部分100的簡化剖面圖，(除了完全沒有填充金屬化 後留下的空洞3210外與圖9到圖16的實施例相似)，該部分100位於晶片102將 要被混合到其上的電子晶片3200上方，以使將要電連接到雷射器104的頂接觸點 904的電子晶片3200上的接觸點焊盤3202處在空洞3210下方。焊料隆起或其他 可軟化可變形的導電材料3204設置在接觸點焊盤3202上並且將用來通過毛細現 象或者基於壓力插入的變形實體地和電學地將兩個晶片102， 3200的該部分鍵合 到一起。圖33顯示除了如圖32所示沒有填充金屬化後留下的空洞3310外與圖23的實施例相似的替代晶片實施例的一部分的簡化剖面圖，該部分位於晶片102將要 被混合到其上的電子晶片3300上方，以使將要電連接到雷射器104的頂接觸點904 的電子晶片3300上的接觸點焊盤3302處在空洞3310下方。焊料隆起2404置於 接觸點焊盤3302上並且將用來實體地和電學地將兩個晶片3302， 3300的該部分 鍵合到一起。在圖32或圖33的實施例中，通過不填充空洞3210， 3310，可以利用毛細現 象將焊料3204抽吸到空洞3210， 3310中，或者利用壓力使可變形材料3204變形 並進入空洞，從而a)保證良好的電連接，以及b)幫助晶片互相對準。圖34和圖35分別顯示在晶片互相混合之後圖32和圖33的各自的剖面圖。 如圖所示，焊料3202被向上抽吸到各自的空洞3210， 3310中，同時晶片的接觸 點3206, 3306相對處於其被混合到其上的各自的電子晶片3200， 3300的接觸點 3202， 3302的中央。如用於圖34的實施例的圖36所示(雖然該圖對圖35的實施例同樣有效但沒 有顯示)，可以可選地用絕緣體或保形塗層2800進行塗覆。如上簡述，與所用變形無關，上述環形溝槽(如果使用變形，也包括半導體 材料的周界)可以為任意封閉形狀。然而，作為上述說明的擴展還應當理解，雖 然在多數實施例中為了易於實施以及電容或電阻或者兩者的原因通道溝槽與環形 溝槽將有相同的形狀，但通道溝槽不必具有與環形溝槽相同的形狀，環形溝槽的 寬度也不必均勻。圖37a到圖37f顯示說明這一點的環形溝槽截面的一些代表性實 例。在圖37a中，環形溝槽3702顯示為三角形。結果，溝槽3702的寬度3704在 三角形的點3706的位置大於邊3708。在圖37b中，環形溝槽3710顯示為矩形。 結果，溝槽3710的寬度在角3712大於邊3714，並且長邊3716比短邊3718分隔 得更遠。在圖37c中，環形溝槽3720顯示為由兩個不同的橢圓界定。結果，環形 溝槽3720的寬度隨位置變化。在圖37d中，環形溝槽3722顯示為正方形。結果， 溝槽3722的寬度在角的位置大於邊，但各邊被均勻地相隔開。在圖37e中，環形 溝槽3724顯示為外周界3726為正方形但內部周界3728為圓形。在圖37f中，環 形溝槽3730顯示為外周界3732為圓形但內周界3734為正方形。在圖37g中，環 形溝槽3736為凹凸形(或腎形)，其中外周界3738和內周界3740互成比例並且溝槽的寬度恆定。在圖37h中，環形溝槽3742具有與圖37g相似形狀的外周界和 六邊形的內周界3746。上述擴展同樣應用於除了絕緣體環外還具有半導體材料環的變形，即，各個 周界表面的形狀可以與其他周界相同，或者對特殊應用的要求或需要而言， 一個 或多個周界的形狀可以與一個或多個其他周界的形狀不同。除了可從使用上述方法以最終在兩個晶片之間形成連接本身獲得的優勢外， 上述方法在晶片，小片或晶片堆疊的方面提供了相當大的優勢，在晶片，小片或 晶片已經被預處理，例如，從晶片等已經具有其上形成的將要包含的電晶體，電 容，二極體，開關，電阻等方面的任何功能器件的功能觀點看已經被完全形成的 情況下尤其如此。使用環形通道工藝形成通道提供以允許導電率並且在晶片熔合後幾乎不需要 或完全不需要後處理的方式堆疊晶片的方法。這一點在成本和生產率的基礎上， 尤其在兩個晶片將要混合在一起或者晶片上要形成多個獨立晶片的晶片水平上都 高度有利。當把晶片疊到一起時， 一個關鍵的認識是經混合的雙晶片片(即，兩 個晶片疊到一起之後)比單個晶片片(即，即刻在混合之前的單個晶片)具有高 得多的價值。與此相似，如果三個晶片片堆疊在一起則價值甚至更高。任何必須 對一系列集成後的堆疊晶片進行的後處理都將增加很多風險，因為損壞將導致很 高價值的疊加片報廢。這樣，因為所有通道處理和減薄都發生在器件堆疊之前，因此上述工藝提供 好得多的方法。結果，將形成能夠一片正好層疊在另一片頂部以進行連接(即混 合)而不需要其他晶片處理的完全疊成的晶片片，通道已經在晶片上器件形成之 後及混合之前完成。在用上述方法堆疊晶片時，雖然組合的價值越來越高，但附 加另一層的步驟數通常只有一步，即-附加下一小片(除非必須減薄並且減薄未在 混合之前進行)。這樣能最小化由於晶片先堆疊然後形成電接觸點的堆疊的先有技 術中固有的後處理導致的昂貴部件生產率損失的風險。因此，與先有技術相反，在堆疊之前形成通道允許1)減少或消除對堆疊片的後處理(導致更少的勞動量和更高的生產率)，以及2)更大的對準誤差容限(每塊晶片只需要相對於緊接其下的一個晶片良好對 準(與要求所有晶片共同相對於底部晶片對準的堆疊的先有技術相反))。圖38以簡化形式說明用於製備堆疊晶片的工藝的一般的整體形式。圖38A以 簡化形式顯示初始的完全形成的晶片以及具體顯示器件3802和器件下的襯底 3804。該一般的工藝如下。首先，材料3806被澱積到晶片的器件一側(圖38B)。 然後，刻蝕材料3806和下面的用於接觸點的位置以產生溝槽3830 (圖38C)。溝 槽3808的壁3810用絕緣體3812絕緣以防止產生摻雜半導體材料與將要形成的接 觸點的潛在短路(圖38D)。或者，材料3806可以在澱積絕緣層3812期間"自動"產生。舉例來說，通 過去除材料3806的第一層澱積，刻蝕溝槽3808，然後澱積TEOS在晶片上放置 TEOS(氧化物)。由於材料澱積的方法，將在晶片的頂部放置2.5微米並在溝槽的 壁上放置1.25微米的材料。這樣就提供一種獲得厚的頂層的同時還覆蓋溝槽壁的 替代方法。換而言之，通過該替代方法，作為分離步驟的在晶片上澱積材料3806 的步驟可以省略，或者取決於晶片的布局與其餘步驟相結合地使用。然後將金屬3814引入到溝槽中以提供用於導體鍍覆的籽晶層(圖38E)。然 後用作為導體的金屬3816填充其餘通道體(圖38F)。接著，例如通過化學或機械 處理或其一些組合去除多餘的金屬(並且可選地去除一些材料3806和/或絕緣層 3812)(圖38G)。然後，刻蝕晶片以形成向原始的現存接觸點位置3824， 3826提 供進入通道的開口 3820， 3822 (圖38H)。接著，塗覆金屬3828， 3830以使現存 接觸點位置3824， 3826與新處理過程形成的接觸點3832， 3834互連(圖381)。 接著，減薄晶片背面3826以暴露處理過程形成的接觸點3832， 3834的另一端， 並可選地去除溝槽3808底部的絕緣體3812(圖38J)。然後，刻蝕晶片的背面3836 以形成抬高的插柱3838, 3840，並且如果在先前步驟中沒有去除溝槽3808底部的 絕緣體3812則去除絕緣體3812 (圖38K)。或者，在一些實施例中，絕緣體3812 可以部分去除，或者在一些情形中如果對電導率沒有要求，例如如果是用於簡單 地對準或者形成非導電插柱型的接觸點，則絕緣體3812完全不去除。最後，如果 成為插柱的已暴露的填充材料是能氧化或者能以對其後形成連接不利的方式反應 的類型，則可以在抬高的插柱3838， 3840上塗覆可選的阻擋層3842以防止氧化或這樣的其他負面反應。在還有其他的替代變形中，圖38J，圖38K和圖38L的步驟可以在金屬3828， 3830的頂部塗覆韌性材料(後文說明其用途)並對其進行保護之後進行。該變形 減少晶片減薄後必須進行的步驟的數量。到這一點，已經形成一般的穿透晶片的連接，該連接能有助於基於晶片，小 片或晶片的堆疊，從而形成一個或多個多晶片單元。圖39到41總體說明實例晶片的各個部分，該晶片用上述工藝的不同變形進 行處理以形成穿透晶片的連接，然後堆疊在一起以形成這樣的單元。具體而言， 圖3顯示使用基本方法變形互相連接的一系列堆疊晶片的對應部分3900。圖40 顯示一系列堆疊的雙導體變形晶片的對應部分4000。圖41顯示一系列堆疊的三導 體變形晶片的對應部分4100。通過上述說明應當理解，通過使用本文所述的工藝 之一，可以從不需要以共面或者甚至完全重疊的方式進行組織但仍然可以在豎直 方向上延伸的晶片元件形成堆疊和單元。注意，在圖39到41的三個堆疊的每一個中己經添加了作為支座的可選的接 觸點焊盤3902， 4002， 4102，用以保證合適的間隙和晶片之間的良好的電接觸。取決於使用上述方法的特定應用，接觸點的形成可以有多種方式。舉例來說， 可以用先有技術中的C-4焊料類型工藝使所述通道輕微突起，以使將要電連接的 兩點互相接觸，並且焊料變為液態然後硬化，以使兩片晶片能實體地和電學地結 合。在其他變形中，可以使用一對接觸點，其中該對接觸點中的一個接觸點是剛 性接觸點而另一個接觸點相對於第一接觸點呈韌性，並且使用本文所述的工藝連 接該對接觸點。在再一個變形中， 一對接觸點中的兩個接觸點都可以在其上具有 韌性材料，然後使用本文所述的合適工藝或其他方法連接該對接觸點。或者，可 以使用先有技術的插柱和插座類型的方法。通過該方法，使將要連接的兩個接觸 點具有互補形狀，其中使插柱相對於插座的尺寸稍微過大或者使插座相對於插柱 的尺寸稍微過小，以使兩者在一起導致兩者之間的靜配合。在一些情形中，理想的是使用較厚的晶片(圖42A)以保證處理強度。在晶 片特別厚並且所要求通道的直徑小於晶片理想厚度的約1/20到1/30的情況中，可 以對一些變形使用替代工藝而適合於該較厚的晶片。形成這樣的"背面到正面"通道的工藝在圖42B到42E中以簡化形式進行說明。首先，通道被刻蝕到器件承 載晶片的背面中(圖42B)。然後，可以使用本文所述工藝之一 (即，單導體，同 軸，三軸等)或者通過類似於插入預成型插柱的其他工藝使通道導電(圖42C)。 該方法可以導致背面具有韌性材料或者剛性插柱材料。然後，在導體上方從上(即， 從正面或者器件一側)向下刻蝕對應的通道， 一直刻到背面導體的底部終止處(圖 42D)。接著，可選地保護正面器件，如果需要還保護通向器件的接觸點，或者使 用例如本文所述的方法進行再布線(未顯示)，並且以與背面所用基本相同的方式 使通道導電(圖42E)。有利的是，對一些變形，背面導體底部的材料可以充當刻 蝕阻擋層和/或用於從正面鍍覆導體的籽晶層。這樣能相對於用於在背面形成導體 的方法減少處理步驟數。此外，對其他變形，如果需要在來自背面通道的導體和 來自正面通道的導體之間沒有實體連接，則可以在兩者之間留有適當數量的晶片， 通過電容耦合進行連接。該方法對預先形成單個通道，然後在一個孔洞中澱積絕緣體和金屬的傳統的 通道工藝，或者對前文所述用環形通道方法形成阻抗高度可控的通道的工藝都很 有效。此外，還可以使用背面到正面的方法，該方法中在一面具有未完全填充的通 道，以使該通道的未填充部分能充當接納"插柱"的"插槽"(即，壓力配合或靜 配合連接)，從而提供對準和/或實體連接以及電連接。該種類型的壓力配合或靜配 合方面在圖42F中進行說明。在另一替代變形中，可以使用上述背面到正面的通道形成方法，以形成可用 電容耦合在晶片之間發送數據的方式僅部分穿透晶片的連接。因為當接觸點靠近 時電容耦合有效，並且因為連接密度受到串擾的限制，因此本文所述方法的變形 對於利用該種類型的連通形成晶片很理想。因為可以最小化接觸點之間的距離並 通過使用同軸或三軸插柱從而能提供屏蔽，這些方法充分允許最小化由於緊密連 接引起的串擾。此外，電容接觸點具有不需要各個部分之間的實際電接觸點的優 勢。通過該方法，如圖43A到43D所示，從晶片背面刻蝕通道(圖43B)，刻蝕 方式是通道充分靠近晶片頂部的接觸點從而能從該接觸點實體去除，但是當填充 以後，通道充分靠近以允許填充物和接觸點之間所施加信號的良好的電容耦合。然後用金屬柱，單導體，同軸或三軸導體填充通道以允許良好的電容耦合(圖43C)。 通過這種方式，晶片能保持允許晶片處理的足夠強度的整體厚度，同時各個連接 具有合適的距離。該方法提供允許通過將一個晶片的背面堆疊到另一個晶片的正 面進行堆疊的進一歩的優勢。通過這種方式，可以如圖43D所示進行晶片的多級 堆疊。這與要求晶片面對面而非正面對背面的方法截然不同，因為這樣的方法不 容易做到允許進行晶片的多級堆疊(即，堆疊三個或更多晶片)，因為第三個晶片 勢必在其他兩個晶片之一的背面然後通過整個晶片連通，只允許稀疏的接觸點密 度以避免串擾的可能性。當然，通過本文所述的方法，可以使用同軸或三軸通道 增強信號屏蔽以防止串擾。此外，如果例如兩個通道並不連結(即，在從正面一側形成的通道與背面一 側的插柱之間留有材料)而沒有形成實際的背面到正面的連接，則可以通過壓力 配合連接使用電容耦合。在該情形中，正面一側的通道將根據本文所述的變形之 一獨立形成，背面一側的通道也是如此。此外，電容耦合可以存在於晶片表面的一個或多個接觸點之間(無論是否通 過通道方法或其它方法形成)。舉例來說，對於堆疊方法，如果兩個互補接觸點雖 然彼此靠近但晶片高度不允許其容易地實體接觸，因為例如晶片或金屬化或者其 他形貌使兩者之間保持分離，或者其中之一或兩者由例如TEOS，光刻膠或其他某 些氧化物的絕緣體覆蓋，則所述電容耦合可以是理想方法。如上所述，我們的方法的通用性將更加明顯。有利的是，還可以形成更多其 他變形，這些變形說明通過使用我們的方法可以獲得的廣大和多種可能性的範圍。 如圖44A到44I所示，這樣的變形之一是"預連接"變形，該變形與上述和其他 方法不同之處在於在本文所述的任何處理開始之前(即環形通道形成之前)將要 處理的晶片先被附貼到下方預形成的晶片4402 (本文稱為"基礎"晶片)上。在 該變形中，可以使用任何基礎連接形成工藝。該變形工藝的進行如下。首先，將初始晶片減薄到保證通道能完全穿透襯底所需的程度(圖44A)。該 步驟是可選的，並且如果將要使用的特定刻蝕工藝能沒有困難地穿透整個晶片則 不需要進行。然後，對齊該初始晶片(圖44B)，並使用鍵合材料，晶片熔合或者 如果晶片很平整則通過共價鍵合將初始晶片附貼到基礎晶片上(圖44C)。接著，在初始晶片中基礎晶片的焊盤上方形成向下延伸到基礎晶片的環形通道，以使該 通道環繞基礎晶片上的相關焊盤(圖44D)。然後用絕緣體填充環形通道以便隔離 後續的導體澱積(圖44E)。然後，向下刻蝕掉中央插柱的全部或局部直到基礎晶 片上的相關焊盤，從而在基礎晶片的焊盤上方形成空洞(圖44F)。最後，金屬化 空洞(圖44G)，並可選地使用本文所述的方法之一用導體完全填充空洞(圖44H)， 或者如果金屬化沒有完全填充空洞中央則可用絕緣體進行填充(圖441)。結果， 金屬填充形成與基礎晶片焊盤的電連接，並有效地使基礎晶片焊盤向上延伸而穿 透初始晶片並實體地將兩個晶片鍵合到一起。有利的是，通過使用該方法，半導 體材料的中央插柱保護基礎晶片的焊盤，因此沒有絕緣體與基礎晶片的焊盤發生 反應。這與如果使用常規方法嘗試獲得相同的結果將發生的情況截然不同，因為 這些常規方法使基礎晶片焊盤暴露，因此將受到所塗覆絕緣體的汙染。然而，在一些情形中，由於缺乏控制能力，壓力配合連接方法將不合適。對 這些情形，可以使用我們提出的稱為"插柱和穿透"方法的可選替代方法。理想 地，並且通常將會是插柱和穿透方法可連同"粘結和融化"工藝一起使用，這是 由於兩種方法各自提供的優勢及其組合使用提供的其他優勢。該方法涉及使用兩個接觸點的組合剛性的"插柱"接觸點和相對韌性(相 對於插柱材料)的焊盤接觸點，在一些情形中，兩者之一或兩者同時具有其下方 的剛性支撐結構或支座。在簡單概述中，兩個接觸點之一是諸如鎳(Ni)，銅(Cu) 或鈀(Pd)的剛性材料，或者諸如本文所述的其他合適的剛性合金。該接觸點充 當"插柱"。兩個接觸點的另一個是充分軟於插柱的材料，當使兩個接觸點在壓力 下接觸時(無論是從外部施加的力還是由於例如晶片的撓曲引起的力)，插柱將穿 透韌性材料("插柱和穿透"部分)，並加熱到預定溫度之上(粘結和融化工藝的 粘結相)，當冷卻到該溫度之下而兩者中的任何之一都沒有達到液態時，兩者將"粘 結"在一起。注意，如同本文所用，術語液態意在表示被討論的金屬或合金處於完全(或 基本完全)液體形式的狀態。當金屬處於非液態或半液態狀態時，正如本文所用， 金屬被充分軟化以允許本文所述的附貼，但不是允許其像同一金屬或合金處於純 液體或液態下一樣流動的充分的液態。我們的工藝的多數變形在金屬或合金處在32非液態和非固態的狀態下運行。換而言之，在金屬或合金的相圖上，我們的工藝 變形在固相(完全固體)和液相(完全液體)溫度之間運行，多數運行在兩者之 間的平衡點附近。對該差別的進一步理解可以參照例如圖33到圖36所示的將芯 片連接到另一元件。在這些圖中，如果材料2404是液態焊料(金屬或合金)，將 會使晶片"浮"在熔化的焊料上，並且由於毛細現象將焊料向上抽吸到通道3210， 3310中，通道3210， 3310將在焊料球上自對準取中。在諸如本文所述的粘結和融 化處理的多數變形中所用的非液態或半液態，金屬或合金在粘結相和融化相中將 要被驅動進入的狀態是使金屬或合金高度軟化(即，有一些材料處於液態)但不 充分液化到使晶片浮動或者使通道3210, 3310自對準取中的狀態。因此，必須施 加一些力(無論是外部施加的力或者沒有外力施加時來自晶片重量的力)以使金 屬或合金進入通道3210， 3310。
其後，使溫度升高到"粘結"溫度之上的另一個溫度(粘結和融化工藝的融 化相)的二次加熱將引起材料彼此互相擴散(與進出液態(即，熔化和再固化) 的焊料相對照)。
粘結和融化集成工藝分為兩個主要部分"附貼"或"粘結"相以及"融化" 相。粘結相在一對接觸點之間形成相當均勻的電連接。將形成插柱和穿透連接與 粘結工藝相結合使任何接觸點上的任何表面氧化能更容易被突破。該非氧化禁止 接觸點方法允許更簡單的融化工藝而不需要施加大壓力。在不使用插柱和穿透以 及粘結相的組合的情況下，融化處理將要求相當大的壓力，從而允許接觸點突破 在粘結處理的高溫部分或者在融化處理的早期階段在剛性和韌性材料的表面形成 的氧化物。通過在粘結相初始時刻越過氧化物"硬殼"，融化相能在基本上更低的 壓力下進行，在一些情形中不需要在晶片自重以外附加壓力。
在這點上，將介紹另一個術語慣例。應當理解，如本文所述，為了說明簡略 使用術語"子"和"母"以總體上表示所討論晶片上的特定接觸點是剛性的還是 韌性的接觸點，其中術語"母"與剛性接觸點相關，術語"子"與韌性接觸點相 關。雖然本文說明方式相當一致，但重要的是注意術語"母"和"子"是隨意應 用的。各個晶片上的各個接觸點可以是剛性的或韌性的接觸點，只要其將要被連 接到其上的另一晶片上的對應接觸點是相反的類型即可。因此，給定的晶片表面可以唯一確定地具有一種或另一種接觸點，或者在一些變形中，單個晶片一側可 以具有兩種類型的混合。然而，在單個表面上的類型混合對某些應用可能會有問 題，在這些使用混合接觸點的應用中，單個表面上的類型混合將使處理過程複雜， 除非不同類型並不在一個區域中互相混合而限制到分散區域中，以使大塊區域只 包含一種類型的接觸點，允許在實行一定的處理步驟時能容易地保護包含其他類 型接觸點的區域。
在所述工藝的附貼或粘結相中，"母"晶片上安裝"子"晶片。母晶片保持在 單個溫度(即，母晶片在該附貼工藝中作為等溫襯底被保持)。雖然將溫度提高到 室溫之上能加速該工藝的這個相，但母晶片的等溫溫度可以低到與室溫相同。然 而，等溫溫度保持在子晶片上的韌性材料的熔點之下以及低於粘結或融化溫度。 因此，粘結工藝可以通過將各個小的子晶片加熱到比母晶片更高的溫度而進行， 因此，當使兩個晶片接觸並形成插柱和穿透連接時，只有該晶片的界面到達或稍 微超過適當的"粘結"溫度。總體而言，對於本文討論的主要材料，粘結溫度約 在19(TC到32(TC之間，而典型的名義上的粘結溫度在大約270'C。通過該種方式， 母晶片上的其他晶片不會加熱到超過其接觸點到達所提高溫度的溫度點，超過該 溫度是可能改變接觸點的性能，並使一些接觸點比其他接觸點在所升高溫度下經 受更長得多的時間，潛在地導致性能的非均一性的條件。
舉例來說，粘結或附貼處理可以通過將母晶片保持在韌性溫度之下的等溫溫 度，將子晶片疊到加熱到韌性溫度之下的母晶片上，進行兩個晶片之間的接觸並 將子晶片溫度快速升高到適當的粘結溫度而進行。因此， 一旦子晶片附貼到母晶 片，在只施加例如小於2g/接觸點對最好小於lg/接觸點對的足夠壓力以允許各個 部分之間的一些接觸之後，對準各個部分(並對子晶片加熱)的機器就放開子芯 片。
放開之後，子晶片上的覆蓋/粘合層(如果韌性材料也執行覆蓋/粘合層的功能 則是韌性層)在下降的溫度下軟化程度降低，該下降的溫度由該點的母晶片支配。 舉例來說，對於本文所述的基本材料，母晶片/晶片襯底可以保持在約23(TC到 250°C，子晶片在約27(TC的名義溫度下疊到母晶片上，並且在接觸之後快速升溫 到約31(TC到330°C。相對於快速升溫接觸的順序(即，升溫發生在與母晶片的接觸之前還是之後)可以改變。注意，我們發現，通過首先使晶片進行接觸然後升 高溫度，可以最小化韌性材料表面上的氧化物形成，從而允許更可重複的接觸點。 有利的是，通過使用韌性材料，每對接觸點的壓力量可以很低。雖然可以有更低 的界限，但我們使用的所施加的壓力為從每對接觸點約0.001g到約10g的範圍， 最低壓力是晶片自身質量的重力效應(即，其重量)。
此外，如上所述，對於粘結工藝，如果為了突破任何表面氧化施加足夠的壓 力，則可以使用低至室溫的子晶片溫度。通過這種方式，整個母晶片可以在任何 粘結相開始之前先安裝子晶片。即使使用這種方法，由於該工藝可能進行的速度， 母晶片沒有時間加熱到任何實際程度。因此，第二子晶片附貼到母晶片上即使在 第一晶片的橫向或縱向100微米之內也不會軟化第一晶片的覆蓋/粘合層從而對其 對準產生任何有意義或實質程度的影響。
有利的是，粘結和融化處理通常都是非液態工藝。這意味著在粘結或融化工 藝中所進行的工藝使韌性材料顯著軟化但不會完全變成液態。這是因為如果韌性 材料真的變成液態則存在所得的液體會流動並短路相鄰接觸點的很大風險。通過 保持材料為非液態，可以實現更大得多的接觸點密度。然而，在一些變形中可以 允許半液相狀態(即，遠少於全部的一些韌性材料可以大致成為液相)。然而，這 些變形通常具有以下共同特徵，即使用其他類型的約束機制，通過將液相韌性材 料限制在限定區域，例如通過保證韌性材料塗覆到其上的焊盤在其外圍由韌性材 料無法容易互擴散進入的非金屬物質環繞或覆蓋以避免短路相鄰接觸點的可能性 來防止液相韌性材料產生不利影響。
在一些變形中，結合粘結和融化工藝的"粘結"相，可以是理想的做法是用 粘合層(例如，Sn)覆蓋韌性材料(例如，Au/Sn合金)的頂部，該粘合層將在 較低的溫度熔化以幫助加快粘結時間以增加產量。此外，在一些變形中，可以是 理想的做法是將母晶片保持在融化溫度之下的最高可能溫度的等溫溫度，因此如 果晶片在無控制環境條件下處在該溫度下的時間(即，安裝整個晶片體積所需的 時間)延長，則不會發生鍵合質量下降。雖然溫度可以更高以加速處理，但我們 通常使用23(TC。較低溫度的影響是改變附貼的穿透相的溫度和壓強剖面。此外， 為了加速處理，理想的是使粘結相的一系列處理(即，放置和加熱)儘可能快地進行。要注意的另一方面是，在一些變形中，粘結相中花費的時間越長，融化相 對於生產率的決定作用就越不關鍵等。舉例來說，在一個極端情況下，在FC150 上(對於矽-矽)，我們使粘結相持續約1分鐘，然後就不需要融化相。在圖45中 對此有總結。
在另一極端情況下，在高體積的情形中，對準通常需要約1秒鐘，融化相之 前的粘結相將花費2到4秒鐘。因此，在這些變形中，從粘結相到融化相的轉移 環境對產生良好的接觸點可以是重要的條件。
在這兩個極端情況之間是工藝選項的連續區間，其中權衡存在於1)產量，2) 複雜性和3)融化處理的關鍵性之間。對於非常快速的粘結工藝而言，2到4秒的 改變晶片就可能支撐不牢，從而可能在融化相中需要還原環境，或者甚至需要在 融化時施加更大的一定數量的壓力。在譜線圖的另一端，在高壓和高溫下進行的1 分鐘粘結處理，粘結自身就能相對良好地進行對晶片的初步"融化"。在該情形中， 後續的"融化"處理可能只是與保證晶片一致性的方法相聯繫的接觸點退火，並 且可能不需要任何特定的環境(如果"粘結"時的晶片放置平整度足夠則不需要 壓力)。該連續區間在圖46中進行說明。
粘結相的重要優勢在於，因為電連接不是最終的並能容易地復原，因此就可 以在粘結處理完成之後但在融化處理開始之前進行晶片測試。這樣就允許在混合 的第一相之前和之後測試並識別壞的晶片(即，確定在混合到另一晶片之前正在 處理的單個晶片是否受到混合處理的不良影響，或者是否在與其被附貼到其中的 晶片的組合中失效)。此外，在切割後的子晶片被安裝到未切割的母晶片上的情形 中，可以在分割或切割母晶片之前進行測試。
使用粘結相的另一重要優勢在於，因為晶片沒有很強地進行組合，如果後續 測試中確定組合晶片之一失效則可以方便地拆開組合的晶片。兩塊晶片彼此分離 可以通過使用加熱或施壓或者組合使用加熱和施壓實現。在單個被切割的子晶片 安裝到未分割或切割的母晶片上的情形下，如果子晶片有問題，則另一個"巳知 良好"的子晶片可以被附貼到母晶片上。如果特定的母晶片上的晶片是壞的，則 可以注意不再附貼其他子晶片，並且能在晶片切割之後立即方便地將其識別出來， 兩種情形都將顯著增加總產率。此外，如果母晶片沒有功能，則可以省下移除的子晶片用於將來的母晶片附貼，再次提高生產率並潛在地減少成本。舉例來說， 假如子晶片的韌性接觸點是金-錫或者是金-銀-錫合金，並且韌性的覆蓋層是錫。 錫可以在低溫下進行附貼，並且如果足夠薄將不會像厚焊球那樣發生擴散。如果 子晶片測試為壞，則可以加熱母晶片上的單個晶片並將其去除，然後附貼另一子 晶片。
一旦所有的子晶片都被附貼並且所有組合都測試為好，則可以一起融化整 個母晶片。因此，粘結和融化方法允許人們只集成已知為好的晶片。此外，該方法能顯 著降低堆疊多晶片的風險，因為單個壞晶片不需要報廢整個堆疊。對於昂貴的芯 片或堆疊單元，這是其本身極有價值的優勢。此外，粘結和融化相提供低壓工藝的其他優勢。對於50微米節距或更小的接 觸點，用於粘結和融化相的力通常都小於2g/接觸點對。在融化相，我們已經證明 使用0.8g到0.001g/接觸點對。對於400接觸點晶片我們使用300g，並且對於10000 接觸點晶片我們也使用300g,給出的範圍為每接觸點對0.75g到0.03g;對於更大 數量的接觸點，例如900000，我們已經使用了3Kg，給出0.003g/接觸點對。理想 地，出於加速目的，該方法使用最小可能的力，並且在正常環境下完全不需要超 過晶片自身重力(即，晶片重量)產生的力。將晶片附貼到一起的常規工藝需要每接觸點對幾克到幾十克的附貼強度。這 樣將在各個半導體晶片上產生巨大的應力，經常引起損壞或破裂。因此，所述方 法大大減少或避免產生常規方法中存在的應力水平。此外，更多常規方法與我們可能使用的小尺寸不兼容。典型的焊接工藝是液 態工藝，並且與這樣的小尺寸和節距不兼容，而且與每接觸點幾克的壓力也不兼 容。換而言之，在典型的5g/接觸點對下，lcmxlcm的具有10,000接觸點的晶片 將需要50Kg進行附貼。與此相反，該工藝的融化部分期間的壓力通常小於或等於 附貼工藝中所用的壓力。舉例來說，使用本文所述的融化過程，在粘結相期間需 要300g壓力的IO，OOO接觸點晶片在該工藝的融化相期間只需要9g。此外，幾乎不使用到完全不使用壓力使多重回流/多-高堆疊成為可能為了形 成多-高晶片的堆疊，晶片上的壓力應當低到防止在融化其上晶片期間的破碎，生 產率損失，堆疊中的下層晶片的未連接的可能性等，尤其是如果母晶片上的一些37晶片可能比其他晶片接納更高的子晶片堆疊時更是如此。如果融化過程期間需要 一定壓力施加在母晶片和子晶片上，並且一些母晶片比其他晶片具有高得多的堆 疊，則可能需要複雜的工具組合，從而保持每個晶片上的正確壓力。與此相反， 通過只要求很小或者不要求外壓力的我們的方法就可以避免這一點，使多層高芯 片更為可行，並允許雙倍或更大高度的堆疊差別。本文所述方法的變形有另一優勢，即融化過程完成之後的高強度。融化過程 之後的接觸點強度通常在每平方釐米幾百千克，1000kg/cm2為典型值。當然，作為結果， 一旦完成了融化過程，返工的可能也就大大降低。韌性材料的代表性的非限制性實例包括金-錫(Au/Sn)和銀-錫(Ag/Sn)，以 及其他本文說明的材料。在這點上應當注意，術語"插柱"是簡單地表示剛性而 使用的方便詞語。並非意在以任何方式限制或要求尺寸，形狀或幾何數據。因此， 如下文以及在"具體變形"部分中所述，"插柱"的意義可以更寬泛，涵義大於該 物體很高的意思，或者具有足以完成本文所述目的任何截面形狀。此外，"插柱" 可以例如通過減薄晶片的背面而不減薄金屬化或金屬接觸點形成為本文所述工藝 的一部分，或者可以分開形成並在其後附接到或插入到晶片中。當涉及堆疊時，穿過晶片的給定電連接可以在一端具有剛性接觸點而在另一 端具有韌性接觸點。在該情形中，本文為了簡便， 一旦晶片被指定為"母"或"子"， 即使對於後續的堆疊層而言因為為了形成插柱和穿透連接所討論的接觸點現在是 剛性接觸點因此"子"晶片應當正確地指定為"母"晶片，原來的術語還是將一 直保持。為了更清楚，連接到另一端的後續的"子"晶片將被稱為"子晶片2"。該方法的實例在圖47和48中說明。在圖47A和48A中顯示兩個各自的晶片 4706， 4708, 4806， 4808上的互補接觸點4702， 4704， 4802， 4804。為了說明簡 便，在最接近接觸點4702， 4704， 4802， 4804的區域之外無論是電連接4710， 4810 還是如果存在的任何其他元件都不被顯示。如圖47A和48A所示， 一個接觸點4704， 4804為剛性接觸點，而另一接觸 點4702， 4802為韌性接觸點。圖47B和48B各自顯示在已經使其互相接觸的地點 的各自的接觸點4702， 4704， 4802， 4804。通過在粘結相之前或粘結相期間施加 壓力，剛性接觸點4704， 4804穿進韌性接觸點4702， 4802。圖47C和48C顯示兩種材料己經互相擴散的融化相之後的接觸點，在兩者之間形成高強度的鍵合。此外，值得注意的是，韌性接觸點的"寬度"可以"最小化"，即該韌性接觸 點具有與其將要連接到其上的接觸點(在連接之前)大致相同或更窄的寬度，或者該韌性接觸點可以是"擴展"接觸點，即其擴展的寬度適當地超過所述最小寬 度。在上述實例中，圖47是涉及"最小"接觸點的實例，圖48是涉及擴展寬度的實例。總體而言，該實例有使韌性接觸點的尺寸稍大於剛性接觸點，即使用擴展接 觸點的優勢。通過這樣做，韌性接觸點可以包圍剛性接觸點，並且可以減少集成 過程中兩個晶片之間的對準精度，因為在該情形中，剛性接觸點只需要穿進韌性接觸點區域內的某個位置。結果，可以適合於更大的對準偏移。通過考慮具有12 微米直徑圓形截面的韌性接觸點與具有10微米到6微米之間的直徑的剛性接觸點 的實例的方式這一點能得到最好的理解。對於具有10微米直徑的剛性接觸點，3 微米的偏移可能使剛性材料的邊緣超過韌性材料的界限。對於具有6微米直徑的 剛性接觸點，3微米的偏移仍然適配在韌性接觸點材料的12微米直徑之內。通常， 總體剛性接觸點在其最寬點之間的距離將小於40微米，並且可以小於25微米， 15微米甚至10微米。此外，通過該方法，韌性材料至少應當與剛性材料一樣寬， 並最好寬出20%或更多。此外，插柱高度可以大於或小於其寬度，但通常寬度大 於高度。考慮到上述基本說明，例如為了附貼到其他組件或堆疊的目的，通過使用合 適的剛性材料作為金屬化或者導電材料之一以使其能用作剛性接觸點，並且通過 向金屬化或導電材料的另一部分塗敷第二個更為韌性的材料以使其能充當韌性接 觸點，該方法可以擴展到上述各個變形。圖49說明半導體晶片堆疊的一部分，與圖41相似，各自具有根據上述實施 例之一形成的穿透晶片的連接。為了說明簡略的目的，穿透晶片的連接沒有被顯 示為連接到其所穿透的各自的晶片上的任何器件，因為這樣的連接的存在與否對 於理解插柱和穿透方法並不必要。200680029313.3說明書第36/89頁可以直接使用金屬化或金屬接觸點。在添加可選的接觸點4902， 4904的地方，取 決於特定的實施例，接觸點4902， 4904可以是任何先有技術的類型，簡單的常規 接觸點焊盤，如本文所述形成的非插柱和穿透接觸點，或者本文所述的插柱和穿 透接觸點。因此，應當理解，通過使用圖49的插柱和穿透方法，可以更方便地進行堆疊。 圖44說明用插柱和穿透方法堆疊的圖49所示的晶片的簡化堆疊的一部分。此外，可以形成上述實施例的一定的變形以有助於使用插柱和穿透接觸方法。 舉例來說，在與圖15相似(即，任何一個其中溝槽底部的金屬化沒有完全去除的 實施例)但是不存在鍵合物質1102和精整物質1302的實施例中，可以將金屬化 1502用作剛性或韌性接觸點之一，並且插入到空洞中的第二材料可以充當相反的 接觸點(即，如果金屬化被用作"韌性"接觸點則充當剛性接觸點，或者如果金 屬化被用作"剛性"接觸點則充當韌性接觸點)。在這樣的實施例中，如圖51所 示，金屬化中的空洞可以由例如在該工藝中在合適點插入的預形成的插柱5102填 充。或者，如果韌性材料被塗覆到將要接觸另一個"剛性"材料以形成鍵合的一 端，則金屬化1502和第二材料可以是相同的材料。圖52以簡化形式說明被混合到另一個電子晶片5200之後的圖51的晶片，出 於實例的目的，電子晶片5200具有用於控制圖51的晶片上所示的雷射器5104的 驅動和控制電路5202。電子晶片還包含相對於圖51的晶片所用的金屬化材料1504 呈剛性的插柱5204。因此，作為將兩個晶片在合適的條件下疊到一起的結果形成 插柱和穿透連接5206，從而將雷射器5104電連接到電子晶片5200上的驅動和控 制電路5202。圖53到圖71說明基本接觸點形成和混合方法的簡化實例變形。為了說明簡 略，該方法的說明針對一對巳經過預處理(即，包含器件及其相關的接觸點和跡 線)但沒有切割為獨立晶片的常規的晶片。如各個圖中所示，標記為"a)"的芯 片是將要具有從一個IC焊盤再布線到另一位置的接觸點以便其後混合到母晶片的 子晶片，母晶片在各圖中標記為"b)"。注意，雖然處理過程被顯示為平行發生， 這只是為了理解的目的。實際上，任何一個處理都可以在另一個處理之前，兩個 處理可以在時間上重疊，或者可以同時發生。首先，我們從圖53a的子晶片和圖53b的母晶片開始。晶片分別是完全形成 的晶片，每個晶片在其上都具有多個器件(未顯示)。如圖所示，子晶片上的接觸 點5302， 5304的節距在25微米和50微米之間，當然同樣的方法也可以用於節距 小得多的接觸點，使用當前技術可以小到2微米到7微米之間。為了圖釋和理解 的目的，母晶片上的接觸點5306， 5308比子晶片的接觸點5302， 5304的節距更 大。接觸點5302， 5304， 5306， 5308是常規的鋁IC焊盤，可以穿過晶片覆蓋玻 璃5310， 5312到達該接觸點。接著，在晶片上澱積厚電介質層5402， 5404 (圖54a，圖54b)。然後，通過 光刻圖形，接觸點上方形成通路將要穿過的區域被打開(圖55a，圖55b)。然後，刻蝕電介質並將其刻透以提供通向IC接觸點焊盤的通路(圖56a，圖 56b)。其後，剝離光刻膠(圖57a,圖57b)。或者，厚電介質層5402， 5404可以是厚的光刻膠層(圖54a，圖54b)。在該 情形中，厚層5402， 5404將通過剝離光刻膠而去除(圖57a，圖57b)。接著，在晶片上澱積籽晶層以有助於其後的鍍覆工藝(圖58a，圖58b)。然後，塗覆電介質層(圖59a，圖59b)，並使用光刻圖形限定和控制將要進 行鍍覆的位置(圖60a，圖60b)。其後，鍍覆晶片，直到存在所需數量的金屬(圖61a，圖61b)。然後去除電介質，留下"支座"或抬高的接觸點(圖62a，圖62b)。順便一提，總體而言，母晶片和子晶片都可以具有所述支座。在子晶片上， 剛性結構的目的是為了提供支座以允許整體接觸點適合於兩個晶片的非平面性而 能可靠地製作接觸點，並且在一些情形中不需要這麼做。在母晶片上，剛性結構 的目的是作為支座以及能穿透到子晶片上的韌性材料中的插柱。此外，基座也可 以用於允許頂部IC覆蓋玻璃和IC焊盤之間的高度差，從而使一些接觸點能設置 在玻璃頂部而其他接觸點能設置在焊盤頂部。回到所述工藝流程，進行進一步刻蝕從而去除不需要的籽晶層(圖63a，圖 63b)。如圖63a所示，通過在子晶片的一個接觸點與新支座/接觸點之間留下籽晶 層材料，完成原始接觸點的再布線。可選擇地，可以在完成該處理之前或者處理 完成之後設置附加的或替代的再布線層。此外，在刻蝕去除籽晶層之前在某些區域將再布線層鍍覆得比其他區域更厚是一個理想的方法。接著，向子晶片上的接觸點塗覆在該情形中為鎳的阻擋層(圖64a)，作用為 防止金屬擴散進入IC焊盤5302， 5304， 5306， 5308，或者防止金屬滲透到晶片覆 蓋玻璃5310， 5312之下而破壞單個晶片的阻擋層。可選擇地，在該情形中為金的 覆蓋層6402， 6404澱積在阻擋層的頂部，也用於防止連接工藝期間不希望有的擴 散，尤其當該方法用於在涉及插柱和穿透接觸的粘結和融化連接工藝中時更是如 此。覆蓋層也塗覆到母晶片上(圖64)。到該點上，完成母晶片上的剛性接觸點。再次，電介質6502被塗覆到子晶片上(圖65a)，並通過光刻圖形打開基座接 觸點6606， 6608上方的區域6602， 6604 (圖66a)。然後，在支座上建立韌性接觸點6702， 6704 (圖67a)，並去除電介質，留下 完全成型的韌性接觸點(圖68b)。然後翻轉子晶片，並將其與母晶片上的光刻圖形對準，接觸點上方形成通路 將要穿過的區域被打開(圖69)。兩個晶片然後在壓力下疊到一起，使剛性接觸點穿進韌性接觸點(圖70)。最後，兩個晶片經過融化相，留下永遠互相附貼的兩個晶片(圖71)。注意， 作為該工藝的結果，晶片將分開小於10微米，標稱在剛性插柱的頂部和另一晶片 上該插柱被連接到其上的接觸點的頂部之間測量的分開距離小於5微米。出於這 些目的，如果晶片完全平整，則該距離也是兩個晶片之間的距離，如果不平整， 則晶片的形貌可能使該距離變大或變小。圖72到圖87說明在將兩個晶片混合在一起之前在子晶片(圖72a)和母晶片 (圖72b)上形成接觸點的替代的簡化工藝的變形。和先前的實例一樣從兩個晶片 開始。雖然IC接觸點焊盤上方的覆蓋玻璃開口可以在4微米的數量級，並且在一 些情形中可以小到1微米或更小，但如圖72a和72b所示，這樣的開口在約8微 米和14微米之間。有利的是，通過使用本文所述的一個或多個工藝，這些小尺寸 開口也可以像大尺寸開口 一樣方便地進行處理。此外，如圖所示，子晶片(圖72a)上的焊盤的間距通常有25微米到50微米 的節距。然而，這裡也是，本文所述的方法可以方便地用於名義上7微米節距甚 至可以用於2微米節距或更小的接觸點。該變形操作如下。首先向晶片塗覆厚電介質(圖73)。然後，形成光刻圖形以 限定接觸點上方形成通路將要穿過的區域(圖74)。接著，刻蝕掉接觸點上方的電 介質(圖75a),從母晶片剝離掉光刻膠(圖76b)，並形成再布線通路(圖77)。接觸點上方的暴露區域和子晶片上的再布線路徑用阻擋層金屬化(圖78a)， 並向母晶片塗覆籽晶層(圖78b)。可選擇地，可以向母晶片塗覆阻擋層以保護其 IC焊盤(未顯示)。然後從子晶片剝離光刻膠(圖79a)。形成新的光刻圖形以限定將要建立接觸點的區域(圖80)。通過澱積在該情形中為金-錫(Au/Sn)合金的合適材料在子晶片上形成韌性 接觸點，然後依次由錫(Sn)和金(Au)的離散層覆蓋(圖81a)，並且通過用銅 鍍覆該暴露的籽晶層在母晶片上形成剛性接觸點(圖81b)。然後從子晶片和母晶片上剝離光刻膠(圖82)。然後，從母晶片上去除不需要的剩餘的暴露籽晶層(圖83)。最後，向母晶片接觸點塗覆覆蓋層(可選地先塗覆阻擋層)以防止氧化(氧 化該覆蓋層)(圖84b)。與前述變形一樣，然後對齊晶片(圖85)，將晶片疊到一起並粘結(圖86)， 並且其後在某些點上進行融化(圖87)。在粗略概述地說明一些變形之後，下文將說明一個附加的變形，其中包括工 藝中諸多步驟的進一步的細節。然而，應當理解，這些細節同樣適用於先前的變 形以及本文所述的其他變形。圖88到圖91以及圖95到102以簡化平行形式說明用於形成其後將成為子晶 片背面上的剛性插柱的另兩個實例變形方法。"子晶片"的指代是合適的，因為鋁 IC焊盤將成為韌性接觸點並且將連接到另一 "母"晶片上的剛性插柱，即使其背 面接觸點是"母型"接觸點也是如此。此外，雖然對一些變形以平行的形式說明，但本文所述的處理不需要平行進 行，並且可以代表同一晶片上或者不同晶片上不同時刻發生的不同的變形。該實例從圖88a和圖88b分別所示的晶片8800， 8802開始，並涉及接觸點再 布線的製備，即通道將不與晶片表面上的焊盤對齊(圖88a到99a)，第二實例沒有接觸點的再布線，所以通道將與焊盤對齊(圖88b到99b)。此外，將要形成的兩個通道在寬度上的相對差別是為了說明單個晶片或晶片上可以使用不同寬度的 通道，並且通道寬度可以與晶片上的焊盤的寬度不同(即，可以是焊盤相同的寬 度，比焊盤更寬或更窄的寬度)。再次注意，附圖既不成比例也不必具有正確的比 例。首先，向晶片8800， 8802塗覆厚電介質層8902， 8904，在該情形中，晶片是 具有鋁IC焊盤接觸點8804， 8806的矽晶片(圖89a，圖89b)。該厚電介質層用 於保護晶片並充當其後過程中在電鍍之後減薄頂表面時的阻擋區域。注意，在以 下步驟中，如果通道a)沒有通過電鍍填充，或者b)經過填充並且填充方式是允 許以減薄之外的其他方法(即，通過刻蝕或通過光刻剝離)去除通道金屬填充處 理期間在晶片表面澱積的多餘材料，則該步驟可以是可選步驟。適用於厚電介質 澱積的材料包括但不限於例如TEOS，氧化物，氮化物，旋轉塗覆玻璃，聚醯亞 胺，BCB,其他聚合物或環氧樹脂，厚光刻膠層等(如果使用光敏聚醯亞胺或厚 光刻膠，則在一些變形中，下一步中不需要分離的光刻膠澱積步驟)。接著，塗敷光刻膠層並圖形化以保護晶片免於刻蝕不希望被刻蝕的位置(圖 卯)。該步驟限定將要形成的通道的位置。然後，在晶片上進行刻蝕(圖91)，在再布線的情形中(圖91a)穿過電介質 刻蝕到半導體和襯底中以形成通道9102，該通道進入晶片中再布線接觸點將要存 在的位置，以及在常規情形中(圖91b)，通道9104穿透電介質，鋁IC焊盤接觸 點8806並進入晶片。這裡要注意，正如以後的圖中清楚所示，理想的深度是允許 暴露由通過減薄晶片背面的過程形成的"插柱"的深度。通常，該深度約75微米。 假設每平方釐米可能有幾千甚至幾百萬的接觸點，則該通道深度雖然不關鍵，但 是這樣的深度允許在後續處理步驟期間以晶片規模的方式處理整個子晶片，具有 良好的生產率並且不需要晶片載體。或者，通道可以一路穿透晶片。在這些穿透 晶片的變形中，以下說明的減薄並刻蝕背面以暴露通道中的金屬化的步驟可以不 必要。此外，雖然該實例中說明的通道具有單導體，通過直接將這些形成步驟結 合到該工藝中，同樣的方法也適用於同軸或三軸導體。在這點上值得強調的是通過使用一定的實施例中說明的工藝獲得的屬性和優勢。從該方法中得到的屬性和優勢包括刻蝕和產生通道可以在混合(晶片-晶片， 晶片-晶片或晶片-晶片)之前進行。換而言之，刻蝕和產生通道可以方便地在晶片， 小片或晶片連接到另一元件之前進行。此外，該方法允許從事先製得的並可以使 用的電子晶片的器件(即，有源) 一側刻蝕通道。該方法實際上可以用在晶片上 沒有電路直接位於不可犧牲的刻蝕通路上的任何位置。因此，使用該方法形成的 通道可以根據需要與焊盤對齊或不對齊。此外，尤其在晶片的幾乎沒有或完全沒 有電路的區域中，通過使通道在焊盤上方，和/或在一些情況中使通道遠小於焊盤， 可以最小化IC上對電路的"真實狀態"的損失。對於通道的形成，在一些情形中具有斜坡通道從而保證後續的材料澱積充分 覆蓋側壁可能是理想的方法。在該情形中，斜坡可以是典型的相對於通道縱軸的 垂直線約88度的名義斜坡(即，通道寬度將隨深度增加稍許變窄)。圖92顯示一個斜坡通道實例的剖面照片。通常，使用75微米或更大深度及5微米或更大寬度的通道。圖92的通道具 有20微米的直徑和約150微米的深度。圖93是具有IOO微米深度和20微米直徑 的實例通道(已經填充)的照片。小到0.1微米的寬度可以是足夠的寬度，深度可 以更淺(例如，淺至只有5微米的深度)。然而，使用小於0.1微米寬度的通道可 能減小將要形成的最終鍵合的完整性。類似地，使用淺於5微米深度的通道可能 要求晶片減薄到可能損壞其下方的電路(如果存在)的程度。當前，為了用商業 上合理途逕取得的設備獲得充分的製造生產率，典型的範圍是75到150微米的深 度和5到25微米的寬度。當然，該範圍之外的深度和寬度對特殊應用也是可能的。 舉例來說，雖然涉及當前預期大量商業製造的通道數量和密度，當前商業上可取 得的設備目前並不具有允許在這些較大深度下的合格率的充分的一致性，但在一 些情形中，通道可以深達300微米並完全穿透晶片。然而，可以預期，隨著時間， 這樣的設備的進步將能減少或消除該限制，使本文所述的方法能適用於這樣的深 度，數量和密度而且幾乎不需要或者完全不需要進行修改。可選擇地，通道的底部可以形成為具有一個點。這是用於保證堅固的剛性插 柱，剛性材料進入韌性材料的良好穿透性以及堅固的最終接觸點(最大化剛性和 韌性材料之間的表面接觸)的方法。為了做到這一點，所使用的方法是，將剛性插柱製作為稜錐類形狀(或者頂部為圓柱的的稜錐)，其中插柱的底部與其下的接 觸點一樣寬(最大化插柱到接觸點的附貼強度)，而頂部逐漸變細到遠小於接觸點， 允許與將要獲得的相對尺寸因子的匹配。該變形具有以下優勢，即該變形將導致 尖頂插柱的形成，從而在用於插柱和穿透連接時允許其穿透，與其後形成的稜錐 類形狀的剛性插柱相類似。圖94是其中形成的具有尖頂通道的晶片的剖面照片。 接著，剝離光刻膠(圖95)，並向暴露的通道表面(未顯示)塗覆電介質或絕緣層，以防止通道中的金屬與半導體中的任何電路發生電短路。該層的厚度通常在約2000埃和1微米厚之間。然而，如果特殊應用涉及熱膨脹係數的平衡或者降 低通道的電容(這兩者都重要或關鍵)，該層可以更厚。可以使用的絕緣材料的實 例包括TEOS (氧化物)，其他氧化物，氮化物，聚合物，CVD金剛石等。然後在電介質上澱積金屬阻擋層(圖96)。阻擋層用於防止金屬遷移到絕緣體 和半導體。本文所述的所有阻擋層材料都適用於該步驟，但出於該實例的目的， 所說明的阻擋層是鎢化鈦(TiW)。接著，如果在特定變形中需要鍍覆金屬，則塗覆電鍍"籽晶"層(圖97)。籽 晶層用作通道電鍍的基礎。因為是良好的電和熱導體，因此銅籽晶層是優良的選 擇，當前在工業上盛行並且非常便於在標準半導體和封裝線上使用。然而，如本 文結合剛性材料和/或剛性材料的籽晶層所述的任何材料都能使用。如果用電鍍之 外的的其他方法填充通道，則籽晶層只覆蓋通道自身，而非晶片的更大面積，或 者可以不需要存在。舉例來說，如果將要通過CVD或蒸發填充通道則不需要籽晶 層。阻擋層和籽晶層的澱積通常通過濺射或者物理氣相澱積("PVD"),但也可以 使用化學鍍，因為對於一些實施例，化學鍍將提供超過濺射或PVD的充分優勢。然後用金屬或其他導體(通常是完全)填充通道，以形成穿透晶片的電通道 (圖98)。通常用於鍍覆方法的填充材料是銅。然而，可以使用其他材料，包括本 文所述的適合於作為剛性或韌性材料的任何其他材料。注意，如果只需要簡單的 電連接並且不需要良好的熱導率或低電阻，通道不必用導體完全填充。在該情形 中，通道的剩餘部分可以可選地用諸如氧化物或環氧樹脂的另一種材料填充。整 個通道通常應該用某些類型的材料填充，因為如果晶片封裝或密封時空氣進入通道中的空洞，則由於空氣的膨脹收縮，運行時的溫度循環可能導致晶片失效。完 全用金屬填充允許最低的電阻和最好的熱傳導的接觸點。此外，當使用用金屬完 全填充的大直徑通道時，金屬可以幫助熱量通過晶片傳輸。如圖98所示，通過使用電鍍工藝鍍覆籽晶層而填充通道。可選擇地，如果鍍 覆過程完成並且所鍍覆材料的中央留有空洞，則可以用填充劑材料填充該空洞， 諸如氧化物，其他金屬，焊料，或者一些對該應用合適的其他材料。有利的是，如果通道用與母晶片的剛性材料相同的材料或者與子晶片的韌性 材料相同的材料填充，則可以實現堆疊優勢。或者，如果晶片上通道將要附貼到 其上的配對接觸點上有剛性材料，則通道可以用與韌性材料相同的材料填充。注意，如圖98b所示，圖中通道與焊盤對齊，用導體填充通道固有地允許使通道與焊盤接觸。正如多數實施例所期望的，在特定晶片將要連接到另一晶片時，重要的是子 晶片的阻擋層和通道填充材料的構成與母晶片的阻擋層和剛性材料遵循同一方 針，以致當子晶片混合到母晶片時，所進行的工作方式與母晶片相同。回到所述工藝流程，作為先前步驟中鍍覆的結果，大量導體澱積在晶片上面並需要去除。這可以通過研磨，拋光或化學機械處理("CMP")實現。該減薄向 下進行到第一步中澱積的厚電介質中。所選擇的用於作為第一步塗覆的電介質的 實際厚度為所述研磨步驟提供誤差容限。如果填充通道的導體不是通過電鍍澱積， 則該步驟可以不必要。如圖所示，化學機械處理("CMP")則用於向下去除多餘 的鍍覆材料和其下的籽晶層，到達並稍許進入表面電介質層(圖99)。接著，通過塗敷光刻膠再次使用光刻刻蝕工藝以幫助提供從晶片頂部到晶片 的IC焊盤接觸點8804， 8806的通路(圖100)，然後刻蝕暴露的電介質10002 (圖 101)。如果唯一需要的接觸是從焊盤到通道自身(圖101b)，並且同一焊盤和母芯 片的特定焊盤之間不需要接觸，則特定的焊盤可以不經過該步驟(即，該焊盤可 以仍然保留由光刻膠覆蓋)。在替代的變形中，所進行的光刻可以使與IC接觸點 的連接與籽晶層的澱積同時進行(並能功能性地作為籽晶層的一部分)，或者與鍍 覆或填充通道同時進行。在這樣的變形中，該光刻步驟可以不必要。然後剝離光刻膠並清潔晶片，在子晶片內留下完全成型的插柱(圖102)。在這點上，假定晶片將被進一步製備用以混合到另一元件，諸如另一晶片， 小片或晶片(即，該方法等同於混合的所有排列組合晶片-晶片，晶片-小片，芯 片-晶片，小片-小片，小片-晶片，小片-晶片和晶片-晶片)。圖103到圖125以簡 化平行形式說明該進一步的處理並且該進一步的處理從圖102所示的子晶片開始。 此外，為了理解的目的，該工藝還進一步說明在將要充當"母型"接觸點元件的 晶片上進行的處理。該過程進行如下。首先，除了 IC接觸點焊盤上方之外向母晶片塗覆電介質層 (圖103b)，子晶片上己經存在該電介質層(圖102a，圖102b)。接著，在子晶片上澱積阻擋層(圖104a)，在再布線接觸點的情形中，阻擋層 的一部分將最終成為原始IC接觸點和預形成的插柱之間的電連接。使用阻擋層的 優勢在於能防止韌性材料其後與IC焊盤或剛性或支座金屬發生反應。如圖所示，通過濺射在子晶片上澱積阻擋材料，例如列舉Ni/Au， Ti/Pd/Au 或Ti/Pt/Au幾種。此外，該阻擋層可以總體用作下隆起金屬("UBM")，並用於不 需要去除籽晶層的再布線。該阻擋層通常使用濺射和/或蒸發工藝布施，或者可選 地結合上層的電鍍工藝使用化學鍍。此外，如圖所示，通過使用例如化學鍍或澱積技術在母晶片上澱積籽晶層(圖 104b)。如圖所示，母晶片具有塗覆的TiW+Cu,該TiW+Cu用作UBM和在母晶 片上電鍍剛性接觸點的籽晶層。在頂部使用銅允許更容易地電鍍銅和其後的剛性 插柱形成。在一些實施例中，母晶片上的UBM可以同時作為剛性元件電鍍的籽晶 層和再布線，或者充當晶片之間的RF屏蔽(雖然用於該目的的圖形化將在刻蝕步 驟中而不是在該點的澱積過程中進行)。可選擇地以及可替代地，阻擋層和籽晶層可以具有相同的組成。在該情形中， 單個材料可以充當阻擋層和籽晶層。如圖104所示，阻擋層布施在整個晶片上。這樣做使後續的電鍍步驟可以進 行。然而，在這樣的電鍍之後，需要從不存在接觸點的區域去除籽晶層和阻擋層， 以使諸多接觸點在一起不會發生電短路(除非出於其他與這裡的情況無關的原因 確切需要，即，阻擋層和籽晶層能充當各個點之間的電再布線材料)。如果後續材料可以用電鍍之外的其他工藝布施，例如通過濺射或蒸發，則母晶片的步驟可以替代地包括在焊盤周圍用光刻形成圖形，布施阻擋層金屬，布施 後續的金屬然後進行剝離處理。金屬和阻擋層主要圍繞在焊盤或需要再布線的區 域周圍的最終結果是相同的。然後在子晶片上進行光刻處理以暴露原始接觸點上方的阻擋層材料(圖 105a)。此外，如該情形中所示的用底切在母晶片上形成圖形以提供具有例如尖頂 的，稜錐形，圓錐形或蘑菇形的可選圖形化的接觸點(圖105b)。或者，母晶片上 形成的圖形可以形成一些其他的接觸點形狀，從而增加接觸點的有效表面積，或 者形成截面充分小於其最終要連接到的相應韌性接觸點的接觸點。通過這麼做能 增強穿透性，因為施加的力將分布在更小的面積上。所述步驟(圖105a，圖105b)限定進行後續金屬布施的位置。如果後續金屬 通過電鍍之外的其他方法澱積，則該步驟將在上述阻擋層和籽晶層澱積之前進行。 這裡假設使用電鍍。再次注意，可以進行光刻的圖形化以允許後續的電鍍和/或籽 晶層刻蝕(或者如果未使用電鍍則是後續的剝離處理)以限定再布線層。接著，通過在被暴露的阻擋層的頂部澱積合適的金屬使子晶片金屬化(圖 106)。取決於特定的實施例， 一個或多個以下材料層可以布施在子晶片上用於 處理晶片非平整的支座層(如果需要)，擴散或韌性層(發生變形並形成接觸點)， 用於在粘結相期間幫助發揮粘結作用的覆蓋層或粘合層(如果需要)，和/或用於防 止粘合/擴散層氧化的氧化阻擋層。此外，在母晶片上，通過光刻過程產生的空洞將通過鍍覆(電鍍或化學鍍) 光刻處理暴露的籽晶層進行填充，該籽晶層通過光刻過程暴露(圖106)。取決於 特定的實施例，在該階段也可以添加將要用於插柱和穿透連接中使用的插柱成型 的剛性材料。圖107更詳細地說明母晶片上完全鍍覆的稜錐形接觸點的實例。 圖108顯示母晶片接觸點的替代變形的放大部分，在該情形中，成型的接觸 點與圖107的接觸點相似。對於該可選變形(適用於己成型或未成型接觸點)，在 鍍覆剛性插柱的金屬(金屬化)之前，先向下刻蝕一點半導體焊盤10802的金屬 以在焊盤10802的邊緣形成底切剖面圖形10804。當建立剛性材料10902時(圖 109)， 一些剛性材料10902填充進底切10804中。該附加填充能充當錨柱以幫助在具有後續處理中施加的應力或者運行時由於熱循環產生的應力的情況下保持剛 性接觸點就位。如圖所示，剛性材料10卯2為鎳(Ni)。完成金屬化和/或鍍覆之後剝離光刻膠並暴露子晶片和母晶片上建立的接觸點 (圖110)。然而要注意，如果母接觸點的阻擋層將被電鍍，則該步驟可以可選地 在金屬化之後但在剝離光刻膠之前進行。接著，採用光刻工藝保護所建立的接觸點或插柱，但允許分別從子晶片和母 晶片去除不需要的阻擋層和籽晶層材料(圖111)。注意，該步驟也可以用於限定 和/或再布線接觸點。此外，如果沒有電鍍其他金屬，則這些步驟的順序可以稍許 不同，因為可能已經使用了針對後繼刻蝕的剝離。然而，因為該實例中的籽晶層和阻擋層材料被電鍍，因此將使用刻蝕。因此， 不需要的籽晶層和阻擋層材料被刻蝕掉(圖112)。在另一替代和可選的變形中，只刻蝕掉少量阻擋層和籽晶層，即只刻蝕掉必須的量以防止不希望發生的接觸點的共同短缺，以致多數晶片的表面仍保留被覆蓋，並因此可以用作EMI屏蔽以防 止噪音或者堆疊晶片之間不需要的信號耦合，尤其是如果保留的阻擋層/屏蔽被附 接到接地面則更是如此。然後剝離掉光刻膠(圖113)。在這點上，子晶片包含適用於與另一晶片形成插柱和穿透配合連接的功能性 剛性插柱。然而，正如通過本文的說明將更明顯的那樣，在該情形中，具體而言，母晶 片的處理將通過在接觸點上韌性材料(相對子晶片插柱上的材料)的化學鍍而繼 續(圖114b)。注意，雖然該步驟被說明為化學鍍步驟，但該方法的變形也可以使 用電鍍步驟。在該變形中，所進行工藝的該一部分將作為剝離金屬化步驟中所用 的光刻膠和塗敷上述保護光刻膠的步驟之間的金屬化步驟或者替代的電鍍操作的 一部分。然而，在任一情形中，阻擋層的澱積都是重要的，因為該阻擋層防止韌 性材料和剛性材料互相混合併將韌性材料限制在剛性材料和子晶片上的IC焊盤之 間。在這點上，母晶片現在具有用於與另一晶片形成插柱和穿透配合連接的功能 性韌性插柱。50然而，在該實例中，預定第三晶片將要層疊到子晶片的頂部，從而形成進入 晶片的插柱。因此，需要進一步處理子晶片，該處理進行如下。首先，通過塗覆合適的可去除的保護材料保護子晶片的正面(即，器件和接 觸點承載面)以保護其在後續減薄中免受汙染(圖115a)。該覆蓋可以只由簡單的 光刻膠或電介質組成，或者可以由通過例如光刻膠，石蠟，聚合物，環氧樹脂或 其他粘合劑等的方法附貼到子晶片上的諸如玻璃片或另一個半導體晶片("載體" 晶片)的剛性元件組成。在一些變形中使用很厚的層(例如，數量級在子晶片減 薄後厚度的至少50%)。在其他變形中，可以使用剛性的載體晶片。在任一情形中，很厚的層可以向子晶片提供額外的強度，以使其在減薄時能進行處理而不破裂。 接著，減薄子晶片的背面以從背面暴露通道填充材料(例如，先期形成的插柱)，通常減薄到子晶片約74微米厚，因為典型的通道約75微米深。如果通道延 伸得更深，則需要的減薄更小。取決於特定的應用，減薄具體進行到插柱伸展到 背側晶片表面上方，或者在一些應用中，插柱將與背側表面齊平(圖116a)。然而， 在通道底部有尖端的位置，如果有尖端，則減薄最好不應向下減到足以去除底部 尖端的一定的數量，當處理完成時理想的是稜錐形，圓錐形或蘑菇狀的結構。在該情形中，因為需要另一個插柱和穿透連接，將在背面進行刻蝕以使插柱 延伸到表面之上(圖117a)。該刻蝕步驟有兩個目的。第一，去除通道周圍的一些 襯底，允許通道延伸到表面之外(從而允許其以和母晶片上的剛性插柱完全相同 的形式工作)。第二，清潔接觸點表面，允許後續工藝中金屬的良好粘附。當然，對於沒有穿透連接的子晶片而言，減薄和刻蝕步驟通常不必考慮使其 更為理想的其他高度問題。通過在正面使用很厚層或載體的變形，減薄可以潛在地大大超過典型的75微 米的完成厚度。實際上，對於那些變形，減薄導致低到約IO微米的厚度。此外， 如果粘結和融化工藝之後載體晶片將不被去除，則晶片可以減薄到約5微米。注意在替代實施例中，減薄步驟可以在母晶片和子晶片之間的混合之後進 行。在該變形中，事件的順序是化學鍍母接觸點，粘結，融化，減薄子晶片，刻 蝕子晶片背面從而使接觸點延伸到背側表面之上，向背面接觸點塗覆阻擋層和覆 蓋層，同時在不必要時省略正面保護以及去除該保護。然後在插柱上澱積阻擋層和覆蓋層(圖118)。該阻擋層和覆蓋層對於保護通 道材料很重要。該阻擋層(和阻擋層覆蓋)進行與"實際"母晶片的剛性插柱頂 部上澱積的阻擋層材料和阻擋層覆蓋完全相同的功能。該阻擋層允許韌性材料釘 在該新插柱上的阻擋層材料與後續的第二子晶片(即，"子晶片2")上的阻擋層之 間。如圖所示，阻擋層和覆蓋層的澱積使用化學鍍工藝。在該實例中，使用1微 米的Ni和0.3微米的Au。使用化學鍍的優勢在於在晶片的背面不需要任何光刻步 驟，使處理更便於進行並和使用薄晶片兼容。該優勢對於減薄到極限的晶片以及 在通道形成工藝的原始電介質刻蝕，通道刻蝕和通道填充步驟中節約成本方面更 有價值。再次，可以使用的具體材料包括本文所述的任何阻擋層材料。此外，該阻擋層不必通過化學鍍澱積。取而代之，在一些變形中，如果在背 面澱積籽晶層，以上述相似的方式鍍覆然後刻蝕，則可以使用電鍍。在其他變形 中，可以使用圖形化以及蒸發或濺射，或者其他類型的澱積工藝以塗覆這些阻擋 層。雖然對薄晶片需要更多步驟，但這些替代方法仍具有還能夠通過電鍍工藝流 程中的刻蝕籽晶層或者通過在澱積金屬工藝流程中的剝離處理在晶片背面限定再 布線層，屏蔽或接地平面的優勢。然後從子晶片的正面去除保護層(圖U9)。或者，如果作為保護層或者將載體晶片附貼到子晶片上的粘結劑布施的材料 能承受粘結和融化工藝的溫度，則該步驟可以延遲到融化工藝完成之後。這樣就 允許更多地減薄子晶片，同時仍可以在粘結工藝期間處理獨立的晶片而不會打碎 或損壞晶片。在該情形中，子晶片通常使其電路面朝上(即，背向母晶片)同時 韌性材料在母晶片上。當然，考慮到母晶片/子晶片的只是隨意的約定，相反的做 法可能更好，或者在附貼良好的情形中或者其他變形中韌性材料可以在通道自身 之中或者甚至在以後添加。在另一替代變形中，例如，如果不是為了在頂部堆疊第三晶片而形成所述通 道，而是為了使晶片與面向上而不是向下的電路混合，例如，如果子晶片上有光 學器件，並且頂部載體晶片可以有內置的微透鏡或者其他無源元件，或者如果子 晶片和母晶片是RF器件並且要求兩個電子電路不互相緊密相鄰，則該步驟可以完 全省略並且保護層被永久保留。再次，通常這樣就要求母晶片上具有韌性材料。在這點上，假設上述母晶片和子晶片上的接觸點將要互相配對，就可以連接各個晶片。連接工藝進行如下。首先，將子晶片翻轉，並且母晶片和子晶片上將要連接的各個接觸點互相對 準(圖120)。對準步驟用於對準母晶片和子晶片。對準容差應該是大約±焊盤的尺 寸。利用超尺碼的韌性接觸點對準容差可以更大一點。總體而言，所進行的對準 保證整個剛性接觸點的頂部在某點處接觸韌性接觸點。舉例來說，如果韌性接觸 點是邊長15微米寬的正方形並且剛性接觸點的頂部是邊長5微米寬的正方形，而 且如果完全取中心，則剛性接觸點的邊緣將會距離韌性接觸點的邊緣5微米，並 且對準精度將是±5微米。然後，使接觸點在壓力下疊到一起以形成插柱和穿透連接(圖12U。該堆疊方法的關鍵優勢之一在於剛性材料穿進韌性材料中。這樣就允許在兩 個晶片之間發生牢固的鍵合，因為兩個接觸點之間的表面積大於單個接觸點自身 的尺寸。此外，鍵合變得更強，因為使兩部分拉開的失效類型需要插柱的水平表 面發生分層以及插柱的垂直面發生剪切故障。注意，後者是很不常見的故障形式， 所以總體失效的風險比任何單個故障發生的風險更小。實際上，突出量也很重要。通常，至少需要半微米的突出。雖然對一些實施 例而言幾乎不突出也能工作，但在低水平的突出量下強度會大大下降。實際上已 經確定，對於總高度8微米的韌性材料，剛性材料通常要進入韌性材料延伸2-3 微米；對於10微米的韌性材料，剛性材料通常要進入韌性材料延伸5微米。通常 的"拇指規則"是要穿進10%或更多的韌性接觸點厚度，但使其穿進小於90%的 穿透韌性接觸點的距離。另一關鍵優勢在於插柱的穿進允許子晶片和母晶片相對於接觸點節距的明顯 不平整性。舉例來說，對於20微米節距的12微米寬的接觸點，韌性材料的高度 可以相當高，例如，高到其高度匹配節距。相似地，從接觸點到接觸點的平整度 偏差可以和韌性接觸點的厚度一樣寬。舉例來說，如果插柱具有5微米的高度並 且韌性材料具有8微米的高度，則接觸點到接觸點的平整度偏差可以大到8微米。 在該情形中， 一些插柱將穿進完全穿透韌性材料的距離，而一些可能穿進得較少。回到工藝流程，在剛性接觸點穿進韌性接觸點之後或與此同時，可以進行粘 結和融化工藝的粘結相。如圖121所示，兩個過程同時發生。在該工藝的粘結相期間實現兩個晶片之間的電連接。有利的是，不必要中間環氧樹脂或其他物質將 晶片保持在一起或者將其充當電連接之間的阻擋層。可選擇地，如果舉例來說，潛在的返工不是工藝的一部分並且底部填充材料將不受粘結和融化工藝的負面影響，則在粘結相之前可以在兩個晶片之間插入底 層填料以填充兩者之間的空洞。在這點上，母晶片和子晶片被迸行連接並且可以進行測試(在一些情形下如 果有一個失效則可以替換)。一旦確定需要在兩者之間形成永久連接，就進行粘結和融化工藝的融化相(圖 122)以形成結合對(例如，混合單元)12202， 12204。在融化過程中，母擴散/ 覆蓋層，子氧化覆蓋層以及子韌性材料都互相擴散到一起，構成總體接觸點的最 終組分。可選擇地，如果沒有預先完成並不需考慮溫度問題，則可以在融化工藝之前 將底部填充插入到晶片之間，或者該過程在融化工藝之後進行。使用底部填充的 優勢是減少空氣進入兩個晶片之間並其後由於溫度循環破壞晶片或連接的可能性 (因為粘結和融化工藝形成氣密封閉)。一旦母晶片完成粘結過程(即，在晶片-晶片工藝中，對母晶片上的每一個良 好位置重複對準和粘結過程，同時對已知的壞母晶片格點不進行該過程，在晶片-晶片工藝中，兩個晶片被整體粘結在一起，如果進行可選的測試則壞晶片的位置 被指出以在將來消除)，然後整個母晶片經過融化過程，永遠附貼所有子晶片。該 過程可以在比粘結相高得多的溫度下進行。此外，對每個晶片的時間是相同的， 因為在每個晶片上同時進行，所以該過程在每個單獨晶片上都能產生相當均勻的 連接。融化相的溫度通常是例如32(TC到40(TC，取決於所涉及的特定材料。 有利的是，通過將粘結過程與融化過程相分離，進行粘結的設備不會由於必須加熱或冷卻每個單件而減慢速度。通過以可控方式在晶片水平進行該過程，所有接觸點都能具有相似的最終組分。在粘結相，融化相或兩者可以使用惰性或還原環境以有助於最小化或去除材料表面的氧化物，並有助於降低每個步驟所需的溫度或壓力。通常用諸如氮氣，氬氣或其他的惰性氣體，或諸如混合氣體(forming-gas)或甲酸的還原氣體，或 者一些具有氫氣組分或其它還原氣體的其他氣氛。如上所述，過程並未完成，因為第三晶片將要結合到該新形成的單元上。如 同連接母晶片和子晶片一樣，該單元可以連接到另一晶片。因此，如圖123所示， 第二子晶片被疊到單元12202， 12204上，並且其接觸點與單元12202, 12204的 適當的接觸點對準。有利的是，由於先前的工藝步驟，第一子晶片頂部的通道的暴露側具有與原 始剛性接觸點的頂部相同的組分。因此，對於後續的"子"晶片，混合將以與前 兩個晶片所進行的相同的方式進行(即，對準，穿進，粘結(可選地測試)和融 化，韌性材料被釘在各個阻擋層之間，並且通道上的插柱穿進韌性材料)。該工藝 的重要優勢在於，通道和基礎混合設置為以相同的材料系統和相同的工藝流程運 行，促進超越己有的常規的堆疊晶片對的堆疊重複性。結果，母晶片可以與一組晶片組裝在一起，然後裝另一個(子晶片2)，再另 一個等，使用粘結，融化，粘結，融化的方法，或者在一些情形中使用粘結，粘 結，粘結然後融化所有元件的方法根據需要以對每一層都同樣的方式運行該工藝。因此，在第二子晶片上進行第二粘結相，以將其鍵合到該單元，並且一旦完 成，該新形成的更大的單元可以可選地進一步測試，或者，如果第二子晶片是壞 的則可以將其分離並替換(圖124)。最後，當需要在第二子晶片和單元之間建立永久連接時，再次進行粘結和融 化工藝的融化相(圖125)，以形成新的，更大的混合單元12502， 12504。該步驟之後，可以反覆重複該過程從而允許集成多個其他晶片，例如集成到 "子晶片2"上，或者集成到晶片上存在的其他晶片上(未顯示)。因為在每次粘 結過程中形成電連接，每個晶片只需要與其直接下方的一個晶片對準，所以所實 現的另一個優勢是不存在如所有晶片必須在穿透連接的嘗試能夠開始之前首先堆 疊的其他堆疊技術中的對準誤差的積累。此外，可以在各個相繼的層次之後對各個更大的組合單元進行必要程度的測 試(如果需要可以進行返工)。還有，該過程提供了特殊的優勢和巨大的成本節省 並且提高了產量，因為，如果晶片被多層堆疊，常規的技術可能要求在電測試進行之前完成整個構建的單元。因此，只有在已經形成昂貴的單元之後才能測試常 規的部分，並且，如果是壞的也不可能返工，唯一的選擇是報廢整個高成本的單 元。此外，應用常規的技術，在構建時損壞單元的風險或者例如如果失效發生在 第一層晶片上這種浪費部件的風險會大大增加。與此相反，使用本文所述的方法之一，可以用小得多的風險形成多層堆疊的 配置。再次，取決於特定的情形，如上所述，該方法的進行可以通過對準，粘結， 融化，對準，粘結，融化的順序根據需要重複多次。在粘結過程具有足夠高的強 度的條件下，例如>=500接觸點，則工藝可以替代地以對準，粘結，對準，粘結 進行所需次數，並且只有在垂直堆疊所有晶片之後(並且如果使用測試選項則測 試合格)才進行融化。當不同數量的晶片將要堆疊到不同位置時，該第二種方法 可以進一步有效地使用。在這點上應該注意，通過使用插柱和穿透連接以及粘結和融化工藝，第二子 晶片(和後續晶片)到所述單元的後續連接的進行可以不對先前形成的單元間連 接產生負面影響。事實上，己經驚奇地發現，通過使用粘結，融化，粘結，融化 的方法(無論是否進行插入其間的減薄)，後續的融化步驟實際上都使先前連接的 電阻降低。該現象之所以重要是因為常識通常認為後續的融化往往減弱或退化先 前形成的連接(這對下文所述的"阱"連接尤其正確)。圖126到圖139以簡略形式說明另一變形，為了避免冗長，該變形從圖103 的將要再布線的子晶片和對應的母晶片開始。然而，在該實例中，子晶片如圖77a 到圖104的簡化形式所示進行處理，但與先前實例相同，還包括形成有助於在頂 部堆疊第二子晶片的插柱。從圖104的晶片開始，該工藝的起始點是通過光刻在子晶片上限定再布線的 區域(圖126)。然後，在子晶片上塗覆阻擋層以再布線接觸點並向母晶片塗覆籽 晶層(圖127)。然後剝離光刻膠(圖128)並使用新的光刻圖形保護除原始接觸 點上方的區域之外的所有區域(圖129)。接著，金屬化接觸點(圖130)，子晶片 具有由離散的錫層和金覆蓋層覆頂的金-錫(Au/Sn)合金，並且母晶片的接觸點 用銅鍍覆。再次，剝離光刻膠(圖131)並通過刻蝕去除不需要的籽晶層(圖132)。 最後，通過化學鍍向母晶片的接觸點鍍覆Ni/Au的覆蓋層(圖133)。然後，晶片互相對齊(圖134)。其後，可以將接觸點疊到一起以形成插柱和 穿透連接，可以進行粘結，可選的測試以及可以進行融化工藝以形成組合的混合 單元(為了避免冗長這裡沒有顯示上述過程，因為在本文其他地方巳經說明)。現在，因為該實例還涉及在該子晶片頂部添加第二子晶片，因此該工藝進行 如下。首先，減薄組合單元的子晶片的背面以暴露預先形成的背面接觸點(圖135)。 然後，刻蝕襯底從而將插柱抬高到襯底表面之上(圖136)。雖然這樣將增加混合後的其他步驟即涉及減薄的步驟，但是如果對於特定的 應用已經充分則該工藝可以在這裡停止。這樣做的優勢在於沒有更多的光刻圖形 化或材料澱積，這些步驟都要求更多的接觸勞動量並且是生產率損失風險的主要 來源。或者，如果結合到另一元件的時間延遲，材料或其它因素使氧化成為問題， 則將增加覆蓋層(即，需要進一步的處理)。圖137是圖135和136所示的步驟完成之後實例接觸點的照片。在圖137中， 插柱13702，阻擋層13704和襯底13706清晰可見。假設氧化可能成為問題，則覆蓋層被塗覆到插柱的抬高部分上(圖138)，從 而完成背面接觸點形成工藝。與第一子晶片相同，通過該背面的接觸點對準下一個子晶片(圖139)，在該 背面接觸點上可以在粘結工藝等的同時或之前形成兩者之間的插柱和穿透連接。總體而言，有很多材料適合於用作阻擋層。這樣的材料包括但不限於Ni， Cr， Ti/Pt， Ti/Pd/Pt， Ti/Pt/Au， Ti/Pd， Ti/Pd/Au， Ti/Pd/Pt/Au， TiW， Ta， TaN， Ti， TaW和W。籽晶層的合適材料包括但不限於Ni， Cu， Al， Au， W， Pd和Pt。 替代的合適材料包括但不限於Ta/Cu， TaN/Cu， Ni/Au， Ni/Cu， Ti/Pd/Au，Ti/Pd/Cu，鉻，能以平面方式(例如，通過蒸法或散布)布施的導電環氧樹脂或其組合。然而應注意，晶片或晶片對上的所有阻擋層不必是完全相同的材料。 總體而言，使用阻擋層的地方的材料應該具有以下特徵i) 應該與特定的焊盤材料兼容(典型的焊盤為鋁，銅和金)；ii) 應該進行選擇，如果晶片有共存的小(50pm) IC焊盤則使其能以對兩者都良好的生產率置於晶片上；以及iii)如果下隆起金屬也用作剛性材料或者充當支座，則其應該滿足上述條件， 並且還能做成幾個微米(>3pm)高。此外，要求阻擋層材料與IC焊盤頂部和晶片頂部覆蓋玻璃/鈍化層上的澱積材 料兼容。使用阻擋層還能提供一個或多個以下優勢i) 能夠允許高生產率，並能增加混合接觸點的可靠性；ii) 如果澱積在焊盤頂部和晶片頂部覆蓋玻璃/鈍化層上，則阻擋層其後可以 用作.-1) 信號再布線材料2) 兩個晶片之間的電屏蔽以防止其間的串擾，禾B/或3) 用於任何能通過電鍍進行的後繼步驟(例如，形成剛性插柱和塗覆韌 性材料)的籽晶層；iii) 增加子材料的儲存期限，因為阻擋層充當防止或延遲氧化的覆蓋層；iv) 可以預圖形化以充當再布線或屏蔽；在一些實施例中，上述替代材料可以提供一定的優勢，因為-i) 人們相信Ta和TaN的阻擋能力超過TiW，ii) 基於鎳的工藝允許UBM和後續的剛性材料是同一種材料，從而簡化工藝，iii) 不會使銅暴露的替代材料具有更長的儲存期限，所以這些材料能夠與一 定的製造工藝更兼容，iv) 如果不需要後續電鍍步驟(例如，對於在子晶片上澱積剛性或支座構件)， 則任何上述材料都可以正好在焊盤和再布線或屏蔽區域上圖形化，從而不需要進 行後續的籽晶層和刻蝕步驟以限定這些區域。對於使用阻擋層，在很多變形中重要的是一定要保證l)被認為會發生反應 的適當的金屬的確發生反應；2)這些相同的金屬以反應後的最終組分正確的方式 發生反應，3)堆疊中使用的其他金屬(即，剛性和支座)不發生反應而避免汙染 金屬，以及4)阻擋層將允許多個高溫循環，其溫度達到並高於工藝的粘結部分的 封裝焊接條件(例如，在適當溫度下的Pb/Sn，或者通常在約24(TC到約27(TC附近工作的一些無鉛焊料)以及通常在約30(TC到約35(TC的工藝的融化部分的溫度。 阻擋層通過防止出於鍵合的更好的完整性的目的應該保持分離的金屬發生混合而 保持附貼材料的完整性。通過實例並參照說明緊靠粘結相之前的子晶片接觸點14002和母晶片接觸點 14004的圖140顯示了上述情況。如圖所示，子晶片接觸點的阻擋層14006是 Ti/Pd/Au，母晶片接觸點的阻擋層14008是Ni。母晶片上的"剛性"材料14010 是銅，子晶片上的韌性材料14012是Au/Sn。此外，每一個晶片上的覆蓋層14014， 14016都由金構成並用於防止每一側各自的材料氧化和允許初始粘結工藝因為初 始接觸點中的兩種金屬由同一種材料構成而容易進行的雙重目的。注意，實際上 在多數變形中，覆蓋層14014， 14016通常將完全包覆其他材料，然而為了便於說 明只在頂部進行顯示。圖141以簡化形式顯示融化過程完成之後的同一個接觸點。 在實現金屬的最終組合之後，兩個金覆蓋層已經與Au/Sn層混合以形成Au/Sn合 金14102，而鎳和Ti/Pd/Au充當阻擋層以防止Au/Sn分別與銅和Ti/Pd/Au頂部的 焊盤混合。因此，融化的Au/Sn 14102被"困"在該兩個阻擋層14006， 14008之 間，保持Au/Sn的組分即使在多次後續高溫步驟之後仍然一致和均勻。與此相反，舉例來說，如果沒有鎳阻擋層14008，則Au/Sns 14102將直接與 很厚的銅層14010 (在該實例的實際實施中銅層其將超過Au/Sn厚度的60%)接 觸。結果，在高溫下，Sn將擴散進入銅，然後所得合金開始極大地改變性能。舉 例來說，銅的熔點為1084°C。隨著Sn最初擴散進入銅，剛性插柱的頂部將成為富 錫混合物，其熔點要低得多(例如，97%的Sn和3%的Cu的混合物的熔點在230°C 左右)。隨著Sn進一步擴散進入銅，最後會具有比Au/Sn更低的熔點，並且銅插 柱在粘結和融化工藝中不再充當剛性構件。同樣重要的是，銅14010將從Au/Sn 14102中過濾掉Sn，導致使該合金變成韌性的溫度升高。因此，不斷變軟的剛性 構件嘗試穿進不斷變硬的韌性構件。這樣將影響接觸點強度，均一性並最終影響 可用的接觸點間距的密度。此外，該效應將與時俱增。取決於融化過程進行的時 間長度，接觸點的組分和性能可能變化很大。如果接觸點經過多次融化循環，舉 例來說，如果晶片垂直堆疊多層高度則也會發生這樣的情形。相對於堆疊層中最 近融化的晶片，堆疊層中的底部晶片將具有很大不同和不一致的性能。通過使用59阻擋層金屬，Au/Sn受到較大限制，並因此能在多個融化循環中保持相同的組分和 特性。注意，即使有阻擋層例如在Au/Sn和Ni之間仍可能發生一些互擴散，但該 擴散的速率遠慢於Cu的情形，所以一直到例如100或更少的合理的大數量堆疊芯 片該擴散都可以忽略。因此，無論特定實施例使用什麼材料，阻擋層通常都應該 是最終的結合合金的組分，從而避免或最小化該負面的互擴散。在常用插柱和穿透方法中，兩個配對的接觸點被顯示為大而平的接觸點，但 這一點既不是對所有應用的要求也不一定是理想的配置。因為兩點之間的電連接 的質量(或其欠缺)直接影響連接的電阻，並且不良連接將降低生產率，因此要 求最小化不良的連接。有利的是，插柱和穿透方法可以(不必增加任一接觸點的 "佔地面積")有效地適合於減小形成高電阻連接的風險從而增加生產率。該方法 涉及通過在韌性或穿透接觸點上形成圖形或剖面外形改進穿透性並增加接觸點表 面積。當相對尺寸使韌性接觸點大於剛性接觸點時，如果韌性接觸點直接在IC接觸 點焊盤上，則韌性接觸點幾乎可以自動圖形成型。通過在大於其上建立IC接觸點 焊盤的IC接觸點焊盤的開口的區域中對韌性接觸點的金屬圖形化，可以在接觸點 中心附近由於IC上的覆蓋玻璃與IC焊盤自身之間的相對高度差形成自然下陷。 圖142說明這樣成型的韌性接觸點14202。如圖所示，韌性接觸點14202形成為比 IC接觸點焊盤14202更寬。結果，覆蓋玻璃14206相對於接觸點焊盤14204的抬 高自然引起韌性接觸點14202中的下陷14208。有利的是，該自然下陷14208使韌 性接觸點14202更適合於接納剛性接觸點14210，並且如果剛性接觸點14210足夠 接近該下陷的尺寸則由於各自的自然形狀甚至能有助於對準。成型剛性接觸點減少初始接觸點面積，從而有效增加每單位接觸點面積施加 的力，提高穿透性，同時在深度方向上由成型的壁提供的表面積的增加保證實現 電氣和機械接觸點的足夠面積。為了說明的目的，以頂視圖和沿橫截線A-A的剖面圖顯示無數可能的母接觸 點成型圖形的代表性的非限制性說明實例，圖143A到143H以及143W說明圓形， 六角形，十字形和正方形的接觸點焊盤，圖1431到143P說明例如稜錐形底立方 體頂的倒截頂截面(圖143K，圖143L)，單倒截頂稜錐形底的截面(圖143M,圖143N)或者阱中插柱(圖1430,圖143P)的複雜形狀的接觸點焊盤，以及在 圖143Q到圖143V中只以側視圖顯示的實例形狀，應該理解，類似方法可以用於 環形的或由"多級"稜錐的堆疊構成的或其它三維形狀的接觸點焊盤，或者用於 上述兩或三導體變形或者各種形狀和實心幾何截面的任何其他簡單或複雜組合。其他替代諸如圖143V所示可以在接觸點的底部使用"側翼"，該形式通過簡 單地提供附加的橫向接觸點面積增加表面積。此外，使用不對稱或拉長的接觸點(即，諸如圖143X所示的在不同方向上的 寬度不同從而吸收特定方向上的應力)是理想的形式。兩者選一或者另外添加， 可以共同使用諸如圖143Y所示的這樣的不對稱或拉長的接觸點的組合，以使其在 零應力點周圍對稱，但因此而允許在任何多個方向上有方向性變化。因此，在一 些方面中，圖143Y的配置是圖143T接觸點的更精緻的版本。此外，接觸點成型圖形可以包括諸如圖143J，圖143L，圖143N，圖143Q, 圖143R，圖143S和圖143U所示的底切，底切將給予接觸點附加的強度，因為其 提供用於韌性材料"抓取"的區域。類似地，插柱可以圖形化而具有更寬的面對 表面積或總表面積以保證即使對非完美連接也有足夠的接觸點面積。此外，諸如 圖143T所示，給定的接觸點自身可以由各個單個的部分電獨立的多個接觸點組 成。或者， 一些或者所有部分可以互相電連接。該變形提供用於更好的剪切強度 的更大的表面積以及冗餘效應，以致如果一個或多個副接觸點誤對準仍可以進行 總體連接並具有加載所需電流的足夠的接觸點面積。還應注意，接觸點焊盤的具體形狀，或者所用成型圖形的形狀或配置本質上 是不相關的，重要的方面是使用一些增加有效接觸點表面積同時提供對於具體應 用的鍵合適當的形狀的成型圖形而不是所用的特定接觸點或成型圖形的形狀，所 使用的成型圖形需滿足這樣的工程要求，即對於接觸點的總電流要求可以通過最 小可接受數量的接觸點實現，並且所用的具體成型圖形使表面積增加對相對於如 果不使用該成型圖形則將導致不良連接的可能性可能實現所要求的目標充分的數 量。此外，雖然上文結合剛性/母接觸點進行討論，但也可以使用類似成型的韌性/ 子接觸點。然而，在該實例中，接觸點的配置將最典型地涉及母晶片上的剛性阱 配置。圖144是所成型的韌性接觸點的替代實例的照片，該接觸點的形狀像頂部稍 許成盤形或下凹的圓角金字塔基。圖145是為穿透圖144的韌性接觸點設計成型的剛性接觸點的照片。上文參照顯示與圖47相似的一對晶片14600， 14602的一部分的圖146A和 146B簡略地進行說明。然而，與圖47的晶片不同， 一個晶片14602具有經成型 的剛性接觸點14604，與圖41的未成型的剛性接觸點相反。另一晶片14600具有 與圖47所示的韌性接觸點類似的韌性接觸點14606。當兩個接觸點14604， 14606 疊到一起時，如圖146B所示，將形成插柱和穿透配合。然而，與圖47的接觸點 不同，這裡的經成型的接觸點14604的各個小插柱分別穿進韌性接觸點14606，從 而使用相同數量的壓力對於擴散連接提供比對於連接到韌性接觸點14606的同樣 "佔地面積"的非成型接觸點可能得到的更大數量的表面對表面的接觸點面積。 此外， 一些成型接觸點的實施例提供在最小化與不完全連接相關的風險方面的進 一步的優勢。該獨立的方面也顯示在圖146B中，從而即使不考慮兩個接觸點 14604， 14606之間的連接不理想(即，剛性接觸點14604的谷14610附近存在間 隙14608)，由剛性接觸點14604上的成型一側14610提供的附加接觸點面積也表 示該連接將是合格的。出於解釋的目的用另一種方式說明，假設如果剛性接觸點14606沒有成型， 則接觸點面積將等於滿足接觸點的總電流要求可能的最小接觸點面積。在該情形 中，如果接觸點的任何部分沒有導致良好的連接，則該連接將可能不合格並可能 在使用中導致早期失效或者完全不能用。與此相反，在該實例中，圖146的剛性 接觸點被成型。如圖146A和146B所示，假設所述成型增加接觸點表面積至少兩 倍(可以容易實現的成型圖形)，如果只有一半總表面積形成良好連接，則該連接 也還是能滿足最小總電流要求。因此，如圖146B的放大形式所示，雖然存在沒有 形成接觸點的區域，但這些區域遠小於形成良好連接所需的必須接觸點面積的四 分之一，所以該接觸點對於使用仍合格。或者，成型接觸點的形成可以通過連同一個或多個較大的韌性接觸點使用多 個小的剛性接觸點以形成單個的全面連接。舉例來說，可以使一個電連接由三組 接觸點對組成，其中每個單獨的接觸點對由多個剛性接觸點和單個(或多個)韌性接觸點組成。成型概念的另一變形涉及"阱"的形成，取決於特定實施例，阱的設計有助 於或改進對準，限制韌性材料，或有助於形成良好的連接。如結合下列附圖所示 和所述，這些阱附貼變形向特定實施例提供進一步的好處和優勢。圖147到152說明用於實施對於母晶片和子晶片接觸點對的阱附貼概念的一 個變形工藝(圖147)。在該變形中，子晶片的覆蓋玻璃開口用作模板，並使用例 如聚醯亞胺，SU8，其他環氧樹脂，玻璃和/或電介質製成永久的阱(圖148a)。在 母晶片上使用類似方法，但是阱不包括由覆蓋玻璃界定的所有區域(圖148b)。韌 性材料和(可選的)韌性覆蓋材料然後被插入到子晶片的阱中，注意不要填充阱 的整個深度(圖149a)。類似地，剛性材料從母晶片的焊盤表面建立(圖49b)。 然後去除母晶片上的阱(圖150)，但子晶片上的阱保持在原位。結果，在穿透過程以及在連接工藝的粘結(圖151)和融化(圖152)相期間， 子晶片的阱將限制鍵合材料(例如，覆蓋和韌性材料)。阱還能建立深度限制，因 為阱的高度使其在任何其他物體之前先碰到其他晶片或其上的某些表面。有利的是，通過該方法，阱能允許覆蓋或覆蓋層材料和/或韌性材料自身成為 能使其進入半液相點或者甚至實際熔點，至少能到達足夠柔軟使其正常擴散的狀 態點的材料。這對於接觸點的位置靠近在一起，並且通常發生在熔化期間的撓曲 將引起材料為減少表面積而橫向膨脹的情況很有效。對於無阱接觸點的邊緣之間 的間距小於或等於韌性材料高度約3倍的接觸點，這樣的用途的預集成設計可以 是理想的方法(例如，如果韌性材料是8微米高，而接觸點邊緣之間的間距小於 或等於約25微米，則應該考慮該方法)。此外，如果使其太靠近其熔點，則一些材料會"溼潤"晶片表面而不是僅僅 展開，材料會沿表面攀爬。在韌性接觸點的情形中，如果沒有考慮到，這樣的情 況可能使相鄰接觸點之間發生電短路。有利的是，通過將這些材料保持在阱中， 任何溼潤攀爬將被表面張力抵消並且材料將被保持在阱中；防止其短路相鄰的接 觸點。舉例來說，如果要進行的連接後工藝可能使組合接觸點熔化，則阱在一些實 施例中還可能很關鍵。舉例來說，如果接觸點在用於形成剛性-韌性接觸點的合適溫度下形成，並且然後組合晶片需要焊接到封裝中但焊接步驟所需的溫度高於完 成融化相時存在的接觸點的熔點，則在工藝過程中接觸點將完好無損，因為熔化 的材料被阱包圍，並在冷卻時再附著。此外，阱的方法很適合於形成多重密集組合連接，因為阱的圖形化使用半導 體光刻技術而非常規的掩模印製或焊接技術。在替代的變形中，可以使用上述阱 工藝的"相反"型工藝。在該變形中，所進行的工藝不用韌性材料填充阱。這些 變形分別落入圖153到圖156所示的四個類型之一類型I (圖153):通過該類型的阱連接，子晶片包含韌性材料而母晶片具有剛性阱(半導體晶片中刻蝕時顯示)。阱的壁簡單地用例如Au的擴散層金屬塗覆。 為了連接兩個晶片，子晶片上的韌性材料插入並配合到阱中以使其變形。通過在 粘結相期間加溫和加壓使韌性材料和擴散層形成粘結連接。在融化相期間，子晶 片的韌性材料和母晶片的擴散層互相擴散以形成金屬鍵合。取決於具體的實施例， 韌性材料可以稍大於阱或者至少包含更多體積的材料從而在粘結相期間造成兩個 晶片之間的強配合，並保證融化相完成之後沒有空洞。注意該分類違背母/子慣例。類型II (圖154):該類型與類型I相似，但是阱或韌性"插柱"形成使兩者之間的對準自動或更容易的形狀。注意該分類也違背母/子慣例。類型III(圖155):通過該類型，插柱是"剛性"材料而阱被塗覆規定厚度的韌性材料。該類型像上述基本的成型韌性接觸點方法，但比起覆蓋玻璃和IC焊盤之間的高度差所自然形成的單純缺口，韌性材料具有更顯著下陷的剖面圖形。再 次，要求插柱和阱的尺寸經過選擇，以使集成(即，完成粘結和融化工藝)之後 沒有空洞。類型IV (圖156):通過該類型，阱被塗覆擴散層(類似於類型I和11)，並且插柱由剛性材料製成，但其外側也塗覆韌性材料層。這樣就使情況類似於類型I 和II,但如果剛性材料的材料成本小於韌性材料，例如剛性主要包含銅而韌性主 要包含金，則子晶片的成本能夠降低。有利的是，通過上述方法，阱可以使用例如電介質建立或者可以下陷(即， 通過刻蝕到半導體中製成)。此外，阱可以是通道形成工藝的副產物。例如阱甚至可以是一部分沒有完全填充的通道。圖157A和157B分別是一組15微米直徑延伸135微米深的通道和25微米直徑延伸155微米深的通道的縱向剖面照片。圖158 是類似形成但沒有一路填充到底部的通道的照片。結果，通過減薄晶片背面直到 暴露通道底部將形成自然的阱。這樣留下的阱可以用於類型I的阱。或者，可以 在每個阱的嘴部刻蝕出喇叭口或錐角以獲得類型II的阱。圖159到167說明類型II的剛性阱附貼方法的另一變形。該剛性孔洞阱的版 本再次從完全形成的晶片開始，具體地從其一個通過覆蓋玻璃15904暴露的焊盤 15902開始(圖159)。可選地，首先，在IC焊盤15卯2上澱積阻擋層16002 (圖 160)。然後光刻膠圖形暴露IC焊盤15902周圍還包括一些覆蓋玻璃15904的區域 (圖161)。通過將金屬蒸發到由IC上的覆蓋玻璃形成的凹陷中阱被自動形成(圖 162)。這樣使該圖形化比用一些其他剛性阱孔洞工藝更容易。光刻膠的剝離也去 除多餘的不需要的金屬，其後留下完全成型的剛性阱(圖163)。如同其他類型II的變形，該變形違背母/子慣例，因為承載圖163的晶片的對 應結構的晶片16402沒有前述意義上的剛性"插柱"，取而代之帶有在相關部分塗 覆韌性材料的覆蓋層16406的支座16404 (圖164)。通過良好的配合和充分的表 面積，本身為剛性形式的孔洞允許支座上韌性部分的穿進(圖164)。如圖165所 示，通過加熱，韌性覆蓋層溼潤並附貼到插柱上。如圖166所示，在粘結相期間， 韌性覆蓋層變成液相或者半液相併將填充圖165的空洞。要求這樣做是因為由於 熱循環中的膨脹和收縮困在空洞中的空氣可能使接觸點潛在地不可靠。然後，當 韌性覆蓋層在粘結相期間或者在融化相開始時填充空洞時，融化相允許韌性覆蓋 層擴散，剛性覆蓋層和韌性材料形成最終連接，即融化連接(圖167)。使用圖1440，圖144P或圖146的成型接觸點可以形成其他替代的阱附貼變 形。在該變形中，通過圖形化剛性材料形成阱，因此該阱形成壁，在壁上如果存 在則任何液相材料都能被阻止通過。因此，該方法允許用和不用剛性-韌性的範式 使用各種工藝並允許很密集的連接，因為如果設計合理，則阱將包含任何液相材 料或防止韌性材料的橫向膨脹幅度太大，在任何情形中都允許高接觸點密度下的 高生產率。圖168到圖170說明阱附貼方法的另一變形，其中晶片通過分離的遠程接觸 點互相附貼。該方法有利地可應用到至少以下三種情形中1) 不希望在韌性材料上放置覆蓋材料，因為覆蓋材料可能對材料鍵合的方式 產生負面影響；2) 希望在很低溫度(或者，在一些情形中甚至是室溫)下進行附貼以提高工 藝速度，舉例來說，如果晶片分別具有很平整的表面，則範德瓦爾斯力(van der Waals force)將能附貼晶片或者懸擺原子鍵可以形成允許由諸如氧化物，氮化物或 其它電介質的絕緣體進行連接的共價鍵(這樣能避免或減少各個部分升溫的等待 時間，並潛在地減少主要設備的成本，因為具有溫度性能的機器不再必要)；以及3) 理想的是可以使附貼材料回流(轉回液相)，從而對於後續的融化過程自 對準晶片而不使主要接觸點完全轉回液相，因為如上所述，這樣將引起流動或攀 爬並從而限制實際接觸點的潛在密度(這樣還允許使用更便宜的設備進行附貼， 因為設備不必具有主要接觸點的高節距必定需要的對準精度，而遠程附貼接觸點 可以間接提供該精度水平。通過實例的方式，遠程接觸點16802， 16804可以由例如銦的材料製成，銦在 室溫下很軟，並因此能僅用將部件擠壓到一起的壓力進行附貼。或者，可以使用 一些其他能不需要高溫提供粘附性的低溫材料，具體的材料並不非常重要，只要 不對整體產生負面影響(即引入短路等)即可。舉例來說，可以使用低溫焊料(低 於250。C)。如果進入液相狀態，表面張力可以將兩個晶片對齊到一起，以使可以 用例如常規的拾取定位機的更便宜的具有較低對準精度的設備進行附貼工藝。此 外，遠程接觸點可以配置為如果非常平整則簡單的共價鍵就能將晶片對準並保持 到一起。在該工藝中，如圖168到170所示，在初始的附貼相(預粘結相)期間使用 分離的接觸點連接器件。圖171A和171B說明與圖168到170相似的替代的遠程 接觸點變形的頂視圖。這些分離的接觸點可以完全遠離電接觸點，例如在單個芯 片的外圍或其周圍(圖171A)，或者可以與實際電接觸點穿插設置(圖168，圖 171B)。此外，有利的是，本文所述的遠程接觸點與主要接觸點的所有變形兼容， 並且其高度和寬度遠大於主要的電接觸點，因為其節距不必緊密。最好，遠程接 觸點應該足夠高以使主要接觸點在附貼工藝期間不必發生接觸(圖169)。應該注 意，該附貼或粘附工藝不必具有高強度。主要接觸點的後續的融化過程能為所連接的晶片提供強度。圖170顯示融化過程之後的圖169的晶片，其結果是主要接 觸點以高強度鍵合永久組合在一起。總體而言，和粘結相一樣，融化相將在比該變形的附貼或粘附相所要求的更 高的溫度和/或壓強下進行。再次，和在粘結和融化相期間可轉回液相或半液相的材料一樣，附貼接觸點 的壓縮可能使其橫向擴散和/或加熱材料可能使其轉回液相併使其散開，如果擴散 到主要接觸點則潛在地引起電短路。因此， 一個有利的的選擇是將本文所述的形 成基於阱的電接觸點的原理應用到遠程接觸點。通過該方式，可以在粘結或融化 工藝中施加壓力或升溫期間允許這些遠程接觸點成為液相或者橫向擴散而不汙染 或短路主要接觸點。有利的是，遠程接觸點也可以配置為能夠在鍵合實際接觸點之前進行兩個芯 片的測試而與粘結和融化相中的連接無關，或者測試在該連接之前進行。如果所 設計的晶片為了測試特定的單個晶片的組合是否正常工作的目的使遠程接觸點的 位置也是允許發生晶片之間的連通的特殊焊盤的位置，則如果任何一個或者兩個 晶片都沒有正常工作(即，無功能，或者有功能但在規範之外)，就可以去除該芯 片並附貼新的晶片。此外，通過合理設計，該預粘結，偽混合測試方法可以很有價值，因為無論 連接將發生在晶片-晶片，晶片-晶片還是晶片-晶片的基礎上該方法都可以結合在 設計中。因此，對特定應用(即，晶片-晶片，晶片-晶片或者晶片-晶片)選擇將 要使用的連接類型可以部分成為測試能力的影響因素。舉例來說，如果可以基於 晶片進行測試，則可以基於晶片平行混合兩個晶片上的所有晶片，並在分割或切 割時將無功能的晶片打上標記進行返工。或者，該方法可以在這樣的情形中使用， 即單個晶片來自一個或多個工廠，並且沒有好方法在混合之前知道任何給定的芯 片是否為已知的好晶片。在再一個替代的版本中，遠程材料可以與主要接觸點的材料相同(例如，剛 性和韌性)，只要遠程接觸點高於主要接觸點以使其在初始附貼相中不允許主要接 觸點相碰即可。然後在融化過程期間，遠程接觸點比主要接觸點更進一步受到壓 縮。有利的是，通過在遠程和主要接觸點上使用相同的材料能簡化工藝處理。通過上述討論，可以得到派生的變形，該派生的變形組合來自多軸穿透通道， 阱附貼，成型接觸點和遠程附貼變形的概念並建立在該概念的基礎上。第一組變形涉及複雜的接觸點形狀(即，常規的單方形或單圓點之外的其他 接觸點形狀)。 一個這樣的實例涉及形成屏蔽接觸點，在最簡單的情形中，類似於 正方形(圖172A)或圓形(圖172B)截面的同軸或三軸穿透晶片連接，在更復 雜情形中，形狀為非規則的開口或封閉(圖172C)的幾何圖形。在同軸或三軸接觸點的情形中，內接觸點將連接為攜帶信號，而外封閉圈將 充當或者連接到接地面。當用於同軸通道時(圖173)，保證接觸點一路與另一芯 片屏蔽。此外，或者兩者取一，可以獨立於通道自身使用同軸接觸點以保證每個 接觸點自身得到屏蔽。這樣就允許晶片之間的接觸點被隔開但比不用同軸方法所 能獲得的間距更緊密。此外，每個接觸點的外接觸點圈可以連接到一起和/或連接 到晶片上電隔離的金屬以形成接地面，禾Q/或晶片間的屏蔽(圖175)。將接觸點的外圈用作接地允許在晶片間進行屏蔽，因為信號傳播的唯一區域 穿過屏蔽層中很小的開口。對三軸連接也是一樣，其中外接地面內可以存在不同 的信號對。因此，這樣的接觸點尤其良好地適合於攜帶高速或RF信號的晶片。第二組變形以使用在兩個晶片之間(或者在晶片與封裝或電路板之間)進行 氣密密封以保護例如I/O焊盤的連接焊盤或其它可能存在於兩個外部器件之間的 器件(例如，光學器件)的接觸點方法為中心。在該情形中，連接焊盤和/或光學 器件預先存在或使其同時存在並且將夾在兩個元件(例如，兩個晶片，或一個芯 片與封裝或電路板)之間。在將要保護的區域之外的兩個元件上形成環，並且該 環被配置成使用韌性/剛性或者阱附貼工藝進行連接，以致當兩個元件混合到一起 時在其內的所有物體周圍形成氣密的金屬密封。然後該氣密封裝可以承受多數任 意環境，因為金屬的非多孔特性使其不受多數環境條件的影響。我們方法的一些變形的關鍵優勢在於，因為其使用韌性和剛性連接(與諸如 成為液相的金屬焊料的其他連接方法相對照)，該連接可以呈現多種幾何封閉形狀 的任何一種形狀。這與液相材料截然相反，該材料往往會流動並通過表面張力再 形成為可能的最小表面積(例如，立方體變成球體，稜角變圓等)，並且雖然可以 使用各種技術通過例如毛細作用使液相材料沿晶片的預定表面產生燈芯現象，但68是當涉及複雜形狀時仍沒有方法可靠地保證材料適當分布在接觸點周圍以避免形 成空洞或防止一些材料流出其指定區域並潛在地短路接觸點。與此相反，通過我 們的方法的變形，簡單或複雜的形狀都完全沒有關係，因為該方法與形狀無關因 此對任何形狀都相同，唯一的限制被約束在通過光刻限定形狀和澱積合適金屬的 能力上。圖176到圖179說明前述的兩個簡單實例。具體而言，圖176說明具有區域 17602的相應的晶片表面，該區域中被夾在中間的器件(未顯示)被用配對的剛性 17604和韌性17606接觸點進一步配置，該配對的剛性17604和韌性17606接觸點 環繞在器件區域17602的外圍，並且當連接時如本文所述在該外圍周圍形成氣密 密封。圖177說明取自連接後的圖176中的同一個晶片的A-A線的側剖面圖。圖 178說明更複雜的配置，其中剛性17802和韌性17804接觸點具有更複雜的形狀， 並且實際上在器件區域17806， 17808， 17810周圍形成三個不同的氣密密封腔。 圖179說明取自連接後的圖178中的同一個晶片的A-A線的側剖面圖。在該點上，可以使用圖180以及圖181A和181B的表以表格的形式總結剛性 /韌性接觸點變形以及通道形成變形。圖180是總結使用剛性/韌性接觸點範式形成其他變形的不同方法的表格。該 表格以欄的形式向下閱讀，各個文字框表示工藝中的步驟，各個空框(或其部分) 表示沒有必須的操作。與此類似，圖181A， 181B和182是總結包括本文所述的形成通道變形的不 同方法的表格。這些圖表也以欄的形式向下閱讀，各個文字框表示工藝中的步驟， 各個空框(或其部分)表示沒有必須的操作。圖181A的底部在圖181B的頂部繼 續。上述諸多實例己經參照在子晶片上澱積金屬或鍍覆子晶片的替代說明了本方 法。為了幫助理解，圖183到192將更詳細地說明涉及在子晶片上澱積金屬的特 定實例的工藝流程。然後，圖196到205關於相同的初始晶片說明鍍覆子晶片的 工藝流程。工藝從圖183的各個子晶片和母晶片開始。使用例如Hoechst AZ4903或 Shipley STR1075的10微米的光刻版在子晶片上進行光刻圖形化(圖184)。然後在子晶片上澱積200埃的Ti，3000埃的Pd和400埃的Au作為阻擋層和再布線層， 並在母晶片上澱積IOOO埃的TiW作為阻擋層和3000埃的銅作為籽晶層(圖185)。 接著，向母晶片塗覆厚電介質(7微米厚)或光刻膠，假設IC焊盤寬14微米，在 焊盤上留下IO微米的開口 (圖186)。接著，通過在子接觸點上澱積Au/Sn層金屬 化子晶片，澱積高度在IC覆蓋玻璃之上大約6到8微米(通常多比少好)，然後 依次以400埃的Au結束(圖187)。母晶片被金屬化到IC覆蓋玻璃之上4.4到5 微米的高度(圖187)。然後從兩個晶片剝離光刻膠(圖188)。接著，在母晶片上 進行光刻圖形化以形成15到16微米寬的開口用以準備阻擋層澱積(圖189)。或 者，可以進行自對準籽晶刻蝕，刻蝕寬度為保證底切不影響隆起所必須的寬度。 然後，澱積由頂部覆蓋3000埃Au的2微米Ni組成的阻擋層(圖190)。然後， 剝離光刻膠(圖191)。最後，刻蝕掉不需要的籽晶層(圖192)。該工藝步驟可以 使用噴射刻蝕機作為自對準刻蝕進行因此不需要光刻，因為Ni/Au允許通過 Cu/Ti/W刻蝕。如果不能進行自對準刻蝕，例如因為沒有噴射刻蝕機，則可能需要 另外的光刻圖形化步驟(圖193， 194， 195)以保護將不被刻蝕的那些區域。然而， 因為使用某些刻蝕方法，因此存在顯著底切的可能，所以光刻應當保證保護性光 刻膠足夠寬以防止不需要的底切(圖193)。例如，我們對50微米節距的接觸點進 行這樣的刻蝕，作為防範，保護區域是IC焊盤寬度的大約兩倍，在該情形中為對 於14微米焊盤的27微米。然而，使用噴射刻蝕機進行自對準刻蝕底切可以小於 約1微米，因此用該方法可以保護小得多的區域。其後，可以進行連接兩者所要 求的切割，對準，粘結和融化過程。作為對照，鍍覆情形的工藝流程在圖196到圖205中顯示如下。再次，工藝 從圖183的晶片開始。首先，子晶片和母晶片各自具有Ti0.1/W0.9的阻擋層和3000 埃的銅的再布線(子晶片)和籽晶(母晶片)層(圖196)。接著，如圖197所示， 在子晶片上進行光刻圖形化以限制將要塗覆的阻擋層的區域，並向母晶片塗覆厚 電介質(7微米厚)或光刻膠，假定IC焊盤寬4微米，在焊盤上留下IO微米的 開口，如圖186所示。然後子晶片被加上阻擋層(圖19S)，並在從子晶片剝離光 刻膠時除去不想要的阻擋層金屬(圖199)。接著，使用例如Hoechst AZ4903或 Shipley STR1075的10微米光刻版在子晶片上進行光刻(圖200)。接著 7金屬化子晶片和母晶片(圖201)，母晶片上的鍍覆高度在IC覆蓋玻璃之上4.4到 5微米，子晶片上的鍍覆高度在6到8微米(如圖187)。此外，舉例來說，取決 於鍍覆的複雜性，可以塗覆400埃的Au作為覆蓋層。然後，剝離光刻膠(圖202)。 接著，在母晶片上進行光刻圖形化以準備附加阻擋層(圖203)。接著，在母晶片 上澱積阻擋層(圖204)。再次，從母晶片剝離光刻膠(圖205)。然後，使用如圖 192的自對準刻蝕刻蝕掉多餘的籽晶層。與上述澱積實例一樣，如果沒有噴射刻蝕 機則需要附加的光刻掩模，刻蝕和剝離步驟，確保保護區域足夠大以容許刻蝕底 切。在這點上，可以進行將兩者連接到一起需要的切割，對準，粘結和融化過程。 基於上述說明，應該注意各個方法的優勢和劣勢，有助於對特定應用選擇所 使用的工藝類型。用於子晶片的澱積方法具有以下優勢沒有籽晶層，沒有作為一個掩模工藝 的電鍍，以及自動具有Au/Sn的組分精度。然而，該方法具有以下劣勢從步驟 到步驟的厚度控制困難，如果澱積的定向性不好則可能出現金屬"側翼"，以及可 能需要Au回收程序。用於子晶片的鍍覆方法具有以下優勢成本更低並且不需要回收，因為可以 使用常規的當前可獲得的鍍覆設備而能夠得到主要設備商的支持。然而其具有所 要求的組分精度是+1.5%/-2.5%並且潛在地需要附加的掩模步驟的缺點。對於母晶片，主要有三個工藝變形1) 化學鍍(在圖206a (晶片)，206b (鍍覆6-8微米的Ni)， 206c (用3000 埃的Au作為覆蓋層)中進行說明)；2) 薄保護層銅電鍍工藝(在圖207a (第一掩模)，207b (4.5微米的銅)，207c (覆蓋3000埃Au的覆蓋層的2微米Ni)， 207d (第二掩模)，207e(刻蝕掉多餘籽晶)中進行說明)；和3) 厚保護層銅電鍍工藝(在圖208a (第一掩模)，208b(電鍍銅)，208c(第 二掩模，阻擋層和覆蓋層)，208d (第三掩模)，208e (刻蝕掉多餘籽晶)中進行 說明)。各自附帶的優勢和劣勢如下。化學鍍方法的優勢包括沒有分離的阻擋層澱積；沒有籽晶層澱積；不需要籽晶刻蝕；和無掩模工藝。然而，鎳的化學鍍在可 能影響生產率因此可能不適用於大量晶片生產的厚度或結節形成方面更難控制。 薄電介質工藝的優勢包括使用更薄的Ni所以工藝更可控；銅在IC覆蓋玻璃上 引入更小的應力；使用銅更主流；以及電鍍銅更可控。然而，Ni/Au到蘑菇形側壁 上的穿透可能不一致，潛在地使一些銅暴露；蘑菇形對於粘結工藝並非最佳，並 需要附加的工藝步驟(即，籽晶澱積，籽晶刻蝕等)。厚電介質澱積工藝的優勢包括更好的接觸點或"隆起"形狀，銅完全被阻 擋層/覆蓋層覆蓋，更易控制均勻性和形狀，更低的Ni結節形成，使其典型地成為 在大量生產中具有最高生產率的工藝。然而，如果自對準籽晶刻蝕無效，則該方 法潛在地需要額外的掩模步驟，所以該方法可能需要噴射刻蝕機。繼續討論澱積和鍍覆的變形，提供一些母接觸點和子接觸點的一些進一步的 具體細節以提供對所述工藝的更深理解。圖209說明在阻擋層澱積之前的具有14微米寬並分隔成50微米節距的接觸 點焊盤的母晶片接觸點的實例和一些典型尺寸；圖210說明阻擋層和覆蓋層澱積之後的圖209的接觸點；圖211說明具有8微米寬的分隔成25微米節距的接觸點焊盤的母晶片接觸點 的典型尺寸；圖212說明通過澱積形成的具有14微米寬並分隔成50微米節距的接觸點焊盤的子晶片接觸點的實例和一些典型尺寸；圖213說明通過澱積形成的具有8微米寬並分隔成25微米節距的接觸點焊盤的子晶片接觸點的實例和一些典型尺寸；圖214說明在進行自對準籽晶刻蝕之前的具有14微米寬並分隔成50微米節 距的的接觸點焊盤的鍍覆型母晶片接觸點的實例和一些典型尺寸；圖215說明進行自對準籽晶刻蝕之後的圖214的接觸點。應當注意，結合圖212到215呈現的Au/Sn的範圍是更典型範圍的代表。實 際上，如果進行合適的溫度調整(即，Au含量越高溫度越高，Sn含量越低溫度越 低)則從約Auo.7Sno.3到Auo.9Sntu的範圍甚至更大的範圍都可以使用。說明了多個穿透晶片的連接變形和涉及諸多晶片間連接的電氣方面的應用之後將可以呈現具有涉及未填充內溝槽或空洞的實施例的優勢的其他替代的可選變 形，或者不確切地涉及晶片到晶片的信號傳輸的變形。具體而言，如果最內空洞保留不填充則可以形成替代的有利堆疊的變形。通 過從環繞部分密封空洞但使空洞互相打開，這些空洞可以用於例如幫助冷卻堆疊 的晶片。通過該變形， 一系列具有這樣的通道的晶片在堆疊時使用的方式在這些晶片 互相附貼到一起時使通道外圍的材料保護結果的半導體晶片內的通道側壁並形成 連續鄰接的氣密和水密管道。堆疊的晶片片排列成使該管道穿過一些或所有堆疊 層延伸。穿透晶片堆疊的管道的一端由具有冷凝區域的結構覆蓋，並例如被進一 步連接到嵌入在散熱器中的管道。當填充合適的流體(以及如果必要則填充芯繩) 時，各個管道可以充當熱管，更有效地從IC堆疊中排除熱量。可選地，被電隔離 的金屬可以連接到實際狀態下未使用的晶片上的堆疊晶片中及之間的所述熱管 (像葉片或板)並由此向外延伸，從而進一步增加熱傳輸能力。此外，這樣的葉 片或板可以由阻擋層或籽晶層形成，潛在地允許阻擋層或籽晶層擔任多個角色， 例如，充當屏蔽或接地面以及同時充當允許其擔任多個角色的葉片。舉例來說，如圖216所示，該目標通過將內通道用作熱管裝置的一部分而完 成。圖216以簡化形式說明晶片堆疊的一部分21600，該晶片堆疊由一定數量的相 同或不相同的單個被堆疊晶片21602-1到21602-n+l組成。在該實例中，各個內金 屬化2402連接到其上或者其下的金屬化(通過使用諸如插柱和穿透連接的本文所 述的工藝，或諸如晶片融化或共價鍵的一些其他方法)以將內層空洞彼此氣密密 封，從而在晶片內形成管道21604。合適的流體21606 (以及如果必要則是芯繩 21608)以合適的壓力包含在管道內以形成熱管，該熱管有助於將熱量從其穿過的 單個晶片21602-1到21602-n+l傳輸到例如散熱器21610或其它冷卻裝置。取決於特定的實施例，管道的一端可以與晶片內的摻雜半導體材料或襯底 21612密封(即，管道不一路穿透)，或者與不包含管道自身的一部分而只是充當 阻擋或塞子的另一晶片的表面材料密封。此外，可以形成多個管道，各自具有不 同的工作流體或者對各自的工作流體(無論是否相同)的不同的壓力，以使其具 有不同的汽化和凝結溫度。通過該方法，可以獲得更大的熱管工作範圍。此外，這些熱管可以相對於晶片上的溫度"熱點"集合或分散在晶片周圍。在一些變形中，如果存在，芯繩可以由例如多孔或毛細結構，燒結的粉末， 開槽的管道，網格，碳納米管結構，石墨或其它任何合適的芯繩材料製成。此外， 工作流體可以是任何熱管流體，只要不會腐蝕，降解或以其他方式負面影響其將 要接觸的表面(即，摻雜半導體，襯底，絕緣體，導體金屬等)。典型的工作流體 可以包括水，酒精，丙酮，或者在一些情形中為水銀。此外，在一些變形中，可 以使用在1Atm (101.3KPa)和68°F (2(TC)下為固體的材料，只要其能以合適方 式汽化或升華以提供熱管所需的對汽化熱的必需傳輸。最後，應當注意，如果具 有能插入到內通道中的合適尺寸則可以使用預成型(即預先製造的)的熱管。有利的是，因為該方法將熱管設置在更靠近熱量產生的地方，因此這樣的熱 管可以散布在整個晶片中，該方法能提高任何附加採用的冷卻方法的效率。此外， 應當理解，上述方法也可以用於在其中不需要電連接的晶片內形成熱管。通常，需要將晶片互相電隔離以防止電串擾。此外，當利用本文所述的一種 通道工藝方法(或其變形)豎直堆疊器件時，可能會有這樣的應用，即需要將兩 個晶片與和兩者都連通並可以介入三者或兩者之間的交流的第三晶片連接到一 起。從前述說明應當理解，雖然所述說明涉及一個或兩個接觸點，但是形成晶片 間連接的工藝與總接觸點的數量和其餘晶片的配對的晶片接觸點所在的位置(即， 在一個或多個晶片上)無關。這樣就表示，在一些情形中，單個子晶片可以跨越 兩個或多個母晶片晶片，或者"子晶片2"晶片可以跨越兩個子晶片或者母晶片和 子晶片。因此，該跨越是增加"子晶片"或"子晶片2"的工藝的直接應用，該工 藝都相同，但子晶片將要連接到其上的整組連接並不都在同一晶片上具有配對。 然而，在該變形的一定的情形中，兩個基本晶片(即，單個晶片將要跨越的晶片) 可以具有不同的高度。因此，需要處理這樣的高度差。有利的是，本文的通道工 藝的進一歩的變形允許實現這一點。圖217A和217B說明如何實現這一點的兩個 實例。圖217A說明該變形的隔離方面，而圖217B說明跨越連接方面。在兩個情形中可以得到相同的屏蔽利益。在前述方法的結合中可以看到，在步驟1中，一 個或多個具有通道的晶片被附貼到基礎晶片上。在該情形中，通道(或連接到頂部晶片的另一個接觸點插柱)被製作成在被附貼晶片上方延伸一定距離。取決於使用哪一種通道工藝變形，可以通過例如鍍覆金屬或通過去除襯底材料以暴露更 多金屬實現這一點。在該方法中，通道通常在晶片互相混合之前製成。在圖217B 的晶片的情形中，在步驟2中，晶片被塗覆一層不導電材料，諸如聚醯胺，BCB， 另一聚合物，含氧或含氮電介質，或其他能澱積到晶片表面上的非導電材料。在 圖217A所示的情形中，該層的厚度由對兩個垂直堆疊的晶片互相隔離的需要確 定。因為信號強度隨距離下降，電容耦合與距離成比例下降，並且EMI幹涉與距 離平方成比例下降，該厚度通常大於信號線的寬度(例如，>5微米)，但在一些變 形中可能大得多(例如，25微米或更大)以獲得更好的隔離。如圖217B所示， 兩個附貼的晶片可以具有不同高度。存在高度差的原因與本工藝無關，但可能是 因為對它們的刻蝕或減薄不同，被製作在初始厚度不同的襯底上，或者因為打磨 或拋光，取決於加工時的注意程度，打磨或拋光可能引起大到ioo微米或更多的 高度差。在任何情形中，塗覆材料的添加為使其至少與附貼到基本晶片的最厚芯 片的頂部一樣高。如果不需要再布線層(下文結合步驟4討論)，則在圖217B的 一些變形中步驟2可以是可選步驟。在步驟3中，打磨或拋光晶片以暴露各個芯 片上的通道或者被厚鍍覆或者金屬化的連接。在步驟4 (可選)中，為了促進連接 的設置，圖形化拋光/打磨晶片的表面並可以在該表面上澱積電再布線層(如果需 要)。這樣就通過將信號引導到需要去的將晶片連接到一起的位置允許將兩個沒有 配對焊盤的晶片連接在一起。此外，在圖217B的情形中，再布線允許下層中的兩 個晶片比步驟5中放置的頂部晶片上的配對連接分隔得更開。在圖217A和圖217B 的步驟5中，使用例如韌性和剛性混合工藝通過一種混合方法變形將另一個晶片 附貼到該結構上。然後可以重複步驟2到5的過程以添加後續的層次(當然，假 設步驟5中附貼的晶片具有或者可以具有從表面向上延伸合適距離的插柱)。有利 的是，步驟5中的晶片不必具有通道，除非該晶片必須連接到該結構頂部的附加 層上。圖218A和圖218B說明用於完成圖217A或217B的任務的替代變形方法。在 該替代變形方法中，不採用圖217A或217B的工藝在步驟3中減薄晶片，而是在 平面化材料中刻蝕孔洞，該平面化材料在該實例中並且通常是聚醯亞胺。然後， 使用步驟4的再布線層再引導電信號(如果需要)和製作與下層晶片的連接。接著，可以如圖218A或圖218B的步驟5進行混合。該程序比圖217A或圖217B的 方法更複雜，因為需要在混合後製作電接觸點。然而，如圖218B的步驟6所示， 該工藝比圖217B更有利於使後續晶片同時連接到多個其他層次。用圖217B的方 法做同樣的事要更困難，因為圖217B的步驟3的拋光可能將所有插柱拋光到相同 的高度，從而難以將上層子晶片向下附貼到最下層的子晶片上。如本文所述，堆疊可以形成為任何多個數量元件的高度。然而，取決於特定 的實例，在一些情形中，在決定用粘結，融化，粘結，融化的方法還是粘結，粘 結，粘結再總體融化的方法連接之外還需要考慮堆疊的效果和幾何尺寸。舉例來 說，在如上所述的使用穿透通道連接的晶片規模堆疊工藝中，必須決定是否在為 與母晶片連接而切割之前預減薄原始子晶片，或者是否應該先連接到母晶片(基 於每個晶片或整個晶片)然後再減薄。其差別如下。粘結，融化，減薄，粘結， 融化，減薄的方法的優勢在於其能消除一些步驟，並且更重要的是，如果晶片在 切割和連接之前減薄則該方法能避免可能降低生產率的處理很薄的晶片。其劣勢 在於需要更多對混合部分的接觸勞動量--相對於僅減薄子晶片減薄更昂貴的混合 部分(降低生產率)。另一劣勢存在於多個子晶片堆疊在母晶片上而且每個堆疊具有不同數量的芯 片時。減薄的設置或順序變得非常重要，因為需要對母晶片上的各層晶片進行分 離的減薄步驟。結果，如果沒有合理計劃，將會出現一些堆疊無法添加其他晶片 的情況，因為這些晶片將在相鄰堆疊的高度之下，導致難以或無法減薄該晶片。相反，在連接前減薄的優勢在於減薄總是可以進行，然而如上所述，其劣勢 在於增加與涉及薄晶片相關的風險。上文說明了諸多不同的替代的，可選的和互補的變形，下文將參照圖219到 221呈現上述應用的實例以說明在特定的應用即微處理器應用中能實現的附加優 勢。圖219以簡化形式說明常規的微處理器晶片21900的代表性實例並標識其各 個組成元件，即算法邏輯單元(ALU)，寄存器(REG)，緩存器和其他邏輯(BUFFER & LOGIC),輸入輸出(1/0)， 一級高速緩存(Ll)， 二級高速緩存(L2)，存儲控 制器(MEMCTL)，存儲讀寫控制器(R/WCTL)，隨機訪問存儲器(RAM)，只讀存儲器(ROM)和存儲器解碼電路(RAM/ROM DECODE)),這些元件以常規 的共面方式布局。如圖所示，組成元件佔據了可觀數量的面積，並且任何給定組 件與多數其他組件之間的距離相當大。圖220以簡化形式說明可以怎樣通過使用上述方法從相同元件構成替代的微 處理器，同時具有更小的佔地面積，混合高速和低速技術並基本上減小元件之間 的距離。具體而言，圖220A顯示替代微處理器22000的實例，該微處理器22000 由圖219的元件組成，通過使用本文所述的穿透晶片連接並堆疊晶片而具有經減 少的佔地面積。通過堆疊，元件形成為晶片單元22002， 22004， 22006 (側視圖) 並分別顯示在分解圖形式的示意圖22008， 22010， 22012中，從而減少由其組成 副組件覆蓋的總佔地面積。此外，如各個側視圖22008， 22010， 22012所示，因 為穿透晶片的連接，各個晶片單元22002， 22004， 22006的所有副組件之間的距 離基本上被減小。此外，各個晶片單元22002， 22004， 22006內的晶片-晶片連接 不需要在外圍周圍，而實際上幾乎可以在副組件晶片上的任何位置。圖221顯示圖219的晶片21900與圖220的晶片22000的佔地面積的直接比 較。顯而易見，雖然兩者具有相同的尺寸和元件數量，但後者的佔地面積基本上 小於前者。如果晶片設計時考慮到堆疊的可能性則還可以實現進一步的優勢。例如，在 圖220的實例中，可以設計處理單元22006， 11012的不同的混合和匹配配置，因 為各個副組件可以獨立設計並且只需要與其他組件共用公共的界面。因此，人們 可以設計多個不同速度的不同的ALU,從而更方便地形成處理晶片單元的共同家 族。類似地，可以設計用於處理晶片單元22006的不同尺寸的L2高速緩存，以允 許家族內的價位差異或性能增強。該概念是下文所述的智能的有源封裝的特殊情 形。正如就在上文的討論所示，本文所述的工藝和各個方面的其他派生物是有效 形成不同於先前所用的種類的"封裝"(圖222)的能力。當前，如圖222A所示形成並封裝複雜的集成電路晶片。通過前端工藝，低速 功能，高速功能，1/0和高速(即，核心模擬和數字)功能都形成在晶片上。接著， 後端工藝向晶片附加分層的金屬化，從而在諸多晶片上器件之間形成連接。最後，當晶片完成時被附貼到諸如引腳柵格陣列，球柵陣列，常規IC封裝等的獨立封裝 中。該方法具有諸多缺陷，包括因為所有器件都在同一個晶片上所以要求所有器 件必須以任何晶片上器件必須的最高速度/最高成本的技術實施。結果，高成本的 "實際資產"浪費在本來可以用較慢或較便宜的技術容易實施的低速和/或低成本 器件上。然而，通過使用本文所述的各個方面，可以使用不同類型的封裝以有利地幫 助優化工藝成本，時間和化解低生產率的風險。舉例來說，通過使用本文所述的 各個方面，可以形成諸如圖222B到222F所示的各個配置。圖222B說明使用本文所述的各個方面可以實現的代表性實例配置，我們稱之 為無布線結構，因為其將布線工藝與晶片形成工藝分離，並允許兩者同時進行。 在該實例中，使用包含低速功能，1/0和核心模擬和數字功能的前端工藝形成晶片 (晶片1)。使用後端工藝形成將在晶片1上互連器件的金屬化層而形成第二晶片 (晶片2)。然後，例如使用本文所述的方法通過晶片-晶片或共價鍵方法，晶片融 化等將晶片1和晶片2混合到一起。然後該混合單元可以作為常規的晶片進行處 理並以常規的方式連接到常規的封裝，或者被進一步處理，例如如本文所示混合 到另一個晶片，晶片或元件。圖222C說明另一替代方法，我們稱該方法為"晶片封裝"方法，因為晶片互 連是封裝的一部分。該方法與圖222B關於晶片1的方法相似，但是對於該方法， 後端工藝在也將充當封裝的晶片部分上進行，或者形成布線的後端工藝在一個晶 片上進行，在另一個晶片上形成封裝，然後如本文所述處理兩個晶片，使其能混 合到一起以形成該方法的"晶片2"。然後，該方法的晶片1和晶片2可以如本文 所述進行處理並混合到一起。可選地或者可替代地，可以整體或部分進行將"芯 片1"混合到"晶片2"所需的處理，作為將布線部分混合到封裝部分必須的處理 的一部分。有利的是，通過該方法和合理的設計計劃，"晶片2"的設計可以對多 個不同晶片1的設計通用，導致進一步潛在的成本和其他方面的節省。圖222D顯示另一替代方法，我們稱該方法為"有源封裝"方法，因為，通過 該方法，"晶片2"的形成工藝將低速功能添加到封裝"晶片2"上，與該方法中 作為主"晶片1"的一部分相對。然後，晶片l和晶片2可以通過適用於特定應用的其他方法混合或連接到一起。這樣能夠減少低速/低成本器件使用高成本實際資 產。這裡也是一樣，如果低速功能更為通用，則可以實現進一步的優勢和節省。圖222E說明另一替代方法。該方法與圖222D類似，但是將I/0從"晶片1" 的技術移到"晶片2"，以形成我們稱為"帶I/O的有源封裝"的方法。結果，通 過該方法，"晶片1"將簡單地包含核心模擬和核心數字功能。這裡也是，晶片可 以互相混合或連接以實現各種可操作性。再次，1/0通常是低速和大尺寸的，所以 通過該方法能實現基本上的節省。類似地，仔細的設計還能允許該方法的"晶片2" 對多個"晶片l"的設計通用，從而再次提供超過圖222A的常規方法的優勢。圖222F說明另一方法，這是所有方法中最複雜的方法。我們稱該方法為"芯 片上系統"或"系統堆疊"。通過該方法，只有核心數字功能處在適當速度/成本技 術的"晶片1"上。"晶片2"被類似地形成，簡單地具有適當速度/成本技術的核 心模擬功能。還形成"晶片3"，"晶片3"只包括以其自己的合適技術實施的I/O 功能。最後，形成基本上對應於圖222D的"晶片2"的"晶片4"。有利的是，通 過該方法，可以進行有效混合和匹配，因為在很多情形中，晶片l，晶片2，晶片 3和晶片4的結構可以只考慮其將要附貼到其上的晶片進行設計。此外，顯而易見， 該方法允許各個晶片例如成為具有該功能的晶片家族的一員，所有晶片都共用公 共的界面。因此，圖222B到圖222F的所有方法可以形成智能有源封裝，設計者可以分 解其設計，以使即使不是全部也是多數電路都使用最合適於其功能的技術。在一 些情形中，這可以表示創建完全新穎的設計，而在其他情形中表示使用互相組合 中的現有晶片，在兩個情形中都使用本文所述變形的一個或多個方面。在這點上 應當理解，這樣的實例中代表的功能並非意在表示這些特定方面必須以所示方式 分解，而只是為了闡釋概念。舉例來說，同樣也可以形成包含一些模擬功能和一 些數字功能的晶片，另一晶片也可以這樣--與用於各個功能組的單個晶片相反--關 鍵點在於將總體設計的各個部分與其合適的技術匹配的能力，以及通過我們的方 法，實現與常規方法(圖222A)類似的功能結果，或者實現由於先前圖222A的 常規方法固有的限制無法實現或受到成本限制的結果。結果，可以在一個晶片上設計低性能電路，並可用更高性能的技術設計高性79能晶片。此外，該類型的方法的成本效率更高，因為通過將低速電路移"出晶片" 而不需要高能信號驅動電路進行驅動而可以節省相當數量的高速技術的實際資 產。圖223中結合本文所述工藝的高級代表性實例顯示無數可能性中的一些實例。在這點上，將詳細進行對上述各個方面的一些部分的進一步討論。當前，為 了形成電子晶片，晶片需要經過兩套工藝--前端處理和後端處理。在前端處理中， 形成包括電晶體和電阻的實際器件。在矽晶片的情形中，舉例來說，前端處理涉 及二氧化矽的生長，圖形化以及摻雜注入或擴散以獲得理想的電性能，生長或澱 積柵電介質，以及生長或澱積絕緣材料以隔離相鄰的器件。在後端處理中，前端處理期間形成的各個器件將進行互連以形成所需電路。 舉例來說，後端處理涉及澱積形成互連的金屬跡線層以及澱積絕緣材料和將其刻 蝕為理想圖形。通常，金屬層由鋁或銅構成。所述絕緣材料通常是二氧化矽，矽 酸鹽玻璃或其他低介電常數的材料。通過在絕緣材料中刻蝕通道並在其中澱積鎢 進行金屬層互連。當前，對於12"晶片使用卯nm工藝，前端和後端處理各自需要約20天完成 並且是按順序連續進行。結果，從開始到結束，製造單個晶片可能需要40多天的 時間。有利的是，使用本文所述的工藝，對於最新的基於亞微米設計規則的晶片制 造技術(例如，0.5pm, 0.18nm， 0.13pm，卯nm， 65nm， 45nm等)，時間能減少 到將近一半，因為上述方法能允許前端和後端工藝同時平行地進行以及甚至在不 同和無關的工廠中進行。該過程的實現通過以常規方式在一個晶片(前端或"FE 晶片")上進行前端處理，並且平行地以常規方式在另一晶片(後端或"BE晶片") 上進行後端處理，就像兩者是同一個晶片一樣。通過該方式，相對於電晶體或其 它器件承載部分，布線可以在便宜的工廠進行，並且各自將在約20天內完成。然 後，通過減薄晶片並使用本文所述的通道工藝的變形之一在FE晶片的背面形成連 接，可以在其上建立連接點。以相似的方式，可以對BE晶片使用本文敘述的工藝 形成與FE晶片對應的互補的連接點組。然後，如果形成韌性和剛性相應連接(通 常FE晶片是上述工藝的子晶片(即，承載韌性接觸點))則通過使用例如粘結和 融化方法，以及通過使用本文所述的遠程附貼方法，共價或其它晶片表面鍵合方法(本身單獨使用，結合穿透通道方法，和/或結合用於將兩者鎖定在一起並保持 對準的簡單填充的通道)或其一些組合/替代，兩片晶片可以連接到一起。有利的是，通過該方法，金屬層不必如由拓撲形狀以及敏感度不斷增加的晶 體管施加的應力限制要求的在厚度或密度上有所限制。此外，通過將工藝分離到 兩個晶片中，布線可以更大並且能有更多層次，從而對於更快的跨晶片交流潛在 地允許更大的晶片中連通性以及更低的寄生電阻。有利的是，因為我們的方法獨立於形成特定的FE晶片或BE晶片所用的特定 製造或互連技術或適用於這樣的製造的設計規則，因此本文所述的工藝可以用於 在納米水平上將不同的技術組合到一起。換而言之，對於晶片設計規則適合於對 特定的材料(Si晶片，GaAs晶片，SiGe晶片，Ge晶片，InP晶片，InAs晶片， InSb晶片，GaN晶片，GaP晶片，GaSb晶片，MgO晶片，CdTe晶片，CdS晶片 等)保證器件或其互連不以不理想的方式互相重疊或相互作用，或者使用基於各 種方法的高解析度掩模或非掩模為了形成亞微米或亞納米特徵或限定器件之間的 間隔，其互連或互連自身的幾何形狀，本文所述的各種方法都能夠獨立於上述各 個方面。因此，本文所述的優勢允許晶片製造技術從例如CMOS和矽的當前技術 轉變到SiGe，絕緣體上的矽(SOI)，基於碳納米管的互連，生物晶片，分子電子， 或設計來提供更好的性能和/或減少功率要求的其它方法。圖224到231以簡化概述說明該方法。如圖224a所示，其上形成電晶體和其 他器件的前端工藝己經完成的FE晶片22402具有用光刻膠或其它可去除的保護性 材料22502保護以提供支持的正面器件(圖225a)。然後根據需要減薄FE晶片(圖 226a)，將其減薄到基於對組合FE/BE晶片所要求或理想的高度需要的幾微米或更 大的厚度(即，去除一些或所有其下的襯底)。然後使用例如簡單地從背面進行的 本文所述的背面工藝或正面通道工藝從FE晶片的背面形成通道並進入該背面直 至合適的器件連接位置點(圖227a)。可選擇地，另外，在每個晶片的外圍形成一 個或多個穿透通道22702，該通道在器件一面被稍許擴口並且使用例如阱或反阱方 法或者一面的壓力配合連接而在背面具有例如韌性接觸點。如果例如在兩塊晶片 之間將使用共價連接方法或晶片表面連接方法，則這樣的通道可以用於將FE和 BE晶片晶片互相相對於對方橫向"鎖"在一起。此外，可以添加將要成為熱管裝置或非電交流裝置(兩者將在下文詳細說明)的一部分的通道形式的用於晶片間 連接的調整裝置。然後使通道導電(圖228)，在這點上，FE晶片將準備好連接到 BE晶片。與此同時，形成BE晶片並形成其金屬化層22404 (圖224b)。對於其構成， 可以不需要任何保護/支撐，因為半導體材料能滿足該目的。然而，如果其也將要 在實質上減薄，則可能必須塗覆可移除的支撐層。然後減薄BE晶片的正面(圖 226b)，並且另外，如果必須或要求完全穿透或者只是向下到達特定的內部金屬層(圖227b，圖228b)，則可以形成通道(圖227b)並金屬化(圖228b)。此外， 根據特定的實施例，與該內部層的接觸點可以是實體連接或非實體(即，電容) 耦合。否則，如果使用插柱和穿透/粘結和融化方法則可以形成例如插柱的互補連 接，或者形成阱，反阱或其它連接的互補連接。類似地並且可選地，可以向BE 晶片添加互補鎖定通道22704 (圖227b)，或者可以添加將成為熱管裝置或非電學 交流裝置的一部分的通道。此外，如果將要使用熱管裝置，則理想的是可以使用 BE晶片金屬化(圖228b)以密封熱管的一端，尤其是如果因為可能形成的密封的 強度與氣密特性而使用韌性/剛性和粘結/融化方法則更是如此。然後FE晶片和BE晶片互相相對於對方對準(圖229)，因此一旦兩者疊在一 起(圖230)並連接(圖231)，其將形成獨立的電子晶片的完全的晶片單元。圖233到圖235說明上述方法的進一步的變形。正如圖224到圖231的方法， 替代的變形開始於分離的由襯底23404上的摻雜半導體器件23202 (即，電晶體， 雷射器，光檢測器，電容，二極體等)組成的FE晶片(圖232A)和包含金屬化 的未來器件間連接層的BE晶片(圖232B)。然而，不同於圖224到圖231的方法， BE晶片被翻轉，對準並鍵合到FE晶片的頂部，並且這是在減薄襯底之前發生的 (圖232A)。或者，可以如圖232B所示進行與圖232A相同的方法，其中在附貼 之前先減薄BE晶片。圖234說明另一替代方法。在該實例中，減薄BE晶片以暴露圖232B的原始 晶片的最內層，並將該層附貼到FE晶片的頂部。圖235說明進一步的增強或替代變形。作為圖231，圖232B，圖233B或圖 234的方法的結果，附貼之後，暴露BE晶片另一面的金屬。結果，又可以將另一晶片附貼到該金屬以形成另一類型的晶片堆疊方法。在這點上應該注意，這些方法的進一步的優勢在於，如果必須，則可以在FE 晶片或BE晶片(或者可能兩者)上進行連接的進一步的再布線。結果，通過對於 特定的應用提供合適的連接位置，甚至可以形成更通用的FE和BE晶片。此外， 在這點上，組合的FE/BE晶片或FE/BE (FE晶片或晶片)堆疊可以像使用完全常 規的工藝形成的任何其他晶片一樣進行處理，並且因此為了本文所述的主題目標 可以相對於其他晶片成為母晶片或子晶片。此外，由於與導致幹擾的串擾相關的問題，通過使用晶片-晶片的光連接，可 以設計在晶片之間使用比有線連接更高得多的速度的通信的晶片單元。舉例來說， 通過在堆疊中的一個晶片上設置半導體雷射器，並在堆疊中其配對的另一晶片上 設置光檢測器，可以在兩者之間建立光連接而非有線連接。如果兩者充分靠近， 則甚至能最小化光串擾的可能性。圖236以簡化形式說明該方面，圖中顯示包括 兩個晶片23602， 23604的晶片單元23600的一部分。 一個晶片23602在其上具有 雷射器23606，另一晶片23604在其上具有光檢測器23608，兩者排列成由雷射器 23606發射的光信號被光檢測器23608接收。此外，本文所述的技術即使兩個晶片 之間穿插一個或多個晶片也能促進晶片之間的光通信。舉例來說，如圖237所示， 可以形成熱管配置的變形，其中使光從雷射器承載晶片23602到達光檢測器承載 晶片23604，即使兩者之間穿插兩個其他晶片23702， 23704也能做到這一點。為 了這麼做，使用了穿透晶片的方法，但內部空洞既沒有用任何電導體填充也沒有 留下用作熱管的開口，而是用例如光環氧樹脂或其它載光材料的光傳輸介質23706 填充空洞以形成光波導。通過該光波導，金屬和/或絕緣體的作用為限制光，以使 通道類似於光纖進行工作。此外，通過調整通道尺寸和外層金屬或絕緣體的組分， 該波導可以具有與單模光纖或多模光纖基本相同的性能。此外，對於具有矽"中央島"的變形，如果中央島被熱氧化而沒有去除，則氧化將使中央島變成二氧化 矽並將代替光纖"芯"。然後，通過將雷射器設置在波導的一端並將光檢測器設置 在波導的另一端，就可以通過傳輸介質23706 "穿過"穿插的晶片傳送雷射。詳盡的接觸點和材料替代正如現在應該理解的，圖238以簡化形式重申了由於粘結和融化工藝的特性 而使接觸點自身相當複雜的各個方面。結果，重要的是注意可以用於子晶片23802 和母晶片23804的接觸點組分的一些替代材料。總體而言，無論什麼應用，圖238的子晶片接觸點23802都將具有圖239所 示的功能層。類似地，圖238的母晶片接觸點23804都將具有圖240所示的功能 層。值得注意的是，對於兩個接觸點23802， 23804，各個功能層都可以由一個或 多個材料層組成，或者單個材料層能充當多個功能層。這一點通過諸如圖241所 示的一些具體子晶片接觸點實例和諸如圖242所示的一些具體母晶片接觸點實例 進行最佳說明。從這些圖中將顯而易見，任何特定的層次都可以由離散的材料， 合金或超晶格材料組成。回到圖239,在非電變形的情形中，子接觸點23802可以具有以下構成組分阻擋層Ti/W+Pd基座層無擴散/韌性層金/錫(80/20)(在1和12微米之間) 覆蓋層/粘合層金(>500埃，通常1500到10000埃)氧化阻擋層覆蓋層/粘合層也充當該層。注意，韌性層可以由支座層，擴散層，覆蓋層和阻擋層的任何組合構成，這 裡，韌性層是擴散層和覆蓋層的組合。類似地，對於母接觸點(參照圖240)，母接觸點23304可以具有以下構成組分阻擋層對於CU/A1焊盤為無 剛性層銅(>2微米)擴散阻擋層鎳(5000埃，通常0.5到3微米) 覆蓋層/擴散層金(>500埃，通常1500到10000埃)相對於上文，下文將進一步說明可用於規定接觸點層的非消耗性的替代材料。 阻擋層(母或子)/擴散阻擋層(母)該材料可以是例如，Ni， Cr， Ti/Pt， Ti/Pd/Pt,Ti/Pt/Au， Ti/Pd， Ti/Pd/Au， Ti/Pd/Pt/Au， TiW, Ta， TaN， Ti， TaW，W，或者如果IC焊盤由與支座層相同的材料製成則該層可以空缺。支座層(子)/剛性層(母)Ni (如果阻擋層是Ni則尤其是)，Cu (如果焊 盤是Cu則尤其是)，Al, Au， W， Pt， Pd， Co，或Cr。如果是用濺射而非鍍覆， 則可以是熔點高於(通常高出>50°0韌性(擴散)材料的熔點的任何類型的金屬。 該層還可以由任何阻擋層材料製成。韌性(擴散)材料低溫熔化的金屬，例如錫，銦，鉛，鉍，鋁，鋅，鎂或其它熔點小於100(TC的材料，或者將其中兩個或多個金屬組合到一起的合金，或者將其中一個或多個技術與例如金，銀，銅，鈦組合到一起的合金，或其它類似材料。組合的實例包括Au/Sn， Cu/Sn， Cu/Zn， Bi/Ag等。注意該選擇的重 要方面在於所選材料不需要在附貼工藝期間真正熔化，因為這將使工藝太慢，增 加成本，並且可能引起蠕變或流動而使接觸點短路並因此限制密度的問題。最終 提供接觸點強度的是韌性/剛性組合。通常包含混合Au， Ag, Bi， Cd， Cu， Fe， In， Pb， Sn， Sb，或Zn中的一個或多個金屬的混合物的合金是好的選擇。主要條 件是熔化溫度應當小於或等於剛性插柱以及如果存在的支座層的熔點。雖然我們 使用IO(TC到500'C之間的熔點差，但是通常韌性材料應當具有比剛性材料的熔點 低至少5(TC的熔點。有利的是，韌性材料也可以由多種材料構成，以提供克服接 觸點的非平面性所需的適當高度。事實上，韌性材料可以建立在剛性材料的支座 插柱的頂部。舉例來說，在一種情形中，韌性材料可以由5微米高的Au/Sn構成。 或者，在另一情形中，插柱可以由諸如4微米高的鎳的剛性材料覆蓋例如1到1.5 微米的韌性材料薄層的堆疊構成。韌性覆蓋材料(覆蓋層/粘合層)這些材料可以是在一定溫度下變溼潤的諸如 錫，銦，鉛或鋅的低溫金屬(或合金)的材料。注意，該覆蓋材料層通常比韌性 材料層薄得多。舉例來說，正常情況下將薄到10到20分之一左右。例如，如果 韌性(加上任何支座)材料是5微米高，則韌性覆蓋材料可以是0.5微米，並且通 常在0.1微米到1微米的範圍內(或者薄到韌性層厚度的約50到5分之一)。這樣 的覆蓋層的一個良好實例是錫(Sn)。這樣的覆蓋材料將具有低熔點並能在粘結溫 度下轉變成液相。然而，由於該層很薄，所以不會引起相鄰接觸點之間的短路， 因為沒有足夠的液體造成短路。與此同時，向剛性覆蓋層的附貼過程將進行得更 快，因為粘結相成為液態過程。總體而言，該所選擇的覆蓋層與韌性材料兼容，因此在融化之後結果的組合將適用於牢固的鍵合。對於錫的實例，這樣的方法通 常使用帶有Sn覆蓋層的Au/Sn接觸點。韌性覆蓋材料(氧化阻擋層)/剛性覆蓋材料(擴散覆蓋層)如果粘合層用於"粘結"工藝並且是例如錫或鋅的容易氧化的材料，則應該用很薄的氧化阻擋層 進行覆蓋。否則，應該在粘結工藝期間使用反應氣體或液體去除氧化，或者必須 使用足夠高的壓力突破氧化，例如如果使用銦作為覆蓋層則可能發生這樣的現象。該覆蓋層甚至可以是環氧樹脂。對於多數材料而言，薄到覆蓋層本身厚度的io分之一即將有效。再次注意，初性覆蓋可以是這樣的較高熔點的材料，該材料只在 韌性覆蓋材料與剛性覆蓋材料或者韌性材料接觸並開始混合時成為低溫合金(或 者只成為鍵合劑)。例如如果兩個覆蓋層是可混合的環氧樹脂的兩個部分，或者如 果氧化阻擋層是金而韌性材料是金-錫，則在附貼工藝期間錫互相混合到氧化層中 將使該材料的熔點降低。總體而言，該層次可以是不容易氧化的任何金屬/材料(例如，Au， Pt等)。圖243A到243C是使用上述變形在粘結和融化工藝中形成的實際接觸點(母 和子)的剖面的照片，圖中顯示不同層次的實例以及這些層次如何反應或不反應。圖243A是在粘結和融化工藝的粘結相完成之後的一對連接母晶片和子晶片 的接觸點。如圖所示，雖然兩者之間存在良好連接，但該連接不是永久的，這一 點可以由大面積的未連接材料證明。圖243B是融化相完成之後的類似的一對接觸點。這裡，顯然存在永久連接， 這正是使用阻擋層的價值。注意，在圖237A和圖237B中，韌性材料大部分被困 在阻擋層之間。圖243C是也是在融化相之後的類似連接的一對接觸點的照片。在該圖中，雖 然各個組分並不清晰可見，但能看出母晶片和子晶片的IC焊盤，並且其提供兩者 之間的相對尺寸關係的意義。連接相關的加工方法對在晶片，小片和晶片基礎上的晶片互連說明了多種不同方法以及可以釆用 其諸多排列，改變和組合的各個細節之後，可以改變話題說明一定的不同類型的加工方法，該加工方法被設計為有利地用於輔助進行連接工藝。注意，這些加工 方法對完成任何排列，改變或組合都不是必不可少的，但是確切地說都己得到開 發使工藝容易進行並能用於例如"拾取和定位"的其他晶片相關的操作，尤其是 用於需要同時對多個晶片進行這些操作的過程，並且甚至更有利的是用於晶片高 度互不相同的情況中。為了說明的目的，下文將相關於粘結和融化工藝中的應用說明不同的加工方 法的變形，因為理解該方法能免去說明更簡單應用的需要，這是由於這些更簡單 的應用是該方法的子集或一般的變形。如本文所述，附貼工藝被分為兩部分第一部分是將晶片輕度附著在一起("粘 結"相)，第二部分是提供鍵合強度的"融化"相。粘結過程加熱接觸點並在輕度 壓力下保持其鄰接，從而允許兩個相應接觸點上的材料互相擴散到對方中。在該工藝中，如果重力自身不足以提供所需壓力，則可以施加少量壓力以保 證晶片不會在工藝處理期間移動，減少機械衝擊的可能性或附貼中的非均勻性， 兩者中的任何一個因素都將導致接觸點之間的粘合不充分，從而無法承受對晶片 的處理。此外，如果任何局部加熱引起韌性材料部分或完全成為液相(或者簡單 地比理想情況更為韌性而沒有變成液相)，則壓力可以幫助實現所述保證並抵消壓 力或表面張力或其他可能以另外方式使兩片分開的力，或者，在發生韌性材料過 度軟化的情形中，該壓力可以防止各個部分單獨或整體過度橫向移動。因此，施 加少量壓力可以保證更大的融化工藝的溫度和處理條件的範圍以明確製造容限和 變化的原因。然而，在這些晶片上施加壓力的問題之一在於，如果例如晶片的基本元件具 有多個被附貼到其上的晶片，則該單個晶片可能不是共平面的並且甚至可能有顯 著的高度差。因此，如果簡單地在晶片頂部放置平整的表面或板面，則所施加的 壓力可能會不均勻地施加。如下文所示，為處理前述問題提出的方法是在施力源與晶片之間使用一個能 使不同的高度趨於一致或針對該高度差的原因的裝置，從而允許所有晶片具有向 其施加的同等壓力。一個完成該目標的方法使用作為所述裝置的基於一對一的與單個晶片匹配的一系列銷或插柱。下文將說明該方法的兩個不同的變形，但需要理解，可以通過 例如結合來自每個變形或來自下述其他加工方法的各個方面提出其他的變形。圖244到247說明實施基於銷或柱的方法的加工方法的實例。如圖244和圖245所示，該方法使用框架24404內的一套銷或柱24402。單個 銷或柱至少可以沿其長軸方向移動(如果平面性或傾斜成為潛在的問題則一些實 施例還可以允許稍許程度的樞軸轉動)。柱和銷可以受限或釋放。每個柱和銷具有 配置成接觸各自的單個晶片的表面。取決於特定的實施例，任何特定的銷或柱的表面可以是平整面，將要向其 施加壓力的晶片的相反模型，或者一些其他適用於特定應用的形狀。此外，銷或 柱自身在該表面或表面附近(以及沿其部分或全部長度)可以具有圓形或其它非 圓形(即，橢圓形，四邊形，六邊形，八邊形等)的封閉形狀的截面。此外，該 表面的周界和平面區域可以大於或小於其將要接觸的特定晶片的周界或區域(即， 其可以延伸到晶片的周界之外，或者可以完全或部分包含在晶片內)，重要的方面 在於該表面配置成向晶片施加力而不造成對晶片的損壞，尤其不造成晶片的破碎。使用時，使框架內的柱(在一些情形中為框架自身)在不受限制的情況下向 下推進， 一直下到各個柱與其各自的晶片適當接觸(圖245)。 一旦達到這樣的情 況，銷被限制就位。結果，可以向框架或者在一些實施例中向銷或柱施加合適水 平的力。因為使工具向下推進，因此只在晶片上施加垂直力，以使力將通過銷或 柱均勻傳遞到各個晶片。然後，連接過程可以如本文所述或以其它方式繼續。圖246和圖247說明類似於圖244和圖245的方法的替代的基於銷或柱的方 法，但是取代對每個晶片使用單個銷或柱，該方法使用一組更小的銷或柱以接觸 單個晶片。結果，通過該方法， 一組內的單個銷或柱可以用於針對單個晶片的非 平面性或高度變化的原因。此外，取決於特定的實施例，如果該組配置為通過使 至少一些銷在晶片的上表面下方延伸而使其超出晶片的周界，則這些銷能用於限 制晶片橫向移動。否則，該方法與每個晶片的銷/柱的方法相同(即，使不受限制 組的銷/柱的表面24606與各自的晶片接觸並受到限制，因此可以通過框架，組或 銷施加力)。此外， 一組中的單個銷/柱可以在其各自的表面附近具有圓形或非圓形88截面。此外，如以下說明清楚所示，通過對銷選擇合適的形狀，可以形成或消除 一組中銷/柱之間的間隔並能實現一定的優勢。注意，單個銷/柱或組(如果每個晶片有多個銷/柱)需要足夠寬以保證由其傳 輸的任何壓力不使晶片破損，並且這些銷/柱或組應該放置成在工藝處理期間不破 壞晶片的邊和角。在兩種情形中，通過使用框架保持柱或銷， 一旦受到限制，柱或銷只能在豎 直方向上充分移動，允許該結構只施加豎直壓力，同時符合附貼到晶片上的晶片 的形貌。有利的是，如本文所述，當使用粘結和融化方法時，"粘結"步驟所需的力通 常在每接觸點1克或更小的數量級上，而對於融化過程，通常小於每接觸點0.001 克。結果，可以通過鉗或其它鎖定方法毫無困難而容易地將銷或柱限制在框架內， 具體的方法是設計選擇的主題內容，但對於理解該加工方法及其應用並不重要。有利的是，在一些實施例中，任何一種上述加工方法都可以通過能向晶片施 加真空而得到進一步加強。在每個晶片的銷/柱加工方法的情形中，真空的施加可 以通過設置穿透柱的通道24412， 24414和柱表面上的開口 24406而實現。或者， 對於銷/柱成組的方法，銷/柱自身可以容納抽取真空通過的通道。或者，通過選擇 銷/柱的合適形狀和間距，可以形成(在晶片邊界之內)或消除(靠近晶片周界) 相鄰銷之間的通道，從而允許通過這些空隙通道抽取真空。在任何加工方法實例中，對於這樣的變形，可以向晶片施加真空，從而例如 允許加工方法自身用於拾取-定位操作，或者允許真空進一步禁止晶片在例如粘結 或融化工藝期間的非縱向(即，不需要)的移動。通過進一步的替代方法，可以將材料塗覆到銷或柱的表面24406， 24606,這 樣將使該表面初始粘附到晶片，但該材料也經過選擇，從而在操作完成時能從芯 片"分離"。舉例來說，可以在所述表面上使用的材料將在粘結或融化溫度附近液 化並流動，融化或汽化，但是不會損壞晶片，並且如果材料在晶片或晶片附貼的 元件上留有殘留，則該殘留可以通過一些非破壞性的處理過程去除，或者如果沒 有有害影響則可以忽視。雖然銷/柱方案只提供豎直運動，但該方法的一些實施例實際上並不將晶片保持在原位，並且在一些情形中無法保證所述力將被均勻施加到每個晶片或者晶片 在例如粘結或融化工藝期間沒有角度傾斜。因此，在一些情形中可能發生晶片移 動，或者在單個晶片上或者在具有不同高度的晶片之間發生非均勻融化。在這樣的情形中，可以使用圖248和圖249所示的替代加工方法，該方法涉 及設置在剛性板24804和子晶片24906之間的海綿狀的柔軟的有適應性的並可變 形的材料24802，如圖249所示，該材料將使其自身適應並調整到各個部分的高度， 同時保持晶片上的壓力並防止可能導致劃傷，碎裂或損壞晶片的局部壓力。該方 法使用具有適合於特定應用的厚度(通常在O.Ol"和0.125"之間)的海綿狀或可變 形材料。這樣的材料的非消耗性實例包括但不限於例如Kalrez 7075， Kapton , 或Teflon⑧(都可以從DuPont獲得商品)的高溫聚合物，高溫矽橡膠，由Bergquist Company of Chanhassen， MN商業銷售的熱襯墊，諸如Zircar RS-100的陶瓷纖維 增強的氧化鋁複合物(可以從Zircar Refractory Composites, Inc. of Florida, NY 10921獲得商品)，諸如可以通過McMaster-Carr Supply Company獲得商品的分類 編號3卯-2xM， 390-4xM和3卯-8xM (其中x是用於表示寬度的1， 2或3)的例 如氧化鋁基陶瓷帶的陶瓷帶，諸如由McMaster-Carr商業銷售，部件編號87575K89 的陶瓷纖維條，由McMaster-Carr商業銷售，部件編號9323K21的纖維玻璃紙， 或其它材料。此外，取決於板片和晶片之間所用的特定材料，該材料可以對兩個或多個壓 力施加和連接循環重複使用，或者可以嚴格作為一次性使用材料。與銷/柱變形一樣，如圖249所示，在壓力下使所述板向下放到晶片上，從而 使可變形材料與該晶片一致，同時通過在其外圍環繞晶片而限制晶片的橫向移動。 然後連接過程的進行與基於銷/柱的加工方法相同。或者，有利的是，如果特定的應用對通過框架向銷/柱施加力少有要求，則該 配置也可以與基於銷/柱的加工方法一起使用。在這樣的配置中，基於銷的加工方 法被如上所述地應用。然而，如果所有銷/柱的高度相等，則一旦使其與晶片接觸， 則銷/柱的末端將反映與晶片相同的高度差。然而，通過在與晶片相對的銷/柱的末 端使用板片和材料配置，可以調整該高度差，並且方便地和均勻地施加合適的力。 此外，通過該方法，特定材料將可能充分從晶片上實體移除，其不需要像必須使其直接與晶片接觸的材料一樣是抗高溫材料。圖250到圖254說明使晶片與其將要連接的元件保持接觸的另一個替代方法， 該方法與圖248和圖249的板片變形相似並涉及由通過用另一種可硬化材料25004 塗覆相對較薄但剛性的材料205002形成的主體25000構成的加工方法。該可硬化 材料最好可以用液相或凝膠形式(例如環氧樹脂)澱積並在其後硬化。然後將主體25000放置在晶片24906的陣列上以使可硬化材料25004粘附到 每個晶片上，同時保持在同一水平的位置(圖251)。然後可硬化材料硬化以使整 個主體變成剛性。(或者融化主體的剛性部分可以是有彈性的適應性材料，只要後 續的可硬化材料保持足夠厚度，以使其硬化時整個主體(即主體和可硬化材料) 表現為像剛性主體一樣)。一旦硬化，晶片可以移動到其將要連接的元件，並且如果必要，所述主體可 以在附貼工藝(如果需要)期間用分離的並可移除的重量加重(圖252)。此外， 因為可硬化材料附著到各個晶片並硬化，被附著的晶片除了整個主體自身自始至 終的移動之外無法在任何方向上互相相對於對方移動(無論橫向，縱向，或傾斜 (俯仰和偏移))。結果，如果整個主體在附貼過程中保持在同一水平的位置，則 晶片也將保持相似的取向。可選擇地，底部填充25302的材料可以在主體和晶片將要附貼到其上的元件 之間流動(圖253)。該底部填充25302可以用於填充晶片和其將要附貼到其上的 元件之間的任何間隙。此外，因為晶片和主體之間的區域封閉，底部填充25302 可以以可控制的方式流動(即不會流入不需要的位置)。一旦被連接以及如果使用重物或施加底部填充(如果進行)則在去除該重量 之後，可以通過任何不會損壞晶片的例如化學工藝的合適工藝向下打磨或拋光芯 片或者通過化學機械處理(CMP)去除整個(或大部分)所述主體(圖254)。通 過去除該主體，然後整個晶片組件將可以具有新一層附貼的晶片，這些晶片好比 現在將充當底層元件。類似地，該"主體"方法可以結合基於銷/柱的加工方法一起使用以針對銷/ 柱的高度差問題並允許通過直接施加到框架之外的其他方法施加力。在這樣的情 形中，使銷/柱與晶片接觸，然後使主體與和晶片相對的銷/柱的端部接觸並硬化。然後在所需要的工藝處理中如上所述地施加力。 一旦晶片被附貼，銷/柱-框架-總 體主體的組合可以容易地從晶片移除，像普通的銷/柱方法一樣。然後，通過任何 軟化或移除可硬化材料的方便的處理過程或者通過在可硬化材料外側點處簡單地 切割或剪除銷，整個主體可以與銷/柱-框架工具分離。此外，該特定組合方法的另一優勢在於，在將多個晶片連接到一個或多個各 自的下層元件的組裝線方法，以及如上文相對於一定的變形所述被用作拾取和定 位方法的一部分的情況下允許一定的可重複性。最後，關於上述所有加工方法以及其他變形，其排列或組合，應當注意，如 果因特定用途需要，則可以在該工藝的融化部分期間使例如形成氣體的氣體或甲 酸或流體在所述框架和晶片之間流動。注意，在一些情形中，銷/柱方法最好使用一些有彈性或海綿狀的材料(即自 身可以在晶片上施加過多的橫向壓力，使晶片在融化過程期間傾斜或移動，或者 相關於融化工藝條件要求極其(商業上不實用的)嚴格的容限的材料)。在總結中重申，雖然本發明已經結合特定類型的晶片進行說明，這些晶片包 括光學晶片(即承載例如一個或多個雷射器， 一個或多個光檢測器或其組合的芯 片)，然而本文所述的方法同樣可以用於在光學組件之外或代替光學組件還包括晶 體管或其他電路組件的任何種類的摻雜半導體晶片中良好地形成"穿透晶片"的 電連接。類似地，雖然一定的材料已經被識別為適合於用作"插柱和穿透"接觸點的 材料，但這些材料不應望文生義被視作唯一可以使用的材料，因為重要的方面在 於兩者之間的相對硬度以致兩者之間發生形成連接的擴散，而不是所用的特定材 料。因為在某種程度上，特定的材料配對將由諸如可獲得性，成本，與所用的其 他組件或者其他與本文所述內容無關的與製造相關的工藝的兼容性的各個因素確 定，列舉更多潛在無限的材料的配對並沒有意義。相似地，在光學環氧樹脂之外 也存在一些光傳輸材料。然而選擇將用於特定應用的特定材料的標準可能受到其 他因素的影響或支配，這些因素與本文所述的主題無關。因此，應當理解，如特 定應用所要求的可以插入到所述空洞中並傳輸雷射的任何光傳輸介質(或多種介 質)都應當視作合適的可用材料，不再具體列舉其所有可能的替代。因此應當理解，本說明書(包括附圖)只是一些說明性實施例的代表。為方 便讀者，上述說明集中於所有可能實施例中說明本發明的原理的代表性的實例。 本說明書並非試圖窮盡列舉所有可能的變形。可能沒有對本發明的特定部分呈現 替代實施例，或者對於某個部分可能有其他未說明的替代實施例，這些都不應當 視作放棄這些替代實施例。普通的熟練技術人員將可以理解，很多這些未說明的 實施例包含本發明的相同的原理及其他等價的內容。
權利要求
1.分離兩片半導體材料之間的兩體積的方法，其特徵在於，包含a)通過在半導體材料的兩片之一上施加剛性材料來在所述兩片之一上形成第一接觸點，所述第一接觸點在所述兩片之一的區域上方具有高度並形成形狀；b)通過施加相對於所述剛性材料的韌性材料，在所述第一接觸點的鏡像中的兩片的另一個上形成第二接觸點；c)使得所述兩片合起來以致所述兩片的相符，相應的部分接觸；d)和c)同時或者繼c)之後，提高所述接觸點的溫度至等於或大於發粘溫度但是低於會致使所述韌性材料變成液態的溫度的溫度；以及e)冷卻所述兩晶片至所述發粘溫度以下以致所述形狀和所述高度將在半導體材料的兩片之間，限定金屬密封，將所述金屬密封的一邊上的第一體積與所述金屬密封的另一邊上的第二體積分離。
2. 如權利要求l所述的方法，其特徵在於，所述形成所述第一接觸點進一步地包含形成將約束任何在d)期間變成液態的韌性材料的井結構，直至e)完成。
3. 如權利要求2所述的方法，其特徵在於，進一步地包含繼e)之後，提高所述接觸點的溫度至等於或大於熔融溫度但是低於會致使所述 剛性材料變成液態的溫度的溫度。
4. 如權利要求l所述的方法，其特徵在於，所述施加所述剛性材料包含-通過濺射沉積處理沉積所述剛性材料。
5. 如權利要求l所述的方法，其特徵在於，所述施加所述剛性材料包含使用電鍍技術將所述剛性材料鍍到點火區材料上。
6. 如權利要求l所述的方法，其特徵在於，所述施加所述剛性材料包含使用化學鍍技術將所述剛性材料鍍到點火區材料上。
7. 如權利要求l所述的方法，其特徵在於，所述形狀是封閉的幾何形狀。
8. 如權利要求l所述的方法，其特徵在於，所述形狀是一開放幾何形狀。
9. 如權利要求l所述的方法，其特徵在於，所述第一或者第二接觸點的至少一個 擴展到其各片半導體材料的至少一部分。
10. 設備，其特徵在於，包含 彼此連接的兩片基底材料，所述兩片包括具有限定由所述一對接觸點和所述兩片限定的體積的外圍的封閉的幾何形狀以 致使所述體積不受液體從所述體積外面穿透的影響的彼此連接的一對接觸點。
11. 如權利要求IO所述的設備，其特徵在於，所述兩片基底材料的至少一個包含 摻雜半導體。
12. 如權利要求IO所述的設備，其特徵在於，所述兩片基底材料的至少一個包含 集成電路片。
13. 如權利要求IO所述的設備，其特徵在於 所述兩接觸點的一個包含剛性材料，以及所述兩接觸點的另一個包含相對於所述剛性材料的韌性材料。
14. 如權利要求13所述的設備，其特徵在於，所述兩接觸點在它們之間形成柱和穿透連接。
15. 如權利要求13所述的設備，其特徵在於，所述剛性材料包含下列之一a) Al, Au， Co, Cr, Cu, Ni, Pd, Pt， Ta， W;b) Al， Au, Co， Cr, Cu, Ni， Pd， Pt, Ta, W的合金；或c) TaN, TaW， Ti/Pd， Ti/Pd/Pt, Ti/Pd/PtJAu， Ti/PfYAu， Ti/Pt, Ti/Pt/Au, TIW.
16. 如權利要求B所述的設備，其特徵在於，所述軔性材料包含下列之一a) Sn， In, Pb, Bi， Al, Zn， Mg;b) Sn, In, Pb， Bi, Al, Zn,或Mg的合金；或c) 熔點小於IOOO'C的金屬或合金。
17. 如權利要求13所述的設備，其特徵在於，所述韌性材料包含-具有低於所述剛性材料的熔融溫度至少5(TC的熔融溫度的金屬或合金的一個。
18. 如權利要求13所述的設備，其特徵在於，所述剛性材料包含 具有高於所述韌性材料的熔融溫度至少5(TC但是低於1050'C的熔融溫度的金屬或合金的一個。
19. 如權利要求IO所述的設備，其特徵在於，所述一對接觸點連接至地面。
20. 如權利要求IO所述的設備，其特徵在於所述兩片的一個包含電子集成電路；以及 所述一對接觸點包含屏蔽。
21. 如權利要求IO所述的設備，其特徵在於，所述一對接觸點包含在至少一個導 電通路外圍，並從其電隔離的屏蔽。
22. 如權利要求IO所述的設備，其特徵在於所述兩片的至少一個包含含有集成電路的晶片，其具有至少一個穿過所述晶片的 至少一部分的電傳導的通路，所述電傳導通路的至少一部分被直接地連接到所述兩片的另一個上的電接觸點， 並且其中所述一對接觸點形成封閉的幾何形狀，其外圍地圍繞所述部分，所述電接觸 點，或將所述部分連接至所述電接觸點的導電通路的至少一個。
23. 如權利要求IO所述的設備，其特徵在於所述兩片進一步地包括連接到所述一對接觸點中的一個接觸點的金屬，這樣以致 於所述金屬擴展到所述兩片的一個的至少一部分。
24. 如權利要求23所述的設備，其特徵在於，所述金屬被定位以起屏蔽的作用。
25. 設備，其特徵在於，包含彼此連接的兩片基底材料，所述兩片包括一對接觸點，每片上一個，彼此連接並 具有沿所述片的表面延伸一距離的幾何形狀，並且所述接觸點的至少一個延伸至少一 些距離到其片裡。
26. 如權利要求25所述的設備，其特徵在於，所述兩片基底材料的至少一個包含 摻雜半導體。
27. 如權利要求25所述的設備，其特徵在於，所述兩片基底材料的至少一個包含.-集成電路片。
28 . 如權利要求25所述的設備，其特徵在於，所述一對接觸點連接至地面。
29. 如權利要求25所述的設備，其特徵在於 所述兩片的一個包含電子集成電路；以及 所述一對接觸點包含屏蔽。
30. 如權利要求15所述的設備，其特徵在於，所述一對接觸點包含將至少一個導 電通路與至少另一導電通路電隔離的屏蔽。
全文摘要
設備具有彼此連接的兩片基底材料，所述兩片包括彼此連接的一對接觸點，其具有將第一區域從第二區域分離的形狀。
文檔編號H01L23/12GK101258593SQ200680029313
公開日2008年9月3日 申請日期2006年6月14日 優先權日2005年6月14日
發明者約翰·特雷扎 申請人:確比威華有限公司