去除受損電介質材料的方法

2023-12-05 18:14:26 2

專利名稱：去除受損電介質材料的方法
技術領域：
本發明涉及一種在電介質膜上進行去除工藝的方法，更具體地涉及一 種在蝕刻或灰化工藝後去除低介電常數(低k)膜上的受損層的方法。
背景技術：
如半導體領域技術人員所知，互連遲延是提高集成電路(IC)速度和 性能所面臨的主要限制因素。 一種使互連遲延最小化的方法是在IC製造
過程中用低介電常數(低k)材料降低互連電容。這種低k材料還被證實 適用於低溫處理。因此，近年來，已經開發出低k材料來取代較高介電常 數的絕緣材料，例如二氧化矽。具體地，低k膜目前被用作半導體器件金 屬層之間的層間和層內電介質層。此外，為了進一歩降低絕緣材料的介電 常數，可形成具有孔的材料膜，即多孔低k電介質膜。可以通過類似於塗
覆光刻膠的旋塗電介質(SOD)法或者通過化學氣相沉積(CVD)來沉積 這種低k膜。因此，低k材料可以方便地適應現有的半導體製造工藝。
儘管低k材料在半導體電路製造中具有較好的應用前景，但本發明人 認識到這些膜也面臨許多挑戰。首先，低k膜的堅固性往往比多數傳統電 介質層差，並且在晶片處理過程(例如圖案化電介質層時常用的蝕刻和等 離子體灰化工藝)中會損傷低k膜。另外，某些低k膜被損傷時特別是在 圖案化之後往往具有高度反應性，從而使低k材料吸水和/或與其它蒸氣和 /或工藝汙染物反應，這會改變電介質層的電氣性質。

發明內容
因此，本發明的一種實施方式是去除用於電子器件的薄膜上的受損層。
本發明的另一種實施方式是在蝕刻工藝、灰化工藝或溼法清潔工藝後去除低介電常數(低k)膜上的受損層。
本發明的另一種實施方式是使用幹法非等離子體蝕刻工藝在低k膜蝕 刻工藝或灰化工藝後去除低k膜上的受損層。
本發明的這些和/或其它實施方式可以通過處理襯底上的電介質膜的方 法來提供。該方法包括將其上具有電介質膜的襯底布置在處理系統中，其 中電介質膜的表面層已經暴露於蝕刻等離子體、灰化等離子體或溼法清潔 化學劑或者上述兩種或更多種的任意組合。在電介質膜上進行幹法非等離 子體去除工藝以去除表面層。去除工藝包括將電介質膜上的表面層暴露 於包含HF和任選的NH3的處理氣體以使表面層化學改性，然後將經化學 改性的表面熱處理以使經化學改性的表面層脫附。
本發明的另一方面包括在襯底上形成的低k膜屮形成特徵(feature)
的方法。該方法包括將其上具有所述低k膜的所述襯底布置在處理室
中，並在所述低k膜上形成掩膜圖案，所述掩膜圖案具有與將在所述低k 膜中形成的低k特徵相對應的圖案特徵。使用幹法等離子體蝕刻工藝在所 述低k膜中蝕刻低k特徵，並在所述低k特徵上進行幹法非等離子體去除 工藝，以去除所述低k特徵的已被所述等離子體蝕刻工藝損傷和/或活化的
表面層。


圖1A-1G示出了在後段(BEOL)互連間/互連內結構中形成溝槽或過 孔時處理襯底的示例性工序-,
圖2示出了根據本發明的一種實施方式處理襯底的方法；
圖3A-3C示出了根據本發明的另一種實施方式的處理系統的示意圖4示出了根據本發明的另一種實施方式的化學處理系統；
圖5示出了根據本發明的另一種實施方式的熱處理系統。
具體實施例方式
為了便於充分理解本發明，並且為了解釋說明而限制的目的，以下描 述提出了具體細節，例如處理系統的具體幾何結構以及其中所用的各種部件和工藝的描述。然而應當理解，本發明可以通過不同於這些具體細節的 其它實施方式來實施。
在材料處理方法中，圖案化蝕刻包括將光敏材料(例如光刻膠)的薄 層塗覆到襯底的上表面上，該薄層隨後被圖案化，以提供在蝕刻時用於將 該圖案轉移至下方薄膜的掩膜。光敏材料的圖案化通常包括使用例如光 刻系統通過光刻版(和相關的光學器件)將光敏材料暴露於輻射源，然後 使用顯影溶劑去除光敏材料的輻射區域(對於正性光刻膠)或未輻射區域 (對於負性光刻膠)。
此外，為了在薄膜中蝕刻特徵，可以採用多層掩膜和硬掩膜。例如， 當用硬掩膜在薄膜中蝕刻特徵時，在薄膜的主蝕刻步驟前使用獨立的蝕刻 步驟將光敏層的掩膜圖案轉移至硬掩膜層。硬掩膜可例如選自用於矽處理 的數種材料，包括例如二氧化矽(Si02)、氮化矽(Si3N4)和碳。
現在參照附圖，其中類似的標號代表相同或相應的部件。圖1A-1G示 出了根據本發明的實施方式的在電介質膜中形成圖案的方法。該方法組合 了本發明的各個方面，包括使用硬掩膜和處理電介質膜中的蝕刻圖案的暴 露表面，從而去除電介質膜上的因電介質膜蝕刻或灰化工藝而受損的層。
然而，如下文所討論，圖1A-1G的方法的各個方面可以各自獨立的使用。 此外，圖2示出了實施根據一種實施方式的方法的流程圖200。
如圖1A、 1B和圖2所示，在步驟210中，電介質膜130被形成在可 以包括或不包括其它層的襯底140的上表面上。襯底140可以是半導體、 金屬導體或者任何其它的電介質膜將形成於其上的襯底。電介質膜的標稱 介電常數值小於Si02的介電常數，Si02的介電常數約為4 (例如，熱二氧 化矽的介電常數可為3.8-3.9)。更具體地，電介質膜130的介電常數可小 於3.0，或為1.6-2.7。
可以使用以下技術形成電介質膜130:化學氣相沉積(CVD)技術， 或旋塗電介質(SOD)技術，例如可從Tokyo Electron Limited (TEL)購 得的Clean Track ACT 8 SOD和ACT 12 SOD塗覆系統提供的那些。Clean Track ACT 8 (200 mm)和ACT 12 (300 mm)塗覆系統提供了 SOD材料 的塗覆、烘焙和固化設備。Track系統可配置用於處理尺寸為100 mm、200 mm、 300 mm以及更大的襯底。其它在襯底上形成電介質膜的系統和 方法是旋塗電介質技術領域和CVD電介質技術領域的技術人員所公知 的。
電介質膜130可例如被描述為低介電常數(低k)電介質膜。電介質 膜130可包括有機、無機、或無機-有機混合材料或上述兩種或更多種的組 合。此外，電介質膜130可以是多孔的或非多孔的。例如，電介質膜可包 括無機的矽酸鹽基材料，例如使用CVD技術沉積的氧化有機矽垸(或有 機矽氧烷)。這種膜的實例包括可從Applied Materials, Inc.購得的Black Diamond CVD有機矽酸鹽玻璃(OSG)膜或可從Novellus Systems購得 的Coral CVD膜。此外，例如，多孔電介質膜可包括單相材料，例如具 有CH3鍵的氧化矽基基體，該CH3鍵在固化過程中斷裂以形成小空隙(或 孔)。另外，例如，多孔電介質膜可以包括雙相材料，例如具有有機材料 (例如，致孔劑)的孔的氧化矽基基體，該孔在固化過程中被蒸發。
或者，電介質膜130可包括無機的矽酸鹽基材料，例如使用SOD技 術沉積的氫矽倍半氧垸(Hydrogen Silsesquioxane， HSQ)或甲基矽倍半氧 烷(Methyl Silsesquioxane, MSQ)。這種膜的實例包括可從Dow Coring 購得的Fox HSQ、可從Dow Coring購得的XLK多孔HSQ以及可從JSR Microelectronics購得的JSRLKD-5109。或者，電介質膜130可包括用 SOD技術沉積的有機材料，這種膜的實例包括可從Dow Coring購得的 SiLK-1、 SiLK-J、 SiLK-H、 SiLK-D和多孔SiLK半導體電介質樹脂以及可 從Honeywell購得的納米玻璃。
在圖1A-1G的實施方式中， 一旦電介質膜130被製備，即在步驟220 中在電介質膜的上表面上形成硬掩膜層120。硬掩膜層可包括矽氧化物 (SiOx)、矽氮化物(SiyNz)和碳及其任意組合。
然後，在步驟230中，在硬掩膜120的上表面上形成圖案化的光刻掩 膜110。圖案化的光刻掩膜110可包括通過光刻形成在光敏材料(例如光 刻膠)層中的光刻圖案112。或者，圖案化的掩膜IIO可包括雙層掩膜或 多層掩膜，該掩膜具有嵌入其中的抗反射塗層(ARC)，例如嵌入式ARC (BARC)層、犧牲DUOTM層或可調蝕刻阻擋ARC (TERA)層。例如，可以使用Track系統或CVD系統來形成掩膜層，即硬掩膜層 120或圖案化的光刻掩膜110。 Track系統可被配置用於處理248 nm光刻 膠、193nm光刻膠、157nm光刻膠、EUV光刻膠、(頂部/底部)抗反射 塗層(TARC/BARC)和頂塗層。例如，Track系統可包括可從Tokyo Electron Limited (TEL)購得的Clean Track ACT 8或ACT 12光刻膠塗覆 和顯影系統。其它用於在襯底上形成光刻膠膜的系統和方法是旋塗光刻膠 技術領域的技術人員所公知的。此外，例如，可以使用合適的常規歩進光 刻系統或掃描光刻系統來形成掩膜圖案。
用於較小几何尺寸(即45 nm、 32 nm和更小)的先進光刻技術通常 受限於以下要求對光刻圖案12到光刻層110的精確傳遞進行優化；使 光刻層110的厚度最小化以防止圖案塌陷；為了實現圖案從光刻層110精 確傳遞到下方層，對光刻層110的組成和厚度進行優化；使光刻圖案112 的側壁114中的線邊緣粗糙度(LER)到下方膜的轉移最小化。
通常，使用等離子體蝕刻工藝將光敏層中的掩膜圖案轉移至硬掩膜 層。由於等離子體蝕刻具有各向異性，因此光敏層中的圖案可以高精度地 轉移至硬掩膜層。然而，這種高精度轉移可能導致被轉移至硬掩膜並最終 至電介質特徵本身的光敏層圖案存在缺陷，例如側壁擦痕。此外，硬掩膜 的等離子體蝕刻相對於光敏層的選擇性低，這要求使用厚光敏層來進行硬 掩膜蝕刻。
而且，在使用硬掩膜的常規工藝中，首先用圖案化的光敏層來蝕刻硬 掩膜，然後共同使用圖案化的光敏層和圖案化的硬掩膜來將圖案蝕刻到電 介質層中。然後，利用例如剝離、灰化或溼法清潔工藝去除光敏層和/或其 殘餘物。本發明人已經認識到，將經蝕刻的電介質特徵暴露於光敏層去除 工藝會損傷電介質特徵和/或改變電介質特徵中的電介質材料的特性。除了 這種損傷以外，蝕刻該特徵的操作本身也會造成電介質特徵損傷。
根據一種實施方式，如圖1C和1D所示，在步驟240中，可以使用幹 法非等離子體蝕刻工藝將光刻圖案U2轉移至硬掩膜層120。與常規等離 子體蝕刻工藝相比，幹法非等離子體蝕刻工藝對硬掩膜層材料的選擇性更 高(相對於光刻層材料)。這種較高的選擇性可以容許使用相對較薄的光敏層，這可以降低圖案塌陷的可能性並容許更精細特徵的圖案化。此外， 非等離子體蝕刻工藝包括用於工藝控制的自限制特徵。幹法非等離子體蝕
刻工藝包括化學工藝，通過包含HF或氨(NH3)或HF和NH3兩者的處理 氣體對硬掩膜層120的暴露表面進行化學處理。暴露於HF和/或N&可以 去除氧化物材料，例如被氧化的矽(或SiOx)，禾口/或消耗氧化物材料， 這是通過用經化學處理的材料替換這種材料來實現的。由於去除速率降低 和/或隨著暴露於處理材料的進行而對氧化物材料的化學改性，形成了自限 制特徵。在化學處理工藝之後，進行脫附工藝以去除經化學改性的表面 層。由於化學處理工藝的自限制特徵，交替進行非等離子體蝕刻和後續的 脫附工藝可能是適宜的，這樣可以精確地控制去除工藝。脫附工藝可包括 熱處理工藝，在熱處理工藝中，將襯底的溫度升至足夠高，以使經化學改 性的表面層揮發。使用幹法非等離子體蝕刻工藝可在硬掩膜層120中形成 硬掩膜圖案122，該硬掩膜圖案122在側壁124上的LER較小。由於上述 自限制特徵和/或非等離子體蝕刻的各向同性，儘管在光敏層的側壁屮仍存 在缺陷，但卻可提供平滑的側向蝕刻，因此得到上述優點。通過使用更薄 的光刻層110並在光刻層110中形成具有更精細的臨界尺寸(CD)的圖 案，幹法非等離子體蝕刻的各向同性可使硬掩膜層120內的圖案CD變寬 到期望的CD，同時使光刻層120的側壁中的缺陷平滑。
在非等離子體蝕刻的化學處理工藝中，處理氣體的每個組分可一起引 入(即混合)或各自獨立地引入(即，HF獨立於NH3引入)。此外，處 理氣體還可包含惰性氣體，例如稀有氣體(例如，氬氣)。惰性氣體可與 HF或與NH3—起引入，或者可以獨立於上述氣體組分單獨引入。關於與 NH3—起引入稀有氣體從而控制被化學改性的硬掩膜層120的蝕刻的進一 歩細節描述在待審美國專利申請No. 10/812347中，其名稱為"Processing system and method for treating a substrate"，通過引用將其全文結合於此。
另外，在化學處理工藝中，可以選擇處理壓力來影響硬掩膜層120的 蝕刻。處理壓力可為約1 mtorr至約100 torr。此外，在化學處理工藝中， 可以選擇襯底溫度來影響硬掩膜層120的蝕刻。襯底溫度可為約10-200 °C。關於設定襯底溫度從而控制硬掩膜層120的蝕刻的其它細節描述在待
10審美國專利申請No. 10/817417中，其名稱為"Method and system for performing a chemical oxide removal process"， 通過弓l用將其全文結合於 此。
在熱處理工藝中，襯底溫度可被升至高於約50°C,或適宜地高於約 IO(TC。此外，可在襯底的熱處理過程中引入惰性氣體。惰性氣體可包括 稀有氣體或氮氣。
或者，在步驟240中，使用幹法等離子體蝕刻工藝與幹法非等離子蝕 刻工藝的組合將圖案112轉移至下方的硬掩膜層120。例如，幹法等離子 體蝕刻工藝可在幹法非等離子體蝕刻工藝之前進行，其中幹法非等離子體 蝕刻工藝被用於去除側壁粗糙度等。即，等離子體蝕刻工藝的各向異性可 被用來去除和/或平滑這種LER。當等離子體蝕刻氧化物電介質膜(例如 氧化矽、二氧化矽等)時，等離子體蝕刻氣體組合物通常包含氟碳基化合 物(例如QF8、 C5FS、 C3F6、 C4F6、 CF4等中的至少一種)或氟烴基化合物 (例如CHF3、 CH2F2等中的至少一種)以及惰性氣體、氧氣和CO中的至 少一種。
如上所述，本發明人已經認識到了在蝕刻電介質特徵之後去除光敏層 的缺點。如圖1D所示， 一旦在硬掩膜層120中形成了硬掩膜圖案122，即 可在蝕刻電介質層130之前在步驟250中用溼法或幹法剝離/灰化工藝去除 光刻掩膜110。例如，作為一種優點，在蝕刻電介質層130之前去除光刻 掩膜110可能會更簡單，這是因為不存在電介質層蝕刻工藝形成的硬皮。 另外，例如，在電介質層蝕刻之前去除光刻掩膜110使得電介質層130最 少地暴露於溼法清潔工藝(當在溼法剝離工藝中採用剝離化學劑時)，或 者最少地暴露於灰化工藝(當使用氧化等離子體去除光刻膠和蝕刻後殘餘 物時)。先進的(多孔或非多孔)電介質材料匯總暴露於這些蝕刻、剝離 和/或灰化工藝時被損傷，因此先去除光敏層可以使電介質層的損傷最小 化。此外，即使在硬掩膜120上進行常規等離子體蝕刻，也可以實現上述 優點。
在步驟260中，如圖1E所示，使用幹法等離子體蝕刻將硬掩膜圖案 122轉移至電介質層130。例如，當蝕刻例如氧化矽、二氧化矽等的氧化物電介質膜時，或當蝕刻例如氧化有機矽垸的無機低k電介質膜時，蝕刻
氣體組合物通常包含氟碳基化合物(例如C4F8、 C5F8、 C3F6、 C4F6、 CF4等 中的至少一種)或氟烴基化合物(例如CHF3、 CH2F2等中的至少一種)以 及惰性氣體、氧氣和CO中的至少一種。另外，例如，當蝕刻有機低k電 介質膜時，蝕刻氣體組合物通常包含含氮氣體和含氫氣體中的至少一種。 選擇性蝕刻電介質膜的技術(例如上述的那些)是電介質蝕刻工藝領域技 術人員所公知的。
在蝕刻過程中，電介質層130中形成的特徵內的暴露表面(例如側壁 134)會被損傷或活化。在蝕刻工藝過程中(即，電介質層的幹法蝕刻或 電介質層蝕刻後灰化時的光刻掩膜去除)，這些表面的損傷或活化可能導 致水的吸附或汙染物和/或化學劑的粘附。例如，多孔低k電介質膜在蝕刻 處理過程中很容易受到損傷和/或被活化。 一般來說，多孔低k膜是最常見 的基於矽烷醇(Si-0H)基團和/或有機基團的矽氧化物。這些材料會部分 地由於有機組分在蝕刻處理中消耗而被活化或損傷。
無論那種情況，容易吸收水和/或其它汙染物的額外的矽垸醇基團都被 暴露。因此，具有暴露的低k電介質層的器件結構難以操作並難以保持不 含汙染物，特別是在圖案化步驟之後。此外，低k材料主體的活化和/或損 傷會導致介電常數(k值)增大。已發現，被活化或損傷的低k膜的k值 增量可為l或更大。
根據本發明的實施方式，在步驟270中，使用幹法非等離子體蝕刻工 藝去除受損的暴露表面134 (在例如蝕刻或灰化工藝之後)，如圖1F所 示。如上所述，幹法非等離子體蝕刻工藝包括用於工藝控制的自限制特 徵，這可使電介質層130中的特徵132的側壁的被去除的量最少。此外， 由於受損材料的去除導致特徵132的臨界尺寸(CD)增大，因此在一種實 施方式中，可以選擇初始圖案(即光刻圖案12)小於電介質層130中的 特徵132的設計CD，從而補償後續去除的受損表面積。
幹法非等離子體蝕刻工藝包括化學工藝，其中通過包含HF或氨 (NH3)或HF和NH3兩者的處理氣體對硬掩膜層130的暴露表面進行化 學處理。在化學處理工藝之後，進行脫附工藝以去除經化學改性的表面層。脫附可包括熱處理工藝，其中襯底的溫度被升至足夠高以使經化學改 性的表面層揮發。使用幹法非等離子體蝕刻工藝可使電介質層130中的特
徵132在側壁134，上的損傷減少。
在化學處理工藝中，處理氣體的每個組分可一起引入(即混合)或各
自獨立地引入(即，HF獨立於NH3引入)。此外，處理氣體還可包含惰 性氣體，例如稀有氣體(例如，氬氣)。惰性氣體可與HF或與NH3—起 引入，或者可以獨立於上述氣體組分單獨引入。關於與NH3—起引入稀有 氣體從而控制電介質膜的表面層被化學改性的程度的進一步細節描述在待 審美國專利申請No. 10/812347中，其名稱為"Processing system and method for treating a substrate"，通過引用將其全文結合於此。
另外，在化學處理工藝中，可以選擇處理壓力來影響電介質膜的表面 層被化學改性的程度。處理壓力可為約1 mtorr至約100 torr。此外，在化 學處理工藝中，可以選擇襯底溫度來影響電介質膜的表面層被化學改性的 程度。襯底溫度可為約10-200°C。關於設定襯底溫度從而控制電介質膜的 表面層被化學改性的程度的其它細節描述在待審美國專利中請No. 10/817417中，其名稱為"Method and system for performing a chemical oxide removal process"，通過引用將其全文結合於此。
在熱處理工藝中，襯底溫度可被升至高於約50°C，或適宜地高於約 100°C。此外，可在襯底的熱處理過程中引入惰性氣體。惰性氣體可包括 稀有氣體或氮氣。
如圖1G所示，在歩驟280中，使用上述的任何一種幹法去除工藝去 除殘餘的硬掩膜層120。或者，在特徵的金屬化之後，用平整化工藝例如 化學機械拋光(CMP)來去除殘餘的硬掩膜層120。
根據一種實施方式，圖3A示出了在襯底上進行幹法非等離子體去除 工藝的處理系統400。處理系統400包括第一處理系統410和耦合至第一 處理系統410的第二處理系統420。例如，第一處理系統410可包括化學 處理系統，第二處理系統420可包括熱處理系統。或者，第二處理系統 420可包括襯底衝洗系統，例如水衝洗系統。
而且，如圖3A所示，轉移系統430可耦合至第一處理系統410，從而將襯底轉入和轉出第一處理系統410和第二處理系統420，並與多裝置制
造系統440交換襯底。第一和第二處理系統410、 420和轉移系統430可例 如包括在多裝置製造系統440內的處理裝置。例如，多裝置製造系統440 可允許襯底轉移至處理裝置和從處理裝置轉移出來，這些處理裝置包括例 如蝕刻系統、沉積系統、塗覆系統、圖案化系統、測量系統等裝置。為了 將第一和第二系統中進行的工藝隔離，可使用隔離組件450來耦合每個系 統。例如，隔離組件450可包括提供熱隔離的熱絕緣組件和提供真空隔離 的門閥組件屮的至少一種。顯然，處理系統410和420以及轉移系統430 可以以任意順序布置。
或者，在另一種實施方式中，圖3B示出了在襯底上進行幹法非等離 子體去除工藝的處理系統500。處理系統500包括第一處理系統510和第 二處理系統520。例如，第一處理系統510可以包括化學處理系統，第二 處理系統520可以包括熱處理系統。或者，第二處理系統520可以包括襯 底衝洗系統，例如水衝洗系統。
而且，如圖3B所示，轉移系統530可耦合至第一處理系統510以將 襯底轉入和轉出第一處理系統510，並且可耦合至第二處理系統520以將 襯底轉入和轉出第二處理系統520。或者，轉移系統530可與一個或更多 個襯底盒(未示出)交換襯底。儘管圖3B中僅示出了兩個處理系統，但 其它處理系統也可利用轉移系統530，包括例如蝕刻系統、沉積系統、塗 覆系統、圖案化系統、測量系統等裝置。為了將第一和第二系統中進行的 工藝隔離，可使用隔離組件550來耦合每個系統。例如，隔離組件550可 包括提供熱隔離的熱絕緣組件和提供真空隔離的門閥組件中的至少一種。 另外，例如，轉移系統530可作為隔離組件550的一部分。
或者，在另一種實施方式中，圖3C示出了在襯底上進行幹法非等離 子體去除工藝的處理系統600。處理系統600包括第一處理系統610和第 二處理系統620，其屮第一處理系統610以所示的垂直方向疊積在第二處 理系統620頂部。例如，第一處理系統610可以包括化學處理系統，第二 處理系統620可以包括熱處理系統。或者，第二處理系統620可以包括襯 底衝洗系統，例如水衝洗系統。
14而且，如圖3C所示，轉移系統630可耦合至第一處理系統610以將 襯底轉入和轉出第一處理系統610，並且可耦合至第二處理系統620以將 襯底轉入和轉出第二處理系統620。或者，轉移系統630可與一個或更多 個襯底盒(未示出)交換襯底。儘管圖3C中僅示出了兩個處理系統，但 其它可使轉移系統630進出的處理系統包括例如蝕刻系統、沉積系統、塗 覆系統、圖案化系統、測量系統等裝置。為了將第一和第二系統中進行的 工藝隔離，可使用隔離組件650來耦合每個系統。例如，隔離組件650可 包括提供熱隔離的熱絕緣組件和提供真空隔離的門閥組件中的至少一種。 另外，例如，轉移系統630可作為隔離組件650的一部分。
如圖4所示，化學處理系統710包括溫度控制襯底支架740、真空泵 送系統750和氣體分配系統760，其中，溫度控制襯底支架740被配置成 與化學處理室711絕熱並支撐襯底742，真空泵送系統750耦合至化學處 理室711以將化學處理室711抽真空，氣體分配系統760用於將處理氣體 引入化學處理室711的處理空間762。可通過轉移開口 794將襯底742轉 入和轉出化學處理室711。
此外，化學處理系統710包括耦合至室溫度控制系統768的室溫度控 制裝置766。室溫度控制裝置766可包括加熱￥.元和/或冷卻中-元。此外， 化學處理系統710包括耦合至氣體分配溫度控制系統769的氣體分配溫度 控制裝置767。氣體分配溫度控制裝置767可包括加熱單元和/或冷卻單 元。
如圖4所示，化學處理系統710還包括具有襯底支架組件744的襯底 支架740。襯底支架組件744可為熱控制和處理襯底742提供數種操作功 能。例如，襯底支架740和襯底支架組件744可以包括或不包括襯底卡緊 系統(即，電卡緊或機械卡緊系統)、加熱系統、冷卻系統、用於改善襯 底742與襯底支架740之間的熱傳導的襯底背面氣體供給系統，等等。
仍參照圖4，控制器735可被耦合至襯底支架組件744、氣體分配系 統760、真空泵送系統750、室溫度控制系統768和氣體分配溫度控制系 統769。控制器735可包括微處理器、存儲器和能夠生成控制電壓的數字 1/0埠，該控制電壓足以傳輸並激活到化學處理系統710的輸入，以及監視來自化學處理系統710的輸出。
關於化學處理系統710的進一步細節描述在美國專利No. 6951821A1 中，其名禾爾為 "Processing system and method for chemically treating a substrate"，通過引用將其全文結合於此。
如圖5所示，熱處理系統820還包括溫度控制襯底支架870、真空泵 送系統880和襯底升降組件890，其中，溫度控制襯底支架870固定在熱 處理室821內並被配置成與熱處理室821絕熱並支撐襯底842'，真空泵送 系統880將熱處理室821抽真空，襯底升降組件890耦合至熱處理室 821。升降組件890可以將襯底842"在支撐面(實線)與襯底支架870 (虛線)之間垂直平移，或者在支撐面與位於支撐面和襯底支架870之間 的轉移面之間垂直平移。熱處理室821還可包括上組件884，上組件884 可被配置用於在襯底842'的熱處理過程中引入處理氣體，例如淨化氣體。 可通過轉移開口 898將襯底842'(或842")轉入和轉出熱處理室821 。
此外，熱處理系統820包括耦合至室溫度控制系統881的室溫度控制 裝置883。室溫度控制裝置883可包括加熱單元和/或冷卻單元。此外，熱 處理系統820包括耦合至上組件溫度控制系統886的上組件溫度控制裝置 885。上組件溫度控制裝置885可包括加熱舉元和/或冷卻單元。
如圖5所示，熱處理系統820還包括襯底支架870，襯底支架870具 有襯底支架溫度控制裝置876和襯底支架溫度控制系統878。襯底支架溫 度控制裝置876可包括加熱裝置，例如電阻加熱裝置。此外，例如，襯底 支架870可以包括或不包括襯底卡緊系統(即，電卡緊或機械卡緊系 統)、附加加熱系統、冷卻系統、用於改善襯底842，與襯底支架870之間 的熱傳導的襯底背面氣體供給系統，等等。
仍參照圖5，控制器875可被耦合至上組件884、真空泵送系統880、 室溫度控制系統881、上組件溫度控制系統886、襯底支架溫度控制系統 878和襯底升降組件8卯。控制器875可包括微處理器、存儲器和能夠生 成控制電壓的數字1/0埠，該控制電壓足以傳輸並激活到熱處理系統 820的輸入，以及監視來自熱處理系統820的輸出。
關於熱處理系統820的進一步細節描述在待審美國專利申請No.10/704969中，其名稱為"Processing system and method for thermally treating a substrate"，通過引用將其全文結合於此。
儘管以上詳細只是描述了本發明的某些實施例，但是本領域技術人員 很容易意識到，在實質上不脫離本發明的新穎教導和優點的前提下可以對 示例性實施例進行許多修改。
權利要求
1. 一種處理襯底上的電介質膜的方法，包括將具有所述電介質膜的所述襯底布置在處理系統中，其中所述電介質膜的表面層已被暴露於蝕刻等離子體、灰化等離子體或溼法清潔化學劑或其中兩種或更多種的任意組合；和在所述電介質膜上進行幹法非等離子體去除工藝，以去除所述表面層，所述去除工藝包括將所述電介質膜上的所述表面層暴露於包含HF或NH3或其組合的處理氣體，以將所述表面層化學改性；和將經化學改性的所述表面層熱處理，以使經化學改性的所述表面層脫附。
2. 如權利要求1的方法，其屮所述暴露包括暴露介電常數為1.6-2.7 的電介質膜的表面層。
3. 如權利要求1的方法，其中所述暴露包括多孔電介質膜的表面層或其組合。
4. 如權利要求1的方法，其中所述暴露包括相材料或其組合的多孔電介質膜的表面層。
5. 如權利要求1的方法，其中所述暴露包括機材料或其組合的膜的表面層。
6. 如權利要求5的方法，其中所述暴露包括材料的膜的表面層。
7. 如權利要求5的方法，其中所述暴露包括 的膜的表面層。
8. 如權利要求5的方法，其中所述暴露包括 或甲基矽倍半氧烷或其組合的膜的表面層。
9. 如權利要求5的方法，其中所述暴露包括 的膜的表面層。
10. 如權利要求5的方法，其中所述暴露包括暴露包括矽、碳和氧:暴露多孔電介質膜或非:暴露包括單相材料或雙:暴露包括有機材料或無 暴露包括無機-有機混合 :暴露包括氧化有機矽烷 :暴露包括氫矽倍半氧烷 :暴露包括矽酸鹽基材料的集合膜的表面層。
11. 如權利要求IO的方法，其中所述暴露還包括暴露還包括氫的所 述集合膜的表面層。
12. 如權利要求1的方法，其中所述暴露是在約1 mtorr至約100 torr 的處理壓力下進行的。
13. 如權利要求1的方法，其中所述暴露是在所述襯底的溫度為約10-20(TC時進行的。
14. 如權利要求1的方法，其中所述暴露包括將所述襯底暴露於還包 括惰性氣體的處理氣體。
15. 如權利要求14的方法，其中所述暴露包括將所述襯底暴露於還包 含稀有氣體的處理氣體。
16. 如權利要求1的方法，其中所述熱處理包括將所述襯底的溫度升 至高於約50。C。
17. 如權利要求1的方法，其中所述熱處理包括將所述襯底的溫度升 至高於約100°C。
18. 如權利要求17的方法，其中所述熱處理是在引入惰性氣體的過程 屮進行的。
19. 如權利要求18的方法，其中所述引入還包括引入氮氣。
20. —種在襯底上形成的低k膜中形成特徵的方法，包括 將其上具有所述低k膜的所述襯底布置在處理室屮；在所述低k膜上形成掩膜圖案，所述掩膜圖案具有與將在所述低k膜中形成的低k特徵相對應的圖案特徵；使用幹法等離子體蝕刻工藝在所述低k膜中蝕刻所述低k特徵；在所述低k特徵上進行幹法非等離子體去除工藝，以去除被所述等離子體蝕刻工藝損傷和/或活化的所述低k特徵的表面層。
21. 如權利要求20的方法，其中所述形成包括形成臨界尺寸小於所述低k特徵的臨界尺寸的掩膜圖案，以補償所述幹法等離子體去除工藝。
22. 如權利要求21的方法，其中所述低k特徵包括互連過孔或接線溝 槽中的至少一種或其組合。
23.如權利要求22的方法，其中所述進行幹法非等離子體去除工藝包括將所述低k特徵上的表面層暴露於包含HF或NH3或其組合的處理氣 體，以使所述表面層被化學改性；和將經化學改性的所述表面層熱處理，以使經化學改性的所述表面層脫附。
全文摘要
本發明描述了一種在蝕刻工藝、灰化工藝或溼法清潔工藝後去除受損的電介質材料的方法。在形成特徵之後，進行幹法非等離子體去除工藝以去除特徵上的受損材料的薄層。幹法非等離子體去除工藝包括化學處理受損材料，然後對經化學處理的表面層進行熱處理。化學處理和熱處理這兩個步驟可以重複進行。
文檔編號H01L21/302GK101454876SQ200780019743
公開日2009年6月10日 申請日期2007年1月30日 優先權日2006年3月28日
發明者伊恩·J·布朗 申請人:東京毅力科創株式會社