用於矽襯底上的iii族氮化物的擴散阻擋層的製作方法

2023-11-11 03:44:52 2

用於矽襯底上的iii族氮化物的擴散阻擋層的製作方法
【專利摘要】用於矽襯底上的III族氮化物的擴散阻擋層。本發明涉及集成電路及其形成。在一些實施例中，集成電路包括擴散阻擋層。擴散阻擋層可以布置成阻止來自Si襯底的Si和O2擴散到III族氮化物層內。擴散阻擋層可以包含Al2O3。在一些實施例中，集成電路還包括設置在矽襯底和III族氮化物層之間的晶格匹配結構。
【專利說明】用於矽襯底上的11 I族氮化物的擴散阻擋層
【技術領域】
[0001]本發明涉及集成電路及其形成，具體而言，涉及用於矽襯底上的III族氮化物的擴散阻擋層。
【背景技術】
[0002]異質外延是採用彼此不相同的材料實施的一類外延。在異質外延中，在不同材料的晶體襯底或膜上生長晶體膜。這種技術通常用於生長以其他方式不能獲得晶體的材料的晶體膜以及用於製造不同材料的集成結晶層。具體而言，近來已證明矽上III族氮化物的異質外延是用於生長用於光電子、電子和表面聲波器件應用的高質量III族氮化物膜的可行替代方案。由於可獲得較大尺寸(直徑直到12英寸)、低成本、極好晶體質量的Si襯底，又具有極好的材料特性，諸如摻雜特性(兩性類型和高載流子濃度)、可裂解性、良好的導熱性(約比藍寶石的導熱性大3倍)，以及成熟的工藝技術，矽已經成為襯底的首選。Si襯底的這些優勢提供III族氮化物材料的許多新用途，包括GaN和Si技術的潛在集成。

【發明內容】

[0003]為了解決現有技術中存在的問題，根據本發明的一方面，提供了一種集成電路，包括:娃襯底，具有第一晶格結構；GaN層，設置在所述娃襯底上方並且具有不同於所述第一晶格結構的第二晶格結構；晶格匹配結構，布置在所述矽襯底和所述GaN層之間並且布置成作為所述第一晶格結構與所述第二晶格結構的界面；以及擴散阻擋層，布置在所述矽襯底和所述晶格匹配結構之間，所述擴散阻擋層配置成限制來自所述矽襯底的矽和氧擴散至所述晶格匹配結構。
[0004]在所述的集成電路中，所述擴散阻擋層包括單晶阿爾法或伽馬晶體結構。
[0005]在所述的集成電路中，所述擴散阻擋層包含A1203、SixNy、ZnO、MgO, La2O3或Y203。
[0006]在所述的集成電路中，所述矽襯底是Si (111)。
[0007]在所述的集成電路中，所述晶格匹配結構包括第一區域和第二區域。
[0008]在所述的集成電路中，所述晶格匹配結構包括第一區域和第二區域，其中，所述晶格匹配結構的第一區域包括在第一溫度下形成的第一氮化鋁層和在高於所述第一溫度的第二溫度下形成的第二氮化鋁層。
[0009]在所述的集成電路中，所述晶格匹配結構包括第一區域和第二區域，其中，所述晶格匹配結構的第一區域包括在第一溫度下形成的第一氮化鋁層和在高於所述第一溫度的第二溫度下形成的第二氮化鋁層，其中，所述第一氮化鋁層的厚度為約IOnm至約lOOnm，所述第二氮化招層的厚度為約50nm至約200nm。
[0010]在所述的集成電路中，所述晶格匹配結構的第二區域包括多個梯度AlxGahN層。
[0011]在所述的集成電路中，所述晶格匹配結構的第二區域包括多個梯度AlxGahN層，其中，所述多個梯度AlxGahN層包括約3個至約6個層，所述層的總厚度為約500nm至約lOOOnm。[0012]在所述的集成電路中，所述晶格匹配結構的第二區域包括多個梯度AlxGahN層，其中，所述多個梯度AlxGahN層包括3個層，在第一層中x為約0.9至約0.7，在第二層中X為約0.4至約0.6，而在第三層中X為約0.15至約0.3。
[0013]在所述的集成電路中，所述GaN層的厚度為約I μ m至約3 μ m。
[0014]根據本發明的另一方面，提供了一種用於形成半導體結構的方法，包括:提供矽襯底；形成上覆所述矽襯底的擴散阻擋層，所述擴散阻擋層配置成阻止所述矽襯底的矽和氧擴散穿過所述擴散阻擋層；在所述擴散阻擋層和III族氮化物層之間形成晶格匹配結構；在所述晶格匹配結構上方形成所述III族氮化物層。
[0015]在所述的方法中，形成所述晶格匹配結構包括形成第一區域和第二區域。
[0016]在所述的方法中，形成所述晶格匹配結構包括形成第一區域和第二區域，其中，形成所述第一區域包括在第一溫度下形成第一氮化鋁層以及在高於所述第一溫度的第二溫度下形成第二氮化鋁層。
[0017]在所述的方法中，形成所述晶格匹配結構包括形成第一區域和第二區域，其中，形成所述第一區域包括在第一溫度下形成第一氮化鋁層以及在高於所述第一溫度的第二溫度下形成第二氮化鋁層，其中，在約750°C至約1000°C的溫度下形成所述第一氮化鋁層，以及在約1000°C至約1300°C的溫度下形成所述第二氮化鋁層。
[0018]在所述的方法中，形成所述晶格匹配結構包括形成第一區域和第二區域，其中，形成所述晶格匹配結構的第二區域包括形成多個梯度AlxGahN層。
[0019]在所述的方法中，形成所述III族氮化物層包括形成GaN層。
[0020]所述的方法還包括實施所述擴散阻擋層的沉積後退火。
[0021]所述的方法還包括實施所述擴散阻擋層的沉積後退火，其中，所述沉積後退火的溫度為約600°C至約1300°C，持續時間為約30秒至約1800秒。
[0022]所述的方法還包括實施所述擴散阻擋層的沉積後退火，其中，所述沉積後退火的溫度為約600°C至約1300°C，持續時間為約30秒至約1800秒，其中，所述擴散阻擋層的沉積後退火形成單晶a-Al2O3阻擋層或單晶Y-Al2O3阻擋層。
【專利附圖】

【附圖說明】
[0023]圖1A至圖1I是示出根據本發明形成半導體結構的實施例的步驟的部分截面圖。
[0024]圖2示出根據本發明的用於製造半導體結構的方法的一些實施例的流程圖。
[0025]圖3示出根據本發明的半導體結構的實施例。
【具體實施方式】
[0026]參照附圖描述本說明書，在整個附圖中相似的參考標號通常用於表示相似的元件，並且其中各個結構不必成比例繪製。在下面的描述中，為了解釋說明的目的，闡述許多具體細節以便於理解。但是，對本領域的普通技術人員顯而易見的是，可以使用這些具體細節中的一部分來實踐本文中描述的一個或多個方面。在其他情況下，以框圖形式示出已知結構和器件以便於理解。
[0027]III族氮化物半導體,例如GaN(氮化鎵)、InN(氮化銦)、A1N(氮化鋁)和它們的合金已經成為用於許多光電子應用，尤其是全彩色或白光發光二極體(LED)和藍色雷射二極體(LD)領域中的材料的首選。但是，III族氮化物得到廣泛應用的主要障礙是缺乏合適的用於外延生長的晶格匹配襯底。用於這種應用的典型襯底包括藍寶石、砷化矽鎵和碳化矽。但是，相對於III族氮化物的晶體結構，這些襯底中的每一種都具有嚴重的晶格不匹配。除了晶格不匹配，藍寶石的絕緣性能使得氮化物器件的加工更困難且更昂貴。Si上GaN外延技術作為令人關注的備選方案，其可以使現有的基於Si的微電子技術和由III族氮化物提供的新功能最終結合起來。
[0028]製造Si襯底上的III族氮化物層的一個挑戰包括需要高溫來生長III族氮化物層。矽和氧(O2)的溶解度在III族氮化物層生長溫度(1000°c +)下極高。這可以使得來自III族氮化物層的分子種類從Si襯底材料擴散到III族氮化物層內。這種混合通常被稱為相互擴散。例如，來自襯底的一種或多種雜質(諸如利用矽襯底時的矽或氧)可以相互擴散到III族氮化物層內。結果是在III族氮化物層中非故意摻雜，導致整體器件性能下降。
[0029]因此，參照圖3，本發明涉及集成電路300及其製造方法。集成電路300包括上覆具有第一晶格結構的Si襯底302的擴散阻擋層304。擴散阻擋層304可以被布置成阻止來自Si襯底的Si和O2擴散到具有第二晶格結構的III族氮化物層318內。在一些實施例中，結構還包括晶格匹配結構330，其設置在矽襯底302和III族氮化物層318之間並且被布置成作為襯底302的第一晶格結構和III族氮化物層318的第二晶格結構的界面。晶格匹配結構330包括第一區域308和第二區域314。第一區域308包括在第一溫度下形成的第一 AlN層308 (a)和在高於第一溫度的第二溫度下形成的第二 AlN層308 (b)。第二區域314包括多個梯度AlxGahN層。
[0030]圖1A至圖1I示出根據本發明形成集成電路100的製造方法的多個部分截面圖。在圖1A中，提供具有第一晶格結構的襯底102。當襯底102包括矽襯底時，其優選具有
(111)表面取向，但是也可以使用具有其他表面取向諸如(100)和(110)的娃襯底。在一個實施例中，襯底厚約800nm(納米)至約2000nm。
[0031]可以理解，本文中所提及的「半導體襯底」可以包含任何類型的半導體材料，包括塊狀矽晶圓。此外，術語半導體襯底還可以包括含有非半導體材料(尤其是諸如絕緣體上矽(SOI)、部分SOI襯底中的氧化物；多晶矽；非晶矽或有機材料)的結構。在一些實施例中，半導體襯底還可以包括堆疊或者以其他方式粘附在一起的多個晶圓或管芯。半導體襯底可以包括從矽錠切割的晶圓，和/或在下面的襯底上形成的任何其他類型的半導體/非半導體和/或沉積或生長(例如，外延)層。
[0032]參照圖1B，沉積103上覆襯底102的擴散阻擋層104。在一個實施例中，阻擋層104包含Al203、SixNy、Zn0、Mg0、La203或Y203。在一個實施例中，阻擋層104包括單晶氧化鋁(Al2O3)膜，又稱藍寶石。阻擋層104可以用於阻止來自矽襯底的矽和氧相互擴散到隨後將形成的III族氮化物層(例如氮化鎵(GaN)、氮化鋁(AlN)或氮化銦(InN))內。可以通過許多不同的方法形成阻擋層104。例如，在一個實施例中，通過原子層沉積(ALD)或分子束外延(MBE)形成阻擋層。在採用ALD的一個實施例中，生長溫度可以為約200°C至約400°C，壓力為約100託至約10託，以及生長時間為約5分鐘直至約30分鐘。
[0033]在沉積阻擋層104之後，實施圖1C中的沉積後退火工藝105。在一個實施例中，可以在約600°C至約1300°C的溫度下實施沉積後退火工藝105，並且在一個實施例中，在約900°C的溫度下實施沉積後退火工藝105。退火時間可以介於約30秒至約1800秒的範圍內，並且在一個實施例中，退火時間為約300秒。工藝105將形成C1-Al2O3或Y-Al2O3單晶結構104，。
[0034]然後在Si襯底102和隨後形成的III族氮化物層之間形成晶格匹配結構(圖1F中的130)。晶格匹配結構130充當具有第一晶格結構的Si襯底102和具有不同於第一晶格結構的第二晶格結構的III族氮化物層之間的界面。在一個實施例中，晶格匹配結構130的形成包括形成第一區域(圖1E中的108)和第二區域(圖1F中的114)。
[0035]回到圖1D，實施沉積工藝106以形成晶格匹配結構的第一區域108。第一區域108包括在第一溫度下形成的第一AlN層。因此，在一個實施例中，第一AlN層108(a)可以是低溫AlN(LT-AlN)，其可以在約750°C直至約1100°C的溫度下形成。在一個實施例中，將形成厚度為約IOnm至約IOOnm的LT-A1N 108 (a)，在另一實施例中形成厚度為約50nm的LT-A1N108(a)。在一個實施例中，沉積工藝106可以包括金屬有機化學汽相沉積(MOCVD)工藝。
[0036]然後通過工藝110在第一層108(a)上方形成第二 AlN層108(b)以完成晶格匹配結構的第一區域108的形成，如圖1E所示。在高於形成第一層108(a)的第一溫度的第二溫度下形成第二 AlN層108(b)。因此，在一個實施例中，第二 AlN層108(b)可以是高溫AlN(HT-AlN)，其可以在約1000°C至約1300°C的溫度下形成，在一個實施例中，其厚度為約50nm至約200nm,而在另一實施例中，其厚度為約150nm。
[0037]在圖1F中，通過工藝112形成晶格匹配結構的第二區域114。在一個實施例中，第二區域114包括多個梯度氮化鋁鎵(AlxGahN)層。應當注意到，雖然圖1F示出第二區域114為單層，但第二區域由多個層形成是可以預期的。在一個實施例中，多個層可以包括約三個至約六個層。第二區域114的梯度AlxGapxN層的總厚度為約500nm至約1000nm,並且通過例如MOCVD工藝在約1000°C至約1200°C的溫度下沉積第二區域114的梯度AlxGapxN層。
[0038]「梯度」AlxGahN層意為在層的總厚度中，相應的鋁含量的相對量將隨著在層中的深度而變化。相對量可以隨著遠離矽襯底的距離而逐漸變化以降低晶格參數，從而使得相對濃度逐漸變化。因此，在一個實施例中，其中使用三個AlxGahN層，在第一層中，X可以為約0.9至約0.7。在第二 AlxGahN層中，x可以為約0.4至約0.6，而在第三AlxGa^N層中，X可以為約0.15至0.3。
[0039]在圖1G中，在一個實施例中，然後通過沉積工藝116 (諸如M0CVD)形成上覆晶格匹配結構130的第二區域114的III族氮化物層118。在一個實施例中，III族氮化物層118將包括GaN層。在一個實施例中，III族氮化物層118可以在約1000°C至約1200°C的溫度下形成並且厚度為約Iym至約3 μ m。
[0040]然後通過工藝(未示出)形成上覆III族氮化物層118的有源層122，如圖1H所示。有源層122可以包括例如AlN/AlGaN層。在一個實施例中，可以形成厚度為約IOnm至約40nm的有源層122。
[0041]圖1I示出其中可以利用本文所公開的集成電路100的高電子遷移率電晶體器件(HEMT)的形成。可以採用光刻或電子束光刻工藝形成柵極區128。形成源極區124金屬接觸件和漏極區126金屬接觸件。這通常通過一個或多個工藝(包括光刻或電子束金屬沉積工藝)完成。通常在形成之後對源極124和漏極126區域的材料進行退火。[0042]圖2示出根據本發明的實施例用於形成半導體結構的方法200的一些實施例的流程圖。雖然在下文示出方法200並將其描述為一系列動作或行為，但可以理解，所示出的這些動作或行為的次序並不以限制意義進行解釋。例如，一些動作可以以不同的次序進行和/或與除了本文示出和/或描述的動作或行為以外的其他動作或行為同時進行。此外，不是所有示出的動作都為實施本文描述的一個或多個方面或實施例所必需的。並且，本文描述的一個或多個動作可以以一個或多個分開的動作和/或階段進行實施。
[0043]在步驟202，提供矽襯底。然後在步驟204，在襯底上方形成擴散阻擋層。
[0044]在步驟206，實施擴散阻擋層的沉積後退火(PDA)以形成a-Al2O3或Y-Al2O3單晶結構。
[0045]在步驟208，通過形成第一 AlN層，接著形成上覆第一 AlN層的第二 AlN層來形成上覆擴散阻擋層的晶格匹配結構的第一區域。
[0046]在步驟210，通過形成多個AlxGahN層來形成上覆第一區域的晶格匹配結構的第二區域。
[0047]在步驟212，形成上覆晶格匹配結構的第二區域的III族氮化物層。然後在步驟214，形成上覆III族氮化物層的有源層。
[0048]然後在步驟216，形成源極和漏極區域以及柵極結構。還可以形成互連層以將器件互連起來，如其他工藝步驟也能實現的那樣，但是為了簡明省略了這些步驟。然後方法結束。
[0049]應當理解，根據對說明書和附圖的閱讀和/或理解，本領域的普通技術人員可以想到等效的替換和/或修改。本發明包括所有這些修改和替換，因而通常預期並不用於限制。此外，特定部件或方面可能僅參照若干實施方案中的一種進行公開，這樣的部件或方面可以與可能期望的其他實施方案的一個或多個其他部件和/或方面相結合。並且，就在本文中使用的術語「包含」、「具有」、「與」和/或它們的變體方面來說，這些術語旨在包含在如「包括」的意思中。而且，「示例性」僅意味著是實例，而不是最好的。還可以理解，為了簡明和易於理解的目的，本文中描述的部件、層和/或元件用相對於另一部件、層和/或元件的具體尺寸和/或方向示出，並且實際的尺寸和/或方向可以與本文中示出的顯著不同。
[0050]因此，本發明涉及一種集成電路，該集成電路包括具有第一晶格結構的矽襯底。該集成電路還包括設置在矽襯底上方並且具有不同於第一晶格結構的第二晶格結構的GaN層。該集成電路還包括布置在矽襯底和GaN層之間並且布置成作為第一晶格結構與第二晶格結構的界面的晶格匹配結構。該集成電路還包括布置在矽襯底和晶格匹配結構之間的擴散阻擋層，擴散阻擋層被配置成限制來自矽襯底的矽和氧擴散到晶格匹配結構。
[0051]在另一實施例中，本發明涉及用於形成半導體結構的方法。該方法包括提供矽襯底和形成上覆矽襯底的擴散阻擋層，擴散阻擋層被配置成阻止矽襯底的矽和氧擴散穿過擴散阻擋層。該方法還包括在擴散阻擋層和III族氮化物層之間形成晶格匹配結構。該方法還包括在晶格匹配結構上方形成III族氮化物層。
【權利要求】
1.一種集成電路，包括: 娃襯底，具有第一晶格結構； GaN層，設置在所述矽襯底上方並且具有不同於所述第一晶格結構的第二晶格結構；晶格匹配結構，布置在所述矽襯底和所述GaN層之間並且布置成作為所述第一晶格結構與所述第二晶格結構的界面；以及 擴散阻擋層，布置在所述矽襯底和所述晶格匹配結構之間，所述擴散阻擋層配置成限制來自所述矽襯底的矽和氧擴散至所述晶格匹配結構。
2.根據權利要求1所述的集成電路，其中，所述擴散阻擋層包括單晶阿爾法或伽馬晶體結構。
3.根據權利要求1所述的集成電路，其中，所述晶格匹配結構包括第一區域和第二區域。
4.根據權利要求3所述的集成電路，其中，所述晶格匹配結構的第一區域包括在第一溫度下形成的第一氮化鋁層和在高於所述第一溫度的第二溫度下形成的第二氮化鋁層。
5.根據權利要求4所述的集成電路，其中，所述第一氮化鋁層的厚度為約IOnm至約IOOnm,所述第二氮化招層的厚度為約50nm至約200nm。
6.根據權利要求1所述的集成電路，其中，所述晶格匹配結構的第二區域包括多個梯度 AlxGa1-JiN 層。
7.根據權利要求6所述的集成電路，其中，所述多個梯度AlxGahN層包括3個層，在第一層中X為約0.9至約0.7，在第二層中X為約0.4至約0.6，而在第三層中X為約0.15至約 0.3。
8.一種用於形成半導體結構的方法，包括: 提供娃襯底； 形成上覆所述矽襯底的擴散阻擋層，所述擴散阻擋層配置成阻止所述矽襯底的矽和氧擴散穿過所述擴散阻擋層； 在所述擴散阻擋層和III族氮化物層之間形成晶格匹配結構； 在所述晶格匹配結構上方形成所述III族氮化物層。
9.根據權利要求8所述的方法，其中，形成所述晶格匹配結構包括形成第一區域和第二區域。
10.根據權利要求8所述的方法，還包括實施所述擴散阻擋層的沉積後退火。
【文檔編號】H01L29/06GK103545348SQ201210411732
【公開日】2014年1月29日 申請日期:2012年10月24日 優先權日:2012年7月16日
【發明者】陳祈銘, 邱漢欽, 喻中一, 蔡嘉雄 申請人:臺灣積體電路製造股份有限公司