寬操作範圍數據串並轉換器及數據串並轉換方法

2023-11-11 19:10:47

專利名稱：寬操作範圍數據串並轉換器及數據串並轉換方法
寬操作範圍數據串並轉換器及數據串並轉換方法技術領域
本發明是有關串列數據通訊(serial data communications),特別是關於一種寬 操作範圍數據串並轉換器(deserializer)及寬操作範圍數據串並轉換方法。
背景技術：
數據串並轉換技術常用於串列數據通訊，例如低壓差分信號(LoW Voltage Differential Signaling ;LVDS)接口。舉例來說，參照圖1,在典型的平面顯示器(Flat Panel Display ;FPD) LVDS接口數據鏈結中，有4個數據通道10、12、14、16和I個時脈通道 18介於主機板20和顯示器模塊22之間，FPD鏈結髮送器24串列7個並列數據到I個通道 中，串列數據及時脈經通道10、12、14、16和18傳送到FPD鏈結接收器28，於該處轉回並列 數據。數據和時脈之間的時序關係如圖2所示，在一個時脈周期中，FH)鏈結接收器28接 收到4個通道10、12、14、16的串列數據RAl RA7、RBl RB7、RCl RC7和RDl RD7， 將其各自串並轉換為4個通道的並列數據RA [7:1]、RB [7:1]、RC [7:1]和RD [7:1]輸出，因 此每一串列數據的數據速率(data rate)是時脈頻率的7倍。FTO鏈結接收器28中的數據 串並轉換器如圖3所示，時序控制器30從輸入時脈ck_ref產生14個相位Pl到P14的輸 出時脈，取樣信號產生器32從其產生取樣信號clka〈l>到clka〈7>控制取樣電路34對輸 入串列數據din取樣，因而將串列數據din重排為並列數據D0〈1>到D0〈7>同步於輸出時 脈送出。為了正確地取樣數據，時序控制器30產生的相位Pl到P14必須和輸入的串列數 據流是相關的，然而串列數據din經過數據輸入路徑36會有延遲，此延遲的時間長短是固 定的，導致數據串並轉換器的操作範圍受限於特定的頻段中，當輸入時脈ck_ref的頻率高 於或低於該特定的頻段，取樣數據便會錯誤。圖4、圖5到圖6說明此現象。參照圖4，由於 數據輸入路徑36造成的延遲，延遲後的串列數據dina落後輸入串列數據din約1. 66ns，當 數據串並轉換器操作於70MHz時，時脈周期約為14. 3ns，串列數據din遭受的延遲未超過 一個位，取樣信號clka〈7>及clka〈6>的上升緣各自對準其對應位的波形中心，因此能正確 地取樣數據。但是當輸入時脈ck_ref的頻率提高到142. 8MHz時，如圖5所示，時脈周期約 為7ns,取樣信號clka〈7>及clka〈6>的上升緣已經不在其各自對應位的波形中，而是在後 一個位中，因此取樣數據錯誤。反之，當輸入時脈ck_ref的頻率降低到IOMHz時，如圖6所 示，時脈周期約為100ns，取樣信號clka〈7>及clka〈6>的上升緣又各自超前其對應的位，因 此也是取樣數據錯誤。發明內容
本發明的目的之一，在於提出一種使延遲後的數據自動調整到適配取樣信號的位 置的數據串並轉換器。
本發明的目的之一，在於提出一種具寬操作範圍的數據串並轉換器。
根據本發明，一種寬操作範圍的數據串並轉換器包括第一延遲元件動態延遲串列 數據，取樣電路因應取樣信號對延遲後的串列數據取樣而產生並列數據，時序控制器控制該取樣信號的時序及該第一延遲元件延遲該串列數據的時間，使該延遲後的串列數據自動 調整到適配該取樣信號的位置。
根據本發明，一種數據串並轉換方法包括動態調整串列數據的延遲，使延遲後的 串列數據自動調整到適配取樣信號的位置，以及因應該取樣信號對該延遲後的串列數據取 樣而產生並列數據。
由於串列數據的延遲是追蹤時序控制器產生的輸出時脈的相位，因此延遲後的串 列數據會自動調整到適配取樣信號的位置，進而使數據串並轉換器可操作於更高及更低的 頻率，擴展其操作範圍。


圖1是平面顯示器的LVDS接口數據鏈結構造；
圖2是圖1中的數據和時脈的時序圖3是習知的數據串並轉換器；
圖4是圖3的數據串並轉換器操作於70MHz的時序圖5是圖3的數據串並轉換器操作於142. 8MHz的時序圖6是圖3的數據串並轉換器操作於IOMHz的時序圖7是本發明的數據串並轉換器；
圖8是圖7的數據串並轉換器操作於70MHz的時序圖9是圖7的數據串並轉換器操作於166. 66MHz的時序圖10是圖7的數據串並轉換器操作於166. 66MHz時輸出數據的時序圖
圖11是圖7的數據串並轉換器操作於142. 8MHz的時序圖12是圖7的數據串並轉換器操作於142. 8MHz的時序圖13是圖7的數據串並轉換器操作於142. SMHz時輸出數據的時序圖
圖14是圖7的數據串並轉換器操作於111.1MHz的時序圖15是圖7的數據串並轉換器操作於111.1MHz的時序圖16是圖7的數據串並轉換器操作於111.1MHz時輸出數據的時序圖
圖17是圖7的數據串並轉換器操作於20MHz的時序圖18是圖7的數據串並轉換器操作於20MHz的時序圖19是圖7的數據串並轉換器操作於20MHz時輸出數據的時序圖20是圖7的數據串並轉換器操作於IOMHz的時序圖21是圖7的數據串並轉換器操作於IOMHz時輸出數據的時序圖22是圖7的數據串並轉換器的進一步改良。
附圖標號
10、12、14、16數據通道
18時脈通道
20主機板
22顯示器模塊
24FPD鏈結髮送器
28FPD鏈結接收器
30時序控制器
32取樣信號產生器
34取樣電路
36數據輸入路徑
38第一延遲元件
40時序控制器
42偏壓產生模塊
44電壓控制延遲線路
46第二延遲元件
48電壓電流轉換器
50差分/單一信號轉換器
54相位頻率檢測器
56電荷泵
58偏壓產生器
60延遲單元
62電壓轉電流裝置
64電流轉電壓裝置
Pl P14 相位
clka clka〈7> 取樣信號
ck_ref輸入時脈
din串列數據
dina延遲的串列數據
D0 D0〈7> 並列數據
Dctrl控制信號
VBP、VBN 偏壓
Cctrl 電容
Vctrl控制電壓具體實施方式
圖7是本發明的實施例，相較於圖3的數據串並轉換器，此實施例在數據輸入路徑 36上增加第一延遲元件38，受控制信號Dctrl控制對串列數據din的延遲時間，因此數據 輸入路徑36的有效延遲時間是可動態調整的，亦即，延遲後的串列數據dina與原來的串列 數據din之間的時間差是可變動的。
除了動態調整串列數據din的延遲之外，此數據串並轉換器的原理和操作可以和 圖3的電路完全相同。取樣電路34連接第一延遲元件38，因應取樣信號clka〈l>到clka〈7> 對延遲後的串列數據dina取樣而產生並列數據D0〈1>到D0〈7>。時序控制器40除了延遲 輸入時脈ck_ref產生相位Pl到P14的輸出時脈以外，還產生給第一延遲元件38的控制信 號Dctrl。取樣信號產生器32連接取樣電路34及時序控制器40,根據輸出時脈產生取樣 信號clka〈l>到clka〈7>。在時序控制器40中，偏壓產生模塊42根據輸入時脈ck_ref及輸出時脈產生偏壓VBP及VBN，電壓控制延遲線路44包括一串第二延遲元件46遞延輸入時脈ck_ref而產生14個差分時脈，以及電壓電流轉換器48控制每一個第二延遲元件46 的延遲時間，差分/單一信號轉換器50將該等差分時脈轉換為相位Pl到P14的輸出時脈。 偏壓產生模塊42包括相位頻率檢測器54根據輸入時脈ck_ref及輸出時脈控制電荷泵56 對電容Cctrl充放電而產生控制電壓Vctrl，以及偏壓產生器58根據控制電壓Vctrl產生偏壓VBP及VBN。由於偏壓VBP及VBN控制第二延遲元件46的延遲時間，因此控制相位Pl 到P14彼此之間的延遲時間，進而控制取樣信號clka〈l>到clka〈7>的時序。在此實施例中，電壓電流轉換器48及該串第二延遲元件46建立起14個延遲單元60，第一延遲元件38 包括延遲單元60的複本或有同等效果的延遲元件，且控制信號Dctrl即偏壓VBP及VBN，因此延遲後的串列數據dina和取樣信號clka〈l>到clka〈7>有相同的延遲控制而具相關性。 當輸入時脈ck_ref的頻率改變時，從其產生的輸出時脈和控制信號Dctrl跟著改變，因此取樣信號clka〈l>到clka〈7>的時序和第一延遲元件38的延遲時間跟著改變，使得延遲串列數據dina自動調整到適配取樣信號clka〈l>到clka〈7>的位置。如此，數據串並轉換器可操作於更高及更低的頻率，其操作範圍變寬。此實施例是以延遲鎖定迴路(Delay Locked Loop ；DLL)來產生取樣信號clka〈l>到clka〈7>，本領域技術人員當知，在其他實施例中，亦可改用鎖相迴路(Phase Locked Loop ；PLL)來實現。
參照圖8，當圖7的數據串並轉換器操作於70MHz時，串列數據din被延遲約1.64ns,此時取樣信號clka〈7>及clka〈6>可正確地取樣數據。當輸入時脈ck_ref提高到 166. 66MHz時，如圖9所示，時脈周期約為6ns，串列數據din的延遲時間自動調整為954ps， 因此取樣信號clka〈7>及clka〈6>仍然對準其各自對應的位，數據串並轉換器能產生正確的並列數據D0〈1> D0〈7>，如圖10所示。圖11及圖12是輸入時脈ck_ref為142.8MHz 時，小尺度及大尺度的時序圖，此時的時脈周期約為7ns，串列數據din的延遲時間自動調整為1ns，因此取樣信號clka〈l> clka〈7>仍然能正確地取樣，如圖13所示。圖14及圖15是輸入時脈ck_ref為111.1MHz時，小尺度及大尺度的時序圖，此時的時脈周期約為 9ns,串列數據din的 延遲時間自動調整為1. 4ns,因此取樣信號clka〈l> clka〈7>仍然能正確地取樣，如圖16所示。當輸入時脈ck_ref降低到20MHz時，圖17及圖18是小尺度及大尺度的時序圖，時脈周期約為50ns，串列數據din的延遲時間自動調整為5. 76ns，取樣信號clka〈l> clka〈7>仍然能正確地取樣,如圖19所示。當輸入時脈ck_ref再進一步降到 IOMHz時，如圖20所示，時脈周期約為100ns，串列數據din的延遲時間自動調整為9. 97ns， 取樣信號clka〈l> clka〈7>仍然能正確地取樣，如圖21所示。
參照圖22，在控制信號Dctrl從時序控制器40傳遞到第一延遲元件38的路徑上， 為了避免受到噪聲幹擾，在時序控制器40端使用電壓轉電流裝置62將偏壓VBP及VBN轉為電流信號，在第一延遲元件38端再使用電流轉電壓裝置64將該電流信號轉成電壓電流。 電壓轉電流裝置62亦可整合在時序控制器40內。電流轉電壓裝置64亦可整合在第一延遲元件38內。
以上對於本發明的較佳實施例所作的敘述為闡明的目的，無意限定本發明精確地為所揭露的形式，基於以上的教導或從本發明的實施例學習而作修改或變化是可能的，實施例係為解說本發明的原理以及讓本領域的技術人員以各種實施例利用本發明在實際應用上而選擇及敘述，本發明的技術思想由權利要求及其均等來決定。
權利要求
1.一種寬操作範圍數據串並轉換器，其特徵在於，用來將串列數據轉換為並列數據，所述數據串並轉換器包括第一延遲元件，動態延遲所述串列數據；取樣信號產生器，產生取樣信號；取樣電路，連接所述第一延遲元件及所述取樣信號產生器，因應所述取樣信號對延遲後的串列數據取樣而產生所述並列數據；時序控制器，連接所述第一延遲元件及所述取樣電路，控制所述取樣信號的時序及所述第一延遲元件延遲所述串列數據的時間，使所述延遲後的串列數據自動調整到適配所述取樣信號的位置。
2.如權利要求1所述的寬操作範圍數據串並轉換器，其特徵在於，所述時序控制器包括偏壓產生模塊，根據輸入時脈產生偏壓；電壓控制延遲線路，連接所述偏壓產生模塊，根據所述偏壓延遲所述輸入時脈產生多個差分時脈；以及差分/單一信號轉換器，連接所述電壓控制延遲線路，從所述差分時脈產生具多個相位的輸出時脈給所述取樣電路，所述多個相位決定所述取樣信號的時序。
3.如權利要求2所述的寬操作範圍數據串並轉換器，其特徵在於，所述時序控制器根據所述偏壓調整所述第一延遲元件延遲所述串列數據的時間。
4.如權利要求3所述的寬操作範圍數據串並轉換器，其特徵在於，所述串並轉換器更包括電壓轉電流裝置，連接所述偏壓產生模塊，將所述偏壓轉換成電流信號；以及電流轉電壓裝置，連接所述電壓轉電流裝置及所述第一延遲元件，將所述電流信號轉換成電壓信號調整所述第一延遲元件延遲所述串列數據的時間。
5.如權利要求2所述的寬操作範圍數據串並轉換器，其特徵在於，所述偏壓產生模塊包括電荷泵；電容，連接所述電荷泵；相位頻率檢測器，連接所述電荷泵，根據所述輸入時脈及所述輸出時脈控制所述電荷泵對所述電容充放電而產生控制電壓；以及偏壓產生器，連接所述電容，根據所述控制電壓產生所述偏壓。
6.如權利要求2所述的寬操作範圍數據串並轉換器，其特徵在於，所述電壓控制延遲線路包括一串第二延遲元件，遞延所述輸入時脈而產生所述差分時脈；以及電壓電流轉換器，連接所述串第二延遲元件及所述偏壓產生模塊，根據所述偏壓控制所述串第二延遲元件每一個的延遲時間，因而控制所述取樣信號的時序。
7.如權利要求6所述的寬操作範圍數據串並轉換器，其特徵在於，所述電壓電流轉換器及所述串第二延遲元件建立起多個延遲單元，每一所述延遲單元產生所述差分時脈的其中一個。
8.如權利要求7所述的寬操作範圍數據串並轉換器，其特徵在於，所述第一延遲元件包括所述延遲單元的複本受所述偏壓控制以決定其延遲時間。
9.一種寬操作範圍數據串並轉換方法，其特徵在於，用來將串列數據轉換為並列數據， 所述寬操作範圍數據串並轉換方法包括下列步驟(a)動態延遲所述串列數據；(b)因應取樣信號對延遲後的串列數據取樣而產生所述並列數據；以及(c)控制所述取樣信號的時序及所述串列數據的延遲時間，使所述延遲後的串列數據自動調整到適配所述取樣信號的位置。
10.如權利要求9所述的寬操作範圍數據串並轉換方法，其特徵在於，所述步驟(c)包括下列步驟從輸入時脈產生所述取樣信號；控制所述取樣信號相對於所述輸入時脈的延遲時間；以及根據所述取樣信號相對於所述輸入時脈的延遲時間決定所述串列數據的延遲時間。
全文摘要
本發明提供一種寬操作範圍數據串並轉換器及數據串並轉換方法。該寬操作範圍數據串並轉換器對輸入串列數據流取樣以產生並列數據流輸出，且控制取樣信號的時序及輸入數據的延遲時間，因而使延遲後的數據自動調整到適配取樣信號的位置，進而使該數據串並轉換器能操作於更高及更低的頻率，擴展其操作範圍。
文檔編號H03M9/00GK103023513SQ20111031409
公開日2013年4月3日 申請日期2011年10月17日 優先權日2011年9月23日
發明者李維傑 申請人:立錡科技股份有限公司