顯示裝置及其柵極信號產生方法

2023-11-06 15:02:12 1

專利名稱：顯示裝置及其柵極信號產生方法
顯示裝置及其柵極信號產生方法
技術領域：
本發明是有關於一種顯示裝置及其柵極信號產生方法，且特別是有關於一種可應用於不同驅動方式的顯示裝置及其柵極信號產生方法。
背景技術：
近年來，隨著半導體科技蓬勃發展，攜帶型電子產品及平面顯示器產品也隨的興起。而在眾多平面顯示器的類型當中，液晶顯示器(Liquid Crystal Display, LCD)基於其低電壓操作、無輻射線散射、重量輕以及體積小等優點，隨即已成為顯示器產品的主流。也亦因如此，無不驅使著各家廠商針對液晶顯示器的開發技術要朝向微型化及低製作成本發展。為了要將液晶顯示器的製作成本壓低，直接在顯示面板上製作陣列上柵極驅動器(gate on array),藉以窄化邊框(slim border),從而達到降低液晶顯示器的製作成本的目的。然而，由於移位暫存器為利用形成於基板上的薄膜電晶體(thin-film transistor)來構成，因此移位暫存器的驅動能力會礙於薄膜電晶體的製程而受限。並且為了提高良好的視角效果，用於解決色偏的像素設計也持續被提出，因此需要更多的掃描信號提供單一像素進行充電及電荷分享.此外，柵極驅動電路通常針對單一種驅動方式來設計，以致於移位暫存器的通用性法應用於不同的畫面更新率。

發明內容本發明提供一種顯示裝置及其柵極信號產生方法，可通過調整時序信號的重疊關係及調整時序信號的致能期間，可對應不同頻率調整驅動方式，藉以調整主柵極信號的重疊關係及致能期間，以及次柵極信號的重疊關係及致能期間。本發明提出一種顯示裝置，包括一時序控制器、一像素陣列及一柵極驅動電路。時序控制器用以提供多個時序信號，像素陣列具有多個像素，柵極驅動電路電性連接時序控制器及像素陣列，包括多個移位暫存電路。第N級移位暫存電路包括一第一移位暫存器及一第二移位暫存器。第一移位暫存器用以產生一第N級主柵極信號。第二移位暫存器用以產生第N級次柵極信號。時序控制器依據顯示裝置之一畫面更新率調整這些時序信號的重疊關係，且N為自然數。在本發明的一實施例中,第一移位暫存器以及第二移位暫存器分別包括一上拉單元、一驅動單元、一輔助驅動單元、一第一控制單元、一第二控制單元、一第一輔助下拉單元、一第二輔助下拉單元及一下拉單元。上拉單元依據第N-I個參考信號、第N-2個參考信號、第N-4個參考信號、第N-5個參考信號及第N+4個參考信號抬升一驅動電壓Q。驅動單元接收一第一時序信號，依據驅動電壓及第一時序信號輸出第N級的主柵極信號或次柵極信號。輔助驅動單元接收第一時序信號，依據驅動電壓及第一時序信號輸出第N級參考信號。第一控制單元接收且依據一第一低頻信號產生一第一控制信號。第二控制單元接收且依據一第二低頻信號產生一第二控制信號。第一輔助下拉單元電性連接至一第一低電壓、一第二低電壓及第一控制信號，依據第一控制信號下拉第N級參考信號及第N級的主柵極信號或次柵極信號。第二輔助下拉單元電性連接至第一低電壓、第二低電壓及第二控制信號，依據第二控制信號下拉第N級參考信號及第N級的主柵極信號或次柵極信號。下拉單元接收第二低電壓及第N+4個參考信號，且依據第N+4個參考信號下拉驅動電壓及第N級的主柵極信號或次柵極信號。本發明提出一種顯示裝置的柵極信號產生方法，顯示裝置包括一像素陣列、一時序控制器及一柵極驅動電路，柵極信號產生方法包括下列步驟。時序控制器用以提供一起始信號以及多個時序信號。時序控制器依據顯示裝置之一畫面更新率調整起始信號的致能期間，並且調整這些時序信號的致能期間及重疊關係。柵極驅動電路依據這些時序信號提供多個主柵極信號以及多個次柵極信號至像素陣列。基於上述，實施例的顯示裝置及其柵極信號產生方法，時序控制器依據顯示裝置之一畫面更新率調整起始信號與這些時序信號的致能期間與重疊關係。藉此，可調整主柵極信號的致能期間與重疊關係，以及調整虛擬次柵極信號及次柵極信號的致能期間與重疊 關係，因此可增加柵極驅動電路的通用性。為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖I為依據本發明一實施例的顯示裝置的系統示意圖。圖2為依據本發明一實施例的柵極驅動電路的系統示意圖。圖3A為依據本發明一實施例的第一移位暫存器的電路示意圖。圖3B為依據本發明一實施例的第二移位暫存器的電路示意圖。圖4A及圖4B為依據本發明一實施例的顯示裝置於畫面更新率為60Hz的驅動波形示意圖。圖5A及圖5B為依據本發明一實施例的顯示裝置於畫面更新率為120Hz的驅動波形示意圖。圖6A及圖6B為依據本發明一實施例的顯示裝置於畫面更新率大於120Hz的驅動波形示意圖。圖7為依據本發明一實施例的像素的電路示意圖。圖8為依據本發明一實施例的顯示裝置的柵極信號產生方法的流程圖。主要元件符號說明100 :顯示裝置110:時序控制器120 :顯示面板121、200 :柵極驅動電路123 :像素陣列130 :源極驅動器131 :第一柵極線133 :數據線
135 :第二柵極線211 216 :虛擬第二移位暫存器221 223、300a :第一移位暫存器231 233、300b :第二移位暫存器310 :上拉單元320 :驅動單元330 :輔助驅動單元340 :第一控制單元·
350 :第二控制單元360 :第一輔助下拉單元370 :第二輔助下拉單元380 :下拉單元Cl、CA、CB:電容CLCl :第一液晶電容CLC2:第二液晶電容CSTl :第一儲存電容CST2:第二儲存電容DSl DS6 :虛擬次柵極信號DSTl DST6 :虛擬參考信號G、G1 G3、G(n):主柵極信號HCl HC6、HCi :時序信號K :第二控制信號LCl :第一低頻信號LC2:第二低頻信號P :第一控制信號PX :像素Q (η):驅動電壓S、SI S3 :次柵極信號SRCl SRC3 :移位暫存電路SSTl SST3 :次參考信號STl ST3、ST (n)、ST (n_l)、ST (n-2)、ST (n_3)、ST (n-4)、ST (n-5)、ST (n+1)、ST (n+2)、ST (n+3)、ST (n+4):主參考信號STV :起始信號Tl T21:電晶體Vcom:共電壓端VP:像素電壓VSSl :第一低電壓VSS2:第二低電壓S810、S820、S830 :步驟具體實施方式
圖I為依據本發明一實施例的顯示裝置的系統示意圖。請參照圖1，在本實施例中，顯示裝置100包括時序控制器110、顯示面板120及源極驅動電路130。源極驅動電路130電性連接時序控制器110，以受控於時序控制器110提供多個像素電壓VP0顯示面板120包括柵極驅動電路121及像素陣列123。柵極驅動電路121電性連接時序控制器110，以接收時序控制器110所提供的起始信號STV、第一低頻信號LC1、第二低頻信號LC2及多個時序信號HCl HC6，且依據起始信號STV、第一低頻信號LCl、第二低頻信號LC2及時序信號HCl HC6提供多個主柵極信號G及多個次柵極信號S。其中,第一低頻信號LC1、第二低頻信號LC2可以互為反相信號。像素陣列123包括多條第一柵極線131、多條數據線133、多條第二柵極線135及陣列排列的多個像素PX。每一第一柵極線131用以接收對應的主柵極信號G，每一數據線 133用以接收對應的像素電壓VP，每一第二柵極線用135用以接收對應的次柵極信號S。並且，每一像素PX電性連接對應的第一柵極線131以接收對應的主柵極信號G，電性連接對應的數據線133以接收對應的像素電壓VP，電性連接對應的第二柵極線用135以接收對應的次柵極信號S。圖2為依據本發明一實施例的柵極驅動電路的系統示意圖。請參照圖I及圖2，在本實施例中，柵極驅動電路121可以柵極驅動電路200來實現。柵極驅動電路200包括多級移位暫存電路(如SRCl SRC3)，每一級移位暫存電路包括第一移位暫存器(如221 223)及第二移位暫存器(如231 233)。每一第一移位暫存器(如221 223)接收時序信號HCl HC6的其中之一、第一低頻信號LCl及第二低頻信號LC2，用以依據所接收的時序信號(如HCl HC6)、第一低頻信號LCl及第二低頻信號LC2產生對應的主柵極信號(如Gl G3)及主參考信號(如STl ST3)。其中，第I級移位暫存電路SRCl及第2級移位暫存電路SRC2的第一移位暫存器221及222更接收起始信號STV,以更依據起始信號STV產生主柵極信號Gl、G2及主參考信號ST1、ST2。每一第二移位暫存器(如231 233)接收時序信號HCl HC6的其中之一、第一低頻信號LCl及第二低頻信號LC2，用以依據所接收的時序信號(如HCl HC6)、第一低頻信號LCl及第二低頻信號LC2產生對應的次柵極信號(如SI S3)及次參考信號(如SSTl SST3)。並且於所述多個移位暫存電路(如SRCl SRC3)的前後分別包含多個虛擬第二移位暫存器211 216。虛擬第二移位暫存器211 216分別接收對應的時序信號HCl HC6，第一低頻信號LCl及第二低頻信號LC2，用以依據時序信號HCl HC6、第一低頻信號LCl及第二低頻信號LC2產生多個虛擬次柵極信號DSl DS6及多個虛擬參考信號DSTl DST6。其中虛擬第二移位暫存器211及212接收起始信號STV,以更依據起始信號STV產生虛擬次柵極信號DS1、DS2及虛擬參考信號DST1、DST2。在本實施例中，這些移位暫存電路(如SRCl SRC3)的第一移位暫存器(如221 223)為依序觸發，以依序提供致能的主柵極信號(如Gl G3)及主參考信號(如STl ST3);虛擬第二移位暫存器211 216及移位暫存電路(如SRCl SRC3)的第二移位暫存器(如231 233)為依序觸發，以依序提供致能的虛擬次柵極信號DSl DS6及次柵極信號(如SI S3)，以及依序提供致能的虛擬參考信號DSTl DST6及次參考信號(如 SSTl SST3)。圖3A為依據本發明一實施例的第一移位暫存器的電路示意圖。請參照圖3A，第一移位暫存器300a包括上拉單元310、驅動單元320、輔助驅動單元330、第一控制單元340、第二控制單元350、第一輔助下拉單元360、第二輔助下拉單元370及下拉單元380。上拉單元310 依據主參考信號 ST (n-1)、ST (n-2)、ST (n-4)、ST (n-5)及 ST (n+4)抬升驅動電壓Q (η),其中主參考信號ST(n-l)表不前一級第一移位暫存器(如221 223)所提供，主參考信號ST (n+1)表示後一級第一移位暫存器(如221 223)所提供，其餘可以此類推，且η為一自然數。驅動單元320接收時序信號HCi，其中i=l 6。亦即，驅動單元320接收時序信號HCl HC6的其中之一。驅動單元320依據驅動電壓Q(η)及所接收的時序信號(如HCl HC6)輸出對應的主柵極信號G(η)。輔助驅動單元330接收時序信號HCl HC6的其中之一，且依據驅動電壓Q(η)及所接收的時序信號(如HCl HC6)輸出輸出對應的主參考信號ST (η)。
第一控制單元340接收且依據第一低頻信號LCl產生第一控制信號P。第二控制單元350接收且依據第二低頻信號LC2產生第二控制信號K。第一輔助下拉單元360電性連接至第一低電壓VSS1、第二低電壓VSS2及第一控制信號P，以依據第一控制信號P下拉主參考信號ST (η)及主柵極信號G (η)。第二輔助下拉單元370電性連接至第一低電壓VSS1、第二低電壓VSS2及第二控制信號K，以依據第二控制信號K下拉主參考信號ST (η)及主柵極信號或次柵極信號G (η)。下拉單元380接收第二低電壓VSS2及主參考信號ST (n+4)，且依據主參考信號ST (n+4)下拉驅動電壓Q (η)及主柵極信號G (η)。進一步來說，上拉單元310包括電晶體Tl Τ7。電晶體Tl具有接收主參考信號ST(n-2)的第一端、接收主參考信號ST(n-4)的控制端及第二端。電晶體T2具有接收主參考信號ST(n-4)的第一端、第二端以及電性連接電晶體Tl的第二端的控制端。電晶體T3具有接收主參考信號ST(n-4)的第一端、接收主參考信號ST(n-5)的控制端及電性連接電晶體T2的第二端的第二端。電晶體T4具有接收主參考信號ST(n-4)的第一端、接收主參考信號ST (n_l)的控制端及電性連接電晶體T2的第二端的第二端。電晶體T5具有接收主參考信號ST(n-4)的第一端、接收主參考信號ST(n+4)的控制端及電性連接電晶體T2的第二端的第二端。電晶體T6具有接收主參考信號ST (n-2)的第一端、電性連接電晶體T2的第二端的控制端及輸出驅動電壓Q(n)的第二端。電晶體T7具有接收主參考信號ST(n-l)的第一端與控制端及電性連接電晶體T6的第二端的第二端。驅動單元320包括電晶體T8，具有接收時序信號HCi的第一端、接收驅動電壓Q(η)的控制端及輸出主柵極信號G(n)的第二端。此外，驅動單元320更可包含電容Cl電性連接於電晶體T8的控制端與電晶體T8的第二端之間。輔助驅動單元330包括電晶體T9具有接收時序信號HCi的第一端、接收驅動電壓Q(η)的控制端及輸出主參考信號ST (η)的
A-Ap ~·上山
弟一犧。第一控制單元340及第二控制單元350分別包括TlO Τ13。電晶體TlO具有接收第一低頻信號LCl或第二低頻信號LC2的第一端與控制端以及第二端，其中第一控制單元340的電晶體TlO的第一端接收第一低頻信號LC1，第二控制單元350的電晶體TlO的第一端接收第二低頻信號LC2。電晶體T12具有電性連接電晶體TlO的第一端的第一端、電性連接電晶體TlO的第二端的控制端及輸出第一控制信號P或第二控制信號K的第二端，其中第一控制單元340的電晶體T12的第二端輸出第一控制信號P，第二控制單元350的電晶體T12的第二端輸出第二控制信號K。電晶體Tll具有電性連接電晶體TlO的第二端的第一端、接收驅動電壓Q(n)的控制端及電性連接至第一低電壓VSSl的第二端。電晶體T13具有電性連接電晶體T12的第二端的第一端、電性連接電晶體Tll的控制端的控制端及電性連接至第一低電壓VSSl的第
~· -5.JJU
-~ 觸 O·
第一輔助下拉單元360及第二輔助下拉單元370分別包括T14 T16。電晶體T14具有電性連接至驅動電壓Q (η)的第一端、接收第一控制信號P或第二控制信號K的控制端及接收主參考信號ST (η)的第二端，其中第一輔助下拉單元360的電晶體Τ14的控制端接收第一控制信號P、第二輔助下拉單元370的電晶體Τ14的控制端接收第二控制信號K。電晶體Τ15具有電性連接至主柵極信號G (η)的第一端、電性連接至電晶體Τ14的控制端的控制端及電性連接至第二低電壓VSS2的第二端。電晶體Τ16具有接收主參考信號ST(η)的第一端、電性連接電晶體Τ14的控制端的控制端及電性連接至第一低電壓VSSl的第二端。下拉單元380包括電晶體Τ17及Τ18。電晶體Τ17具有電性連接驅動電壓Q (η)的第一端、接收主參考信號ST(n+4)的控制端及電性連接至第二低電壓VSS2的第二端。電晶體T18具有電性連接主柵極信號G (η)的第一端、電性連接電晶體Τ17的控制端的控制端及電性連接至第二低電壓VSS2的第二端。在本實施例中，第一低電壓VSSl以及第二低電壓VSS2的電壓準位低於接地電位，並且可設定第一低電壓VSSl不大於第二低電壓VSS2,例如是第二低電壓VSS2等於第一低電壓VSSl或者是第二低電壓VSS2大於第一低電壓VSS1，以降低電晶體Τ15、Τ17及Τ18為不導通時的漏電流。圖3Β為依據本發明一實施例的第二移位暫存器的電路示意圖。在本實施例中，第二移位暫存器300b為虛擬第二移位暫存器211 216及第二移位暫存器(如231 233)的電路結構，其相似於第一移位暫存器300a，然而第一移位暫存器300a所標示的主參考信號ST(n-5)、主參考信號ST(n-4)、主參考信號ST(n-2)、主參考信號ST(η-1)、主參考信號ST (η)、主參考信號ST (n+4)及主柵極信號G (η)則對應地更換為次參考信號SST (η_5)、次參考信號SST (n-4)、次參考信號SST (n-2)、次參考信號SST (n_l)、次參考信號SST (η)、次參考信號SST (n+4)及次柵極信號S (η)。圖4Α及圖4Β為依據本發明一實施例的顯示裝置於畫面更新率為60Hz的驅動波形示意圖。請參照圖3Α、圖3Β、圖4Α及圖4Β，以主柵極信號為例，當像素進行充電時，在本實施例中，這些第一移位暫存器(如221 223)為依據對應的時序信號HCl HC6輸出對應的主參考信號(如ST (n-5) ST (n+4))及主柵極信號(如Gl G3)。並且，在畫面更新率為60Hz (對應第一頻率)，設定時序信號HCl HC6的致能期間互不重疊，以致於本實施例的這些第一移位暫存器(如221 223)所輸出的多個主參考信號(如ST (n-5) ST(n+4))的致能期間互不重疊且以及所輸出的主柵極信號(如Gl G3)的致能期間互不重疊。請參照圖3A及圖4A，當主參考信號ST(n_5)為致能時，電晶體T3會導通；當主參考信號ST (n-4)為致能時，電晶體Tl會導通。然而，由於主參考信號ST (n-5) ST(n_2)互不重疊，因此在主參考信號ST (n-1)致能前，電晶體T1-T6不會拉抬驅動電壓Q (η)。在主參考信號ST (η-I)致能時，電晶體T7導通，而致能的主參考信號ST (η-I)會對電容Cl進行充電，進而拉抬驅動電壓Q (η)，並且在驅動電壓Q (η)大於電晶體Τ8及T9的臨界電壓時，電晶體Τ8及T9會導通。接著，在電晶體Τ8及T9的第一端所接收的時序信號HCi致能時，電晶體Τ8的第二端會輸出致能的主柵極信號G(n)，電晶體T9的第二端會輸出致能的主參考信號ST(η)。此時，由於電容Cl的跨壓的緣故，驅動電壓Q(n)會被抬得更高，以致於第一控制單元340及第二控制單元350無法致能第一控制信號P及第二控制信號K。因此，致能的主柵極信號 G (η)、致能的主參考信號ST (η)及驅動電壓Q (η)不會被第一輔助下拉單元360及第二輔助下拉單元370拉低其電壓準位。在電晶體Τ8及T9的第一端所接收的時序信號HCi禁能時，第一控制單元340及第二控制單元350分別依據第一低頻信號LCl、第二低頻信號LC2對應地致能第一控制信號P及第二控制信號K。在此，假設第一低頻信號LC1、第二低頻信號LC2互為反相信號，則第一控制信號P及第二控制信號K的其中之一會致能，主柵極信號G (η)、主參考信號ST (η)及驅動電壓Q(n)會被第一輔助下拉單元360或第二輔助下拉單元370拉低其電壓準位。在主參考信號ST (n+4)致能時，下拉單元380會導通而拉低驅動電壓Q (η)及主柵極信號G (η)的電壓準位；並且，電晶體Τ5會導通以拉低電晶體Τ6的控制端的電壓準位。在本實施例中，第二移位暫存器(如231 233)的運作相似於第一移位暫存器(如221 223)，亦即次參考信號SST (n-5) SST (n+4)的致能期間為互不重疊，以致於虛擬次柵極信號DSl DS6及次柵極信號(如SI S3)互不重疊。依據圖4B所示，每一主柵極信號(如Gl G3)不重疊於對應的次柵極信號(如SI S3),並且每一主柵極信號(如Gl G3)先於對應的次柵極信號(如SI S3)。而每一主柵極信號(如Gl G3)致能期間大致會先於對應的次柵極信號(如SI S3) 6級，例如主柵極信號Gl的致能期間約與虛擬次柵極信號DSl重疊，虛擬參考信號DSTl等同於次參考信號SST (1-6)。依據上述，在某些實施例中，電晶體T17的控制端所接收的主參考信號ST(n+4)可以次參考信號SST(n-2)替代，但本發明實施例不以此為限。在本發明的實施例中，第一移位暫存器(如221 223)可能沒有先前的主參考信號ST可以參照，此時可參照起始信號STV而運作。依據上述，為了電路運作的需求，當畫面更新率為60HZ時，除了使時序信號HCl HC6的致能期間互不重疊，更使起始信號STV的下降緣與時序信號HCl的下降緣同步。圖5A及圖5B為依據本發明一實施例的顯示裝置於畫面更新率為120Hz的驅動波形示意圖。請參照圖3A、圖3B、圖5A及圖5B，在本實施例中，以六個時序信號(HCl HC6)為例，每一時序信號(如HCl HC6)的致能期間的前半部分與前一時序信號(如HCl HC6)的致能期間重疊，每一時序信號(如HCl HC6)的致能期間的後半部與下一時序信號(如HCl HC6)的致能重疊。例如，時序信號HC2的致能期間的前半部分與時序信號HCl的致能期間重疊，時序信號HC2的致能期間的後半部與時序信號HC3的致能期間重疊。 依據上述，在畫面更新率為120Hz (對應第二頻率)，本實施例的這些第一移位暫存器(如221 223)所輸出的多個主參考信號(如ST(n-5) ST(n+4))的致能期間會相互重疊且以及所輸出的主柵極信號(如Gl G3)的致能期間會相互重疊。請參照圖3A及圖5A，當主參考信號ST (n-5)為致能時，電晶體T3會導通。當主參考信號ST (n-4)為致能時，電晶體Tl會導通，並且致能的主參考信號ST (n-4)會通過導通的電晶體T3拉抬電晶體T6的控制端的電壓準位，以致於電晶體T6會導通；當主參考信號ST(n-2)為致能時，致能的主參考信號ST(n-2)可通過仍為導通的電晶體T6拉抬驅動電壓Q(η);當主參考信號ST(η-I)為致能時，電晶體T6的控制端的電壓準位會通過導通的電晶體T4而下拉，但致能的主參考信號ST (η-I)會通過導通的電晶體T7而拉抬驅動電壓Q (η)，並且在驅動電壓Q(n)大於電晶體T8及T9的臨界電壓時，電晶體T8及T9會導通。接著，在電晶體T8及T9的第一端所接收的時序信號HCi致能時，電晶體T8的第二端會輸出致能的主柵極信號G(n)，電晶體T9的第二端會輸出致能的主參考信號ST(η)。此時，由於電容Cl的跨壓的緣故，驅動電壓Q(n)會被抬得更高，以致於第一控制單元340及第二控制單元350無法致能第一控制信號P及第二控制信號K。因此，致能的主柵極信號G (η)、致能的主參考信號ST (η)及驅動電壓Q (η)不會被第一輔助下拉單元360及第二輔助下拉單元370拉低其電壓準位。在電晶體Τ8及T9的第一端所接收的時序信號HCi禁能時，第一控制單元340及第二控制單元350分別依據第一低頻信號LCl、第二低頻信號LC2對應地致能第一控制信號P及第二控制信號K。在此，假設第一低頻信號LC1、第二低頻信號LC2互為反相信號，則第一控制信號P及第二控制信號K的其中之一會致能，主柵極信號G (η)、主參考信號ST (η)及驅動電壓Q(n)會被第一輔助下拉單元360或第二輔助下拉單元370拉低其電壓準位。在主參考信號ST (n+4)致能時，下拉單元380會導通而拉低驅動電壓Q (η)及主柵極信號G (η)的電壓準位；並且，電晶體Τ5會導通以拉低電晶體Τ6的控制端的電壓準位。在本實施例中，第二移位暫存器(如231 233)的運作仍相似於第一移位暫存器(如221 223)，亦即次參考信號SST (n-5) SST (n+4)的致能期間為相互重疊，以致於虛擬次柵極信號DSl DS6及次柵極信號(如SI S3)相互重疊。依據圖5B所示，每一主柵極信號(如Gl G3)不重疊於對應的次柵極信號(如SI S3),並且每一主柵極信號(如Gl G3)先於對應的次柵極信號(如SI S3)。而由於本實施例以六個時序信號(如HCl HC6)循環為例，因此每一主柵極信號(如Gl G3)致能期間大致會先於對應的次柵極信號(如SI S3) 6級，例如主柵極信號Gl的致能期間約與虛擬次柵極信號DSl的致能期間重疊。依據上述，在某些實施例中，電晶體T17的控制端所接收的主參考信號ST(n+4)可以次參考信號SST(n-2)替代，但本發明實施例不以此為限。在本發明的實施例中，第一移位暫存器(如221 223)可能沒有先前的主參考信號ST可以參照，此時可參照起始信號STV而運作。依據上述，為了電路運作的需求，當畫面更新率為120Hz時，除了使時序信號HCl HC6的致能期間相互重疊，更使起始信號STV的下降緣晚於時序信號HCl的上升緣。圖6A及圖6B為依據本發明一實施例的顯示裝置於畫面更新率不小於120Hz，且可適用於立體影像顯示的驅動波形示意圖。請參照圖3A、圖3B、圖6A及圖6B，在本實施例中，每一奇數時序信號(如HCI、HC3及HC5)的致能期間與下一偶數時序信號(如HC2、HC4及HC6)的致能期間全部重疊，並且每一奇數時序信號(如HCI、HC3及HC5)的致能期間的前半部分與前一奇數時序信號(如HC1、HC3及HC5)的致能期間重疊，每一奇數時序信號(如HC1、HC3及HC5)的致能期間的後半部與下一奇數時序信號(如HC1、HC3及HC5)的致能期間重疊。例如，時序信號HC3的致能期間的前半部分與時序信號HCl的致能期間重疊，時序信號HC3的致能期間的後半部與時序信號HC5的致能期間重疊。依據上述，在畫面更新率為不小於120Hz (對應第二頻率)，本實施例的這些第一移位暫存器(如221 223)所輸出的多個主參考信號(如ST(n-5) ST(n+4))的致能期間會兩兩 重疊且每一奇數主參考信號與前後相鄰的奇數主參考信號相互重疊，以及所輸出的主柵極信號(如Gl G3)的致能期間會兩兩重疊且每一奇數主柵極信號與前後相鄰的奇數主柵極信號相互重疊。請參照圖3A及圖6A，當主參考信號ST(n-5)及ST(n_4)為致能時，電晶體Tl及T3會導通，並且致能的主參考信號ST (n-4)會通過導通的電晶體T3拉抬電晶體T6的控制端的電壓準位，以致於電晶體T6會導通；當主參考信號ST (n-2)為致能時，電晶體T2會導通，以致於致能的主參考信號ST (n-4)會通過導通的電晶體T2及T3持續拉抬電晶體T6的控制端的電壓準位，而致能的主參考信號ST(n-2)會通過導通的電晶體T6拉抬驅動電壓Q (η)，並且在驅動電壓Q (η)大於電晶體Τ8及T9的臨界電壓時，電晶體Τ8及T9會導通。當主參考信號ST(n-l)為致能時，電晶體T6的控制端的電壓準位會通過導通的電晶體T4而下拉，但致能的主參考信號ST(η-I)會通過導通的電晶體T7持續拉抬驅動電壓Q(η)，並且假設此時電晶體Τ8及T9的第一端所接收的時序信號HCi致能，以致於電晶體Τ8的第二端會輸出致能的主柵極信號G(n)，電晶體T9的第二端會輸出致能的主參考信號ST (η)。此時，由於電容Cl的跨壓的緣故，驅動電壓Q (η)會被抬得更高，以致於第一控制單元340及第二控制單元350無法致能第一控制信號P及第二控制信號K。因此，致能的主柵極信號G (η)、致能的主參考信號ST (η)及驅動電壓Q (η)不會被第一輔助下拉單元360及第二輔助下拉單元370拉低其電壓準位。在電晶體Τ8及T9的第一端所接收的時序信號HCi禁能時，第一控制單元340及第二控制單元350分別依據第一低頻信號LCl、第二低頻信號LC2對應地致能第一控制信號P及第二控制信號K。在此，假設第一低頻信號LC1、第二低頻信號LC2互為反相信號，則第一控制信號P及第二控制信號K的其中之一會致能，主柵極信號G (η)、主參考信號ST (η)及驅動電壓Q(n)會被第一輔助下拉單元360或第二輔助下拉單元370拉低其電壓準位。在主參考信號ST (n+4)致能時，下拉單元380會導通而拉低驅動電壓Q (η)及主柵極信號G (η)的電壓準位；並且，電晶體Τ5會導通以拉低電晶體Τ6的控制端的電壓準位。在本實施例中，第二移位暫存器(如231 233)的運作為相似於第一移位暫存器(如221 223)，亦即次參考信號SST (n-5) SST (n+4)的致能期間會兩兩重疊且每一奇數次參考信號與前後相鄰的奇數次參考信號相互重疊，以致於虛擬次柵極信號DSl DS6及次柵極信號(如SI S3)的致能期間會兩兩重疊且每一奇數虛擬次柵極信號或每一奇數次柵極信號與前後相鄰的奇數虛擬次柵極信號或奇數次柵極信號相互重疊。依據圖6B所示，每一主柵極信號(如Gl G3)不重疊於對應的次柵極信號(如SI S3),並且每一主柵極信號(如Gl G3)先於對應的次柵極信號(如SI S3)。而每一主柵極信號(如Gl G3)致能期間大致會先於對應的次柵極信號(如SI S3) 6級，例如主柵極信號Gl的致能期間約與虛擬次柵極信號DSl的致能期間重疊。依據上述，在某些實施例中，電晶體Τ17的控制端所接收的主參考信號ST(n+4)可以次參考信號SST(n-2)替代，但本發明實施例不以此為限。在本發明的實施例中，第一移位暫存器(如221 223)可能沒有先前的主參考信號ST可以參照，此時可參照起始信號STV而運作。依據上述，為了電路運作的需求，當畫面更新率不小於120HZ時，除了使時序信號HCl HC6兩兩重疊且每一奇數時序信號(如HCl、HC3、HC5)與前後相鄰的奇數時序信號(如HCl、HC3、HC5)相互重疊，更使起始信號STV的下降緣與時序信號HCl的上升緣同步。依據上述圖I、圖2、圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6A及圖6B所述，時
序控制器Iio依據顯示裝置100之一畫面更新率決定像素陣列123的驅動方式，並據此調 整起始信號STV與時序信號HCl HC6的致能期間與重疊關係。藉此，可調整主柵極信號(如Gl G3)的致能期間與重疊關係，以及調整虛擬次柵極信號DSl DS6及次柵極信號(如SI S3)的致能期間與重疊關係，因此可增加柵極驅動電路121的通用性。並且，上述實施例中，不論驅動方式為何，驅動電壓Q(n)皆有足夠的時間來拉抬，亦即電容Cl有足夠的充電時間，以致於驅動電壓Q (η)可具有較高的電壓準位，亦即電容Cl可具有較高的跨壓。藉此，用以輸出主柵極信號(如Gl G3)或次柵極信號(如SI S3)的電晶體Τ8的通道尺寸可利用較小通道尺寸的電晶體來實現，以此可降低顯示面板120的邊框寬度。圖7為依據本發明一實施例的像素的電路示意圖。請參照圖I及圖7，在本實施例的像素設計包含兩個柵極信號分別執行充電以及分享的功能，可用於解決色偏，達到良好的顯示效果，每一像素PXa包括電晶體Τ19 Τ21、第一儲存電容Cstl、第一液晶電容Clcl、第二儲存電容Cst2、第二液晶電容Clc2、電容Ca及Cb。電晶體T19具有電性連接至對應的數據線133的第一端、電性連接至對應的第一柵極線131的控制端及第二端。第一儲存電容Cstl電性連接於電晶體T19的第二端與共電壓端Vcom之間。第一液晶電容Clcl電性連接於電晶體T19的第二端與共電壓端Vcom之間。電容Ca及Cb電性串聯於電晶體T19的第二端與共電壓端Vcom之間。電晶體T20具有電性連接至對應的數據線133的第一端、電性連接至對應的第一柵極線131的控制端及第二端。第二儲存電容Cst2電性連接於電晶體T20的第二端與共電壓端Vcom之間。第二液晶電容Clc2電性連接於電晶體T20的第二端與共電壓端Vcom之間。電晶體T21具有電性連接電晶體T20的第二端的第一端、電性連接至對應的第二柵極線135的控制端及電性連接電容Ca與Cb之間的第二端。圖8為依據本發明一實施例的顯示裝置的柵極信號產生方法的流程圖。請參照圖8，在本實施例中，顯示裝置包括一像素陣列、一時序控制器及一柵極驅動電路。顯示裝置的柵極信號產生方法包括下列步驟。時序控制器用以提供一起始信號以及多個時序信號(步驟S810)。時序控制器依據顯示裝置之一畫面更新率調整起始信號的致能期間，並且調整這些時序信號的致能期間及重疊關係(步驟S820)。柵極驅動電路依據這些時序信號提供多個主柵極信號以及多個次柵極信號至該像素陣列(步驟S830)。其中，上述步驟的說明順序為用以說明，本發明實施例不以此為限。並且，上述步驟的細節可參照上述圖I、圖2、圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6A及圖6B實施例所述，在此則不再贅述。綜上所述，本發明實施例的顯示裝置及其柵極信號產生方法，時序控制器依據顯示裝置的一畫面更新率調整起始信號與這些時序信號的致能期間與重疊關係。藉此，可調整主柵極信號的致能期間與重疊關係，以及調整虛擬次柵極信號及次柵極信號的致能期間與重疊關係，因此可增加柵極驅動電路的通用性。並且，驅動電壓有足夠的時間來拉抬，以致於驅動電壓可具有較高的電壓準位。藉此，用以輸出主柵極信號或次柵極信號的電晶體的通道寬度可縮小，以此可降低顯示面板的邊框寬度。雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。·
權利要求
1.一種顯示裝置，包括 一時序控制單元，用以提供多個時序信號，並依據該顯示裝置的一畫面更新率調整所述時序信號在時序上的重疊關係； 一顯示面板，包括 一像素陣列，具有多個像素單元；以及 一柵極驅動電路，電性連接該時序控制器及該像素陣列，包括多個移位暫存電路，其中第N級移位暫存電路包括 一第一移位暫存器，用以產生一第N級主柵極信號；以及 一第二移位暫存器，用以產生一第N級次柵極信號， 其中N為自然數。
2.根據權利要求I所述的顯示裝置，其特徵在於，該第一移位暫存器以及該第二移位暫存器分別包括 一上拉單元，依據第N-I個參考信號、第N-2個參考信號、第N-4個參考信號、第N-5個參考信號及第N+4個參考信號抬升一驅動電壓； 一驅動單兀，接收一第一時序信號，依據該驅動電壓及該第一時序信號輸出該第N級的主柵極信號或次柵極信號； 一輔助驅動單元，接收該第一時序信號，用以依據該驅動電壓及該第一時序信號輸出一第N級參考信號； 一第一控制單元，接收且依據一第一低頻信號產生一第一控制信號； 一第二控制單元，接收且依據一第二低頻信號產生一第二控制信號； 一第一輔助下拉單元，電性連接至一第一低電壓、一第二低電壓及該第一控制信號，依據該第一控制信號下拉該第N級參考信號及該第N級的主柵極信號或次柵極信號； 一第二輔助下拉單元，電性連接至該第一低電壓、該第二低電壓及該第二控制信號，依據該第二控制信號下拉該第N級參考信號及該第N級的主柵極信號或次柵極信號；以及一下拉單元，接收該第二低電壓及該第N+4個參考信號，且依據該第N+4個參考信號下拉該驅動電壓及該第N級的主柵極信號或次柵極信號。
3.根據權利要求2所述的顯示裝置，其特徵在於，該上拉單元包括 一第一電晶體，具有一第一端接收該第N-2級參考信號，一控制端接收該第N-4級參考信號，以及一第二端； 一第二電晶體，具有一第一端接收該第N-4級參考信號，一控制端電性連接該第一電晶體的該第二端，以及一第二端； 一第三電晶體，具有一第一端接收該第N-4級參考信號，一控制端接收該第N-5級參考信號，以及一第二端電性連接該第二電晶體的該第二端； 一第四電晶體，具有一第一端接收該第N-4級參考信號，一控制端接收該第N-I級參考信號，以及一第二端電性連接該第二電晶體的該第二端； 一第五電晶體，具有一第一端接收該第N-4級參考信號，一控制端接收該第N+4級參考信號，以及一第二端電性連接該第二電晶體的該第二端； 一第六電晶體，具有一第一端接收該第N-2級參考信號，一控制端電性連接該第二電晶體的該第二端，以及一第二端輸出該驅動電壓；以及一第七電晶體，具有一第一端接收該第N-I級參考信號，一控制端電性連接該第七電晶體的該第一端，以及一第二端電性連接該第六電晶體的該第二端。
4.根據權利要求2所述的顯示裝置，其特徵在於，該驅動單元包括 一第八電晶體，具有一第一端接收該第一時序信號，一控制端接收該驅動電壓，以及一第二端輸出該第N級主柵極信號或次柵極信號。
5.根據權利要求4所述的顯示裝置，其特徵在於，該驅動單元更包括 一電容，電性連接於該第八電晶體的該控制端與該第八電晶體的該第二端之間。
6.根據權利要求2所述的顯示裝置，其特徵在於，該輔助驅動單元包括 一第九電晶體，具有一第一端接收該第一時序信號，一控制端接收該驅動電壓，以及一第二端輸出該第N級參考信號。
7.根據權利要求2所述的顯示裝置，其特徵在於，該第一控制單元及該第二控制單元分別包括 一第十電晶體，具有一第一端接收該第一低頻信號或該第二低頻信號，一控制端電性連接該第十電晶體的該第一端，以及一第二端； 一第十一電晶體，具有一第一端電性連接該第十電晶體的第二端，一控制端接收該驅動電壓，以及一第二端電性連接至該第一低電壓； 一第十二電晶體，具有一第一端電性連接該第十電晶體的該第一端，一控制端電性連接該第十電晶體的該第二端，以及一第二端用以輸出該第一控制信號或該第二控制信號；以及 一第十三電晶體，具有一第一端電性連接該第十二電晶體的第二端，一控制端電性連接該第十一電晶體的控制端，以及一第二端電性連接至該第一低電壓。
8.根據權利要求2所述的顯示裝置，其特徵在於，該第一輔助下拉單元及該第二輔助下拉單元分別包括 一第十四電晶體，具有一第一端電性連接至該驅動電壓，一控制端用以接收該第一控制信號或該第二控制信號，以及一第二端接收該第N級參考信號； 一第十五電晶體，具有一第一端電性連接至該第N級主柵極信號或次柵極信號，一控制端電性連接至該第十四電晶體的該控制端，以及一第二端電性連接至該第二低電壓；以及 一第十六電晶體，具有一第一端接收該第N級參考信號，一控制端電性連接該第十四電晶體的該控制端，以及一第二端電性連接至該第一低電壓。
9.根據權利要求2所述的顯示裝置，其特徵在於，該下拉單元包括 一第十七電晶體，具有一第一端電性連接該驅動電壓，一控制端接收該第N+4級參考信號，以及一第二端電性連接至該第二低電壓；以及 一第十八電晶體，具有一第一端接收該第N級主柵極信號或次柵極信號，一控制端電性連接該第十七電晶體的該控制端，以及一第二端電性連接至該第二低電壓。
10.根據權利要求2所述的顯示裝置，其特徵在於，該第一低電壓不大於該第二低電壓。
11.根據權利要求I所述的顯示裝置，其特徵在於，該柵極驅動電路更包括 多個虛擬第二移位暫存器，分別接收所述時序信號的其中之一，用以產生多個虛擬次柵極信號。
12.根據權利要求I所述的顯示裝置，其特徵在於，該顯示面板更包括 一數據線，用以接收對應的像素電壓； 一第一柵極線，用以接收對應的主柵極信號；以及 一第二柵極線，用以接收對應的次柵極信號。
13.根據權利要求12所述的顯示裝置，其特徵在於，每一所述像素單元包括 一第十九電晶體，具有一第一端電性連接至該數據線，一控制端電性連接至該第一柵極線，以及一第二端； 一第一儲存電容，電性連接於該第十九電晶體的第二端與一共電壓端之間； 一第一液晶電容，電性連接於該第十九電晶體的第二端與該共電壓端之間； 一第一電容及一第二電容，電性串聯於該第十九電晶體的第二端與該共電壓端之間；一第二十電晶體，具有一第一端電性連接至該數據線，一控制端電性連接至該第一柵極線，以及一第二端； 一第二儲存電容，電性連接於該第二十電晶體的第二端與該共電壓端之間； 一第二液晶電容，電性連接於該第二十電晶體的第二端與該共電壓端之間；以及一第二十一電晶體，具有一第一端電性連接該第二十電晶體的該第二端，一控制端電性連接至該第二柵極線，以及一第二端電性連接該第一電容與該第二電容之間。
14.一種顯示裝置的柵極信號產生方法，包括 提供一起始信號以及多個時序信號； 依據該顯示裝置之一畫面更新率調整所述起始信號的致能期間，並且調整所述時序信號的致能期間及重疊關係；以及 依據所述時序信號提供多個主柵極信號以及多個次柵極信號至一像素陣列。
15.根據權利要求14所述的顯示裝置的柵極信號產生方法，其特徵在於，當該畫面更新率為一第一頻率時，該起始信號的下降緣與所述時序信號中之一第一時序信號的下降緣同步，且所述時序信號的致能期間互不重疊。
16.根據權利要求14所述的顯示裝置的柵極信號產生方法，其特徵在於，當該畫面更新率為一第二頻率時，該起始信號的下降緣晚於所述時序信號中之一第一時序信號的上升緣，且每一所述時序信號的致能期間的前半部分與前一時序信號的致能期間重疊，每一所述時序信號的致能期間的後半部與下一時序信號的致能期間重疊。
17.根據權利要求14所述的顯示裝置的柵極信號產生方法，其特徵在於，當該畫面更新率不小於該第二頻率時，該起始信號的下降緣與所述時序信號中之一第一時序信號的上升緣同步，且所述時序信號中每一所述奇數時序信號的致能期間與所述時序信號中下一所述偶數時序信號的致能期間全部重疊，每一所述奇數時序信號的致能期間的前半部分與前一奇數時序信號的致能期間重疊，每一所述奇數時序信號的致能期間的後半部與下一奇數時序信號的致能期間重疊。
18.根據權利要求14所述的顯示裝置的柵極信號產生方法，其特徵在於，更包括每一所述主柵極信號不重疊於對應的該次柵極信號，且每一所述主柵極信號先於對應的該次柵極信號輸出。
全文摘要
一種顯示裝置及其柵極信號產生方法。顯示裝置包括一時序控制器及一顯示面板。時序控制器用以提供多個時序信號。顯示面板包括一像素陣列及一柵極驅動電路。像素陣列具有多個像素。柵極驅動電路電性連接時序控制器及像素陣列，包括多個移位暫存電路。移位暫存電路包括一第一移位暫存器及一第二移位暫存器。第一移位暫存器用以產生一對應的主柵極信號。第二移位暫存器用以產生對應的次柵極信號。時序控制器依據顯示裝置之一畫面更新率調整這些時序信號的重疊關係。
文檔編號G09G3/36GK102945660SQ20121053016
公開日2013年2月27日 申請日期2012年12月11日 優先權日2012年9月14日
發明者林雅婷, 楊欲忠, 劉俊欣, 林坤嶽 申請人:友達光電股份有限公司