製造半導體器件的方法與流程

2024-04-12 16:20:05

1.本發明的實施例涉及製造半導體器件的方法。


背景技術：

2.半導體器件用於各種電子應用，諸如例如個人計算機、手機、數位相機和其他電子設備。通常通過在半導體襯底上方順序沉積絕緣或介電層、導電層和半導體材料層，以及使用光刻圖案化各種材料層以在其上形成電路組件和元件來製造半導體器件。
3.半導體工業通過不斷減小最小部件尺寸來不斷改進各種電子組件(例如，電晶體、二極體、電阻器、電容器等)的集成密度，這允許將更多組件集成到給定區域中。


技術實現要素：

4.本發明的實施例提供了一種製造半導體器件的方法，方法包括：形成穿過介電層的第一開口，第一開口暴露導電區域；在形成第一開口之後，溼清潔第一開口；在溼清潔第一開口之後，處理第一開口，處理第一開口包括將側壁處理前體和底部處理前體轉變為第一等離子體混合物，側壁處理前體不同於底部處理前體；以及在處理第一開口之後，用導電材料填充第一開口。
5.本發明的另一實施例提供了一種製造半導體器件的方法，方法包括：在半導體襯底上方的導電材料上方沉積多個介電層；蝕刻多個介電層以暴露導電材料，蝕刻還在第一開口內形成副產物；從第一開口去除副產物，其中，在蝕刻之後並且在去除副產物之後，第一開口的側壁受到損壞，並且已經由導電材料的部分形成氧化物層；從雙原子氫和雙原子氧生成第一等離子體；以及用第一等離子體修復側壁和去除氧化物層。
6.本發明的又一實施例提供了一種製造半導體器件的方法，方法包括：形成至半導體鰭上方的源極/漏極區域的鎢接觸件；在源極/漏極區域上方沉積第一介電層；在第一介電層上方沉積第二介電層；在第二介電層上方沉積第三介電層；蝕刻第一介電層、第二介電層和第三介電層以暴露鎢接觸件的至少部分；清潔第一介電層、第二介電層、第三介電層以及鎢接觸件的部分；以及在清潔之後，將第一介電層、第二介電層、第三介電層以及鎢接觸件的部分暴露於包括氫離子的第一等離子體和包括氧離子的第二等離子體。
附圖說明
7.當結合附圖閱讀時，從以下詳細描述可以最佳理解本發明的各方面。應該注意，根據工業中的標準實踐，各種部件未按比例繪製。實際上，為了討論的清楚起見，可以任意地增大或減小各種部件的尺寸。
8.圖1示出了根據一些實施例的鰭、隔離區域、偽電介質和偽柵極的形成。
9.圖2示出了根據一些實施例的源極/漏極區域、柵極間隔件和偽柵極掩模的形成。
10.圖3示出了根據一些實施例的第一層間電介質(ild)的形成。
11.圖4示出了根據一些實施例的用柵極介電層和柵電極替換偽電介質和偽柵極。
12.圖5示出了根據一些實施例的柵極接觸層和柵極掩模的形成。
13.圖6示出了根據一些實施例的矽化物區域和源極/漏極插塞的形成。
14.圖7a至圖7b示出了根據一些實施例的第一蝕刻停止層、接觸蝕刻停止層、第二層間電介質的形成以及開口的形成。
15.圖8示出了根據一些實施例的溼清潔工藝。
16.圖9示出了根據一些實施例的清潔後處理。
17.圖10示出了根據一些實施例的暴露於環境空氣中。
18.圖11示出了根據一些實施例的第一預清潔工藝。
19.圖12示出了根據一些實施例的第二預清潔工藝。
20.圖13示出了根據一些實施例的第三預清潔工藝。
21.圖14示出了根據一些實施例的源極/漏極接觸件的形成。
22.圖15示出了根據一些實施例的第三ild的沉積和開口的形成。
23.圖16示出了根據一些實施例的第二清潔後處理。
24.圖17示出了根據一些實施例的柵電極接觸件的沉積。
25.圖18示出了根據一些實施例的插塞的沉積。
26.圖19示出了根據一些實施例的平坦化工藝。
27.圖20示出了根據一些實施例的第一工藝流程概要。
28.圖21示出了根據一些實施例的第二工藝流程概要。
具體實施方式
29.以下公開提供了許多用於實現本發明的不同特徵的不同的實施例或示例。下面描述了組件和布置的具體示例以簡化本發明。當然，這些僅是示例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，並且也可以包括在第一部件和第二部件之間可以形成附加部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可以在各個示例中重複參考數字和/或字母。該重複是用於簡單和清楚的目的，並且其本身不指示討論的實施例和/或配置之間的關係。
30.為了便於描述，本文中可以使用諸如「在
…
下方」、「在
…
下面」、「下部」、「在
…
之上」、「上部」等的空間相對術語，以描述如圖中所示的一個元件或部件與另一元件或部件的關係。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作工藝中的不同方位。裝置可以以其它方式定位(旋轉90度或在其它方位)，並且在本文中使用的空間相對描述符可以同樣地作相應地解釋。
31.本發明涉及半導體器件及其製造方法，並且更具體地涉及包括至導電區域的接觸件的半導體器件。然而，本文討論的實施例旨在為說明性實施例，而不旨在將實施例限制為具體討論的那些。例如，本文公開的實施例針對在5nm技術節點的晶圓內形成多個鰭型場效應電晶體(finfet)，但是提出的想法可以在多種器件和其他節點中實施，諸如3nm、2nm、3p nm以及超過這些節點。
32.圖1示出了根據一些實施例的在形成finfet器件期間形成的中間結構100的三維視圖。中間結構100包括位於襯底101(例如，半導體襯底)上的鰭103。隔離區域105設置在襯
底101中，並且鰭103在相鄰的隔離區域105之上和從相鄰的隔離區域105之間突出。雖然將隔離區域105描述和/或示出為與襯底101分離，如本文所用的，術語「襯底」可以用於僅指半導體襯底或包括隔離區域105的半導體襯底。此外，雖然鰭103示出為與襯底101是單一連續材料，但是鰭103和/或襯底101可以包括單一材料或多種材料。在此上下文中，鰭103是指在相鄰的隔離區域105之間延伸的部分。
33.偽柵極介電層107沿著鰭103的側壁並且位於鰭103的頂面上方，並且偽柵電極109位於偽柵極介電層107上方。源極/漏極區域111(一旦再生長)設置在相對於偽柵極介電層107和偽柵電極109的鰭103的相對側中。圖1還示出了在後面的圖中使用的參考橫截面x-x。橫截面x-x垂直於finfet的偽柵電極109的縱軸，並且在平行於例如finfet的源極/漏極區域111之間的電流流動的方向上延伸穿過finfet的偽柵電極109的相對側上的源極/漏極區域111。為清楚起見，隨後的圖參考了該參考橫截面x-x。然而，雖然圖1僅示出了由襯底101形成的鰭103中的一個，但是可以利用任意數量的鰭103，並且在隨後的圖中示出了多個鰭103和相關結構。
34.在使用後柵極工藝形成的finfet的上下文中討論了本文討論的一些實施例。在其他實施例中，可以使用先柵極工藝。此外，一些實施例預期在平面器件中使用的方面，諸如平面fet、納米結構(例如，納米片、納米線、全環柵等)場效應電晶體(nsfet)等。
35.參考圖1和圖2(其中圖2示出了附加結構)，這些圖示出了finfet的形成中的一些初始步驟，包括從襯底101圖案化多個鰭103。襯底101可以是矽襯底，但是可以使用其他襯底，諸如絕緣體上半導體(soi)、應變soi和絕緣體上矽鍺。襯底101可以是p型半導體，但是在其他實施例中，它可以是n型半導體。可以通過使用任何合適的方法形成溝槽來圖案化鰭103。例如，可以使用一個或多個光刻工藝來圖案化鰭103，包括雙重圖案化或多重圖案化工藝。通常，雙重圖案或多重圖案工藝結合了光刻和自對準工藝，允許創建具有例如比使用單個直接光刻工藝可獲得的節距更小的節距的圖案。例如，在一個實施例中，在襯底上方形成犧牲層，並且使用光刻工藝圖案化犧牲層。使用自對準工藝在圖案化的犧牲層旁邊形成間隔件。然後去除犧牲層，並且然後剩餘的間隔件可以用於圖案化鰭103。
36.然而，如本領域普通技術人員將認識到的，上述形成一系列鰭103的工藝和材料僅僅是示例工藝，並不意味著是唯一的實施例。相反，可以利用可以形成鰭103的任何合適的工藝，並且可以使用包括任何數量的掩蔽和去除步驟的任何合適的工藝。一旦形成，如下面討論的，這些鰭103可以用於形成多個finfet電晶體的溝道區域和源極/漏極區域111。在襯底101內形成鰭103之後，可以形成諸如淺溝槽隔離(sti)區域的隔離區域105以將鰭103與襯底101內的其他區域隔離。由此，可以用介電材料填充溝槽，並且可以使溝槽內的介電材料凹進以形成隔離區域105。介電材料可以是氧化物材料、高密度等離子體(hdp)氧化物等。在溝槽的可選的清潔和襯墊之後，可以使用化學氣相沉積(cvd)方法、高密度等離子體cvd方法或可以使用任何其他合適的形成方法來形成介電材料。
37.可以通過用介電材料過度填充溝槽和襯底101，以及然後通過合適的工藝(諸如化學機械拋光(cmp)、蝕刻、這些的組合等)去除溝槽和鰭103外部的過量材料來填充溝槽。在實施例中，去除工藝也去除位於鰭103上方的任何介電材料，使得去除介電材料將使鰭103的表面暴露於進一步的處理步驟。
38.一旦已經用介電材料填充溝槽，然後可以使介電材料遠離鰭103的表面凹進。可以
執行凹進以暴露鄰近鰭103的頂面的鰭103的側壁的至少部分。可以通過將鰭103的頂面浸入諸如hf的蝕刻劑中來使用溼蝕刻使介電材料凹進，但是可以使用其他蝕刻劑(諸如h2)和其他方法，諸如反應離子蝕刻、利用蝕刻劑(諸如nh3/nf3)的幹蝕刻、化學氧化物去除或幹化學清潔。介電材料可以凹進至從鰭103的表面約50埃和約500埃之間的距離，諸如約400埃。此外，凹進還可以去除位於鰭103上方的任何剩餘的介電材料，以確保鰭103暴露以用於進一步處理。
39.上述步驟可能只是用於填充介電材料和使介電材料凹進的整個工藝流程的部分。例如，還可以利用襯墊步驟、清潔步驟、退火步驟、間隙填充步驟、這些步驟的組合等以形成溝槽和用介電材料填充溝槽。所有可能的處理步驟完全旨在包括在本實施例的範圍內。
40.在已經形成隔離區域105之後，可以在鰭103和/或襯底101中形成適當的阱(未示出)。在一些實施例中，在鰭103和/或襯底101的不同的n型區域和p型區域內形成不同的阱類型。由此，可以使用光刻膠和/或其他掩模(未示出)來實現n型區域和p型區域的不同注入步驟。例如，可以在n型區域中的鰭103和隔離區域105上方形成光刻膠。圖案化光刻膠以暴露襯底101的p型區域。可以通過使用旋塗技術形成光刻膠，並且可以使用可接受的光刻技術圖案化光刻膠。一旦圖案化光刻膠，在p型區域中執行n型雜質注入，並且光刻膠可以用作掩模以基本上防止n型雜質注入n型區域中。n型雜質可以是注入該區域中的濃度等於或小於10
18
cm-3
(諸如在約10
16
cm-3
和約10
18
cm-3
之間)的磷、砷、銻等。在注入之後，諸如通過可接受的灰化工藝去除光刻膠。
41.在p型區域的注入之後，可以在p型區域中的鰭103和隔離區域105上方形成光刻膠，並且然後圖案化光刻膠以暴露襯底101的n型區域以開始n型區域的注入。一旦圖案化光刻膠，可以使用光刻膠作為掩模在n型區域中執行p型雜質注入，以基本上防止p型雜質注入p型區域中。p型雜質可以是注入該區域中的濃度等於或小於10
18
cm-3
(諸如在約10
16
cm-3
和約10
18
cm-3
之間)的硼、氟化硼、銦等。在注入之後，可以諸如通過可接受的灰化工藝去除光刻膠。
42.在n型區域和p型區域的注入之後，可以執行退火工藝以修復注入損壞並且激活注入的p型雜質和/或n型雜質。在生長鰭103或鰭103的部分的一些實施例中，可以在生長期間原位摻雜鰭103的外延生長材料，這可以避免注入，但是可以一起使用原位摻雜和注入摻雜。
43.一旦在鰭103和/或襯底101中形成阱，可以在每個鰭103上方形成偽柵極介電層107和偽柵電極109。最初，可以在每個鰭103上方形成偽柵極介電(或界面氧化物)層和位於偽柵極介電層上方的偽柵電極層。在實施例中，可以通過熱氧化、化學氣相沉積、濺射或本領域中已知和用於形成柵極介電層的任何其他方法形成偽柵極介電層。取決於形成技術，鰭103的頂部上的偽柵極介電層厚度可以不同於鰭103的側壁上的偽柵極介電層厚度。
44.偽柵極介電層可以包括諸如二氧化矽或氮氧化矽的材料，厚度在約3埃和約100埃之間，諸如約10埃。偽柵極介電層可以由諸如氧化鑭(la2o3)、氧化鋁(al2o3)、氧化鉿(hfo2)、氮氧化鉿(hfon)或氧化鋯(zro2)或它們的組合的高介電常數(高k)材料(例如，具有大於約5的相對介電常數)形成，該高k材料的等效氧化物厚度在約0.5埃和約100埃之間，諸如約10埃或更小。此外，二氧化矽、氮氧化矽和/或高k材料的任何組合也可以用於偽柵極介電層。
45.偽柵電極層可以包括導電材料，並且可以選自由多晶矽(例如，偽多晶矽(dpo))、
w、al、cu、alcu、ti、tialn、tac、tacn、tasin、mn、zr、tin、ta、tan、co、ni、這些的組合等組成的組。可以通過化學氣相沉積(cvd)、濺射沉積或用於沉積導電材料的其他合適技術來沉積偽柵電極層。偽柵電極層的厚度可以在約5埃和約200埃之間。偽柵電極層的頂面可以具有不平坦的頂面，並且可以在偽柵電極層的圖案化或執行柵極蝕刻工藝之前被平坦化。此時可以將離子引入或不引入偽柵電極層中。例如，可以通過離子注入技術來引入離子。
46.一旦形成，可以圖案化偽柵極介電層和偽柵電極層以在鰭103上方形成一系列偽柵極介電層107和偽柵電極109。可以通過使用例如任何合適的沉積和光刻技術在偽柵電極層上沉積和圖案化硬掩模207來形成偽柵電極109。硬掩模207可以結合任何合適的掩蔽和犧牲材料，諸如(但不限於)氧化矽、氮氧化矽、sicon、sic、sioc和/或氮化矽，並且可以被沉積至約5埃和約200埃之間的厚度。可以使用幹蝕刻工藝蝕刻偽柵電極層和偽柵極介電層以形成偽柵電極109和偽柵極介電層107。由此，偽柵電極109限定了位於偽柵極介電層107下方的鰭103的每側上的多個溝道區域。
47.轉向圖2，圖2示出了鰭103上方的偽柵極介電層107和偽柵電極109的附加的偽柵極介電層107和偽柵電極109，其中，根據一些實施例，鰭103可以位於襯底101的相同或不同區域中，一旦已經圖案化偽柵電極109，可以在偽柵電極109的相對側上形成柵極間隔件203。例如，通過在先前形成的結構上毯式沉積間隔件層的堆疊件來形成柵極間隔件203。間隔件層可以包括具有不同蝕刻特性的不同材料或與隔離區域105內的介電材料相同的材料。柵極間隔件203的絕緣材料可以是氧化矽、氮化矽、氮氧化矽、碳氮化矽、它們的組合等。可以然後諸如通過一個或多個蝕刻以從結構的水平表面去除間隔件層來圖案化柵極間隔件203，以形成柵極間隔件203。
48.根據一些實施例，可以在形成柵極間隔件203之前形成可選的柵極密封間隔件205。可以通過在偽柵電極109、掩模、和/或鰭103的暴露表面上毯式沉積來形成可選的柵極密封間隔件205。可選的柵極密封間隔件205可以包括sicon、sin、氮氧化物、sic、sion、sioc、氧化物等，並且可以通過形成這樣的層的任何合適的方法形成柵極密封間隔件205，諸如化學氣相沉積(cvd)、等離子體增強化學氣相沉積(pecvd)、濺射和任何其他合適的方法。熱氧化或沉積以及隨後的各向異性蝕刻可以形成可選的柵極密封間隔件205。
49.在形成柵極間隔件203之後，可以執行用於輕摻雜源極/漏極(ldd)區域(未明確示出)的注入。在具有不同器件類型的實施例中，類似於上面討論的注入，可以在要保護的結構的區域上方形成掩模(諸如光刻膠)，並且可以將適當類型(例如，p型或n型)的雜質注入到未掩蔽區域中的暴露的鰭103中。然後可以去除掩模。可以執行隨後的掩蔽和注入工藝以基於正在形成的期望器件適當地摻雜結構的不同區域。輕摻雜源極/漏極區域可以具有從約10
15
cm-3
到約10
19
cm-3
的雜質濃度。可以使用退火工藝來修復注入損壞並且激活注入的雜質。
50.應該注意，上述公開內容一般描述了形成間隔件和ldd區域的工藝。可以使用其他工藝和順序。例如，可以利用更少或附加的間隔件，可以利用不同的步驟順序(例如，在形成柵極間隔件203之前可以不蝕刻可選的柵極密封間隔件205，產生「l形」柵極密封間隔件)，可以形成和去除間隔件等。
51.除了圖1中所示的結構之外，圖2還示出了，一旦形成柵極間隔件203，則使用偽柵電極109和柵極間隔件203作為硬掩模，使用反應離子蝕刻(rie)或通過使用任何其他合適
的去除工藝去除未由偽柵電極109和柵極間隔件203保護的鰭103的部分。可以繼續去除，直到鰭103與隔離區域105的表面齊平或位於隔離區域105的表面下方。
52.一旦已經去除鰭103的部分，再生長鰭103，例如，通過鰭103的材料的選擇性外延(epi)生長工藝，以形成正在開發中的finfet的源極/漏極區域111。在鰭103包括矽並且finfet是p型器件的實施例中，可以用諸如矽、矽鍺、矽磷的材料再生長源極/漏極區域111，該材料具有與溝道區域不同的晶格常數。外延生長工藝可以使用諸如矽烷、二氯矽烷、鍺烷等的前體，並且可以持續約5分鐘至約120分鐘，諸如約30分鐘。在其他實施例中，源極/漏極區域111可以包括諸如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp和/或gainasp或組合等的材料。
53.一旦形成源極/漏極區域111，就可以通過注入適當的摻雜劑來將摻雜劑注入源極/漏極區域111中以補充鰭103中的摻雜劑。例如，可以注入p型摻雜劑(諸如硼、鎵、銦等)以形成pmos器件。在另一個實施例中，可以注入n型摻雜劑(諸如磷、砷、銻等)以形成nmos器件。可以使用偽柵電極109、可選的柵極密封間隔件205和柵極間隔件203作為掩模來注入這些摻雜劑。然而，可以使用任何其他合適的工藝、步驟等來注入摻雜劑。例如，可以使用間隔件和襯墊的各種組合來執行多個注入工藝以形成具有適合特定目的的特定形狀或特性的源極/漏極區域111。這些工藝中的任何工藝可以用於注入摻雜劑，並且上面的描述不意味著將本實施例限制於上面呈現的步驟。
54.圖3示出了根據一些實施例的在源極/漏極區域111上方形成第一層間介電(ild)層303。一旦已經形成源極/漏極區域111，在襯底101的暴露區上方沉積第一ild層303。根據一些實施例，第一ild層303可以包括諸如氧化矽(sio2)或硼磷矽酸鹽玻璃(bpsg)的材料，但是可以使用任何合適的電介質。可以使用諸如等離子體增強化學氣相沉積(pecvd)的化學氣相沉積(cvd)工藝來形成第一ild層303，但是也可以使用諸如低壓化學氣相沉積(lpcvd)的任何其他合適的工藝。
55.一旦形成，可以使用例如第一退火工藝對第一ild層303進行退火。在實施例中，第一退火工藝可以是熱退火，其中襯底101和第一ild層303在惰性氣氛中例如在爐內被加熱。第一退火工藝可以在約200℃和約1000℃之間的溫度下執行，諸如約500℃，並且可以持續約60秒和約360分鐘之間的時間，諸如約240分鐘。一旦沉積和退火，平坦化第一ild層303、柵極間隔件203和可選的柵極密封間隔件205(如果存在)以在第一ild層303的平坦表面中暴露偽柵電極109，其中平坦化工藝還可以去除硬掩模207(如果仍然存在)。
56.轉向圖4，一旦暴露，隨後使用例如一個或多個溼蝕刻工藝去除偽柵電極109和偽柵極介電層107，並且用例如高k柵極介電層403和柵電極401替換，柵電極401包括例如一個或多個導電阻擋層、一個或多個功函層和導電填充材料。根據一些實施例，高k柵極介電層403包括諸如hfo2、zro2、hfzro
x
、hfsio
x
、hfsion、zrsio
x
、hfzrsio
x
、al2o3、hfalo
x
、hfaln、zralo
x
、la2o3、tio2、yb2o3等的材料並且可以是使用諸如原子層沉積的沉積工藝形成的單層或複合層。然而，可以使用任何合適的材料和任何合適的工藝來形成高k柵極介電層403。
57.根據一些實施例，一個或多個擴散阻擋層和一個或多個功函層可以形成為多個堆疊層。例如，阻擋層可以形成為氮化鈦(tin)層，tin層可以(或可以不)摻雜有矽。在p型finfet的情況下，功函層可以與相應的柵電極401形成為包括ti、al、tial、tialn、ta、tan、tialc、taalcsi、taalc、tisin等的堆疊層。在形成有相應柵電極401的n型finfet的情況下，
功函層可以與相應的柵電極401形成為包括tin、tan、tial、w、ta、ni、pt等的堆疊層。在這些實施例中，在沉積功函層之後，形成阻擋層(例如，另一個tin層)。
58.根據一些實施例，導電填充材料可以由諸如鎢、鈷、銅、釕、鋁等的材料形成。導電填充材料沉積在高k柵極介電層403、一個或多個導電阻擋層、一個或多個功函層的堆疊層上方，使得填充或過度填充相應的柵電極401的相應的柵極間隔件203之間的剩餘空間。
59.一旦已經沉積柵電極401的層並且用導電填充材料完全填充(或過度填充)剩餘空間，然後使用化學機械拋光(cmp)工藝平坦化材料。cmp工藝可以執行柵電極401的材料、相應的柵極間隔件203的材料、可選的柵密封間隔件205(如果存在)的材料和第一ild層303的材料的減薄，直到柵電極401和柵極間隔件203的平坦化表面暴露在第一ild層303的平坦表面中。
60.在圖5中，使柵電極401凹進(使用例如溼蝕刻工藝)，並且柵極接觸層501可以沉積在凹進的柵電極401上方。柵極接觸層501可以由鎢形成，諸如無氟鎢(ffw)，通過選擇性沉積工藝沉積柵極接觸層501，諸如選擇性cvd工藝。然而，柵極接觸層501可以包括其他導電材料，諸如釕、鈷、銅、鉬、鎳、它們的組合等，並且可以使用合適的沉積工藝(例如，ald、cvd、pvd等)來沉積柵極接觸層501。
61.包括一層或多層介電材料(諸如氮化矽、氮氧化矽等)的柵極掩模503沉積在柵極接觸層501上方並且填充凹槽的剩餘部分。柵極掩模503的沉積之後可以是平坦化工藝以平坦化柵極掩模503並且去除任何不期望厚度的介電材料。平坦化工藝可以是化學機械拋光工藝，但是可以使用任何合適的平坦化工藝。
62.在圖6中，穿過第一ild層303形成矽化物區域601和源極/漏極插塞603。可以蝕刻第一ild層303以形成暴露源極/漏極區域111的表面的凹槽。可以通過使用諸如rie、nbe等的各向異性蝕刻工藝的蝕刻而形成凹槽。可以在第一ild層303上方形成和圖案化掩模(諸如光刻膠)，以掩蔽第一ild層303、柵極間隔件203和柵極掩模503的部分免受第一蝕刻工藝和第二蝕刻工藝的影響。在一些實施例中，蝕刻工藝可以過度蝕刻，並且因此，凹槽可以延伸至源極/漏極區域111中。凹槽的底面可以與源極/漏極區域111的頂面齊平(例如，在相同的層級，或具有與襯底101相同的距離)，或低於(例如，更靠近襯底101)源極/漏極區域111的頂面。
63.在形成凹槽之後，可以形成矽化物區域601。在一些實施例中，通過首先沉積能夠與下面的源極/漏極區域111的半導體材料(例如，矽、矽鍺、鍺等)反應的金屬(未單獨示出)以在源極/漏極區域111的暴露部分上方形成矽化物區域或鍺化物區域，諸如鎳、鈷、鈦、鉭、鉑、鎢、其他貴金屬、其他難熔金屬、稀土金屬或它們的合金，來形成矽化物區域601。然後可以執行熱退火工藝以形成矽化物區域601。通過蝕刻工藝去除沉積的金屬的未反應部分。雖然稱為矽化物區域，但是矽化物區域601也可以是鍺化物區域、鍺化矽區域(例如，包括矽化物和鍺化物的區域)等。在實施例中，矽化物區域601包括tisi，並且具有從約2nm至約10nm的範圍內的厚度。
64.然後在矽化物區域601上方形成源極/漏極插塞603，並且源極/漏極插塞603填充凹槽。源極/漏極插塞603的每個可以包括一個或多個層，諸如阻擋層、擴散層和填充材料。例如，在一些實施例中，源極/漏極插塞603的每個包括阻擋層和位於阻擋層上方的導電材料。每個源極/漏極插塞603的導電材料可以通過矽化物區域601電耦接至下面的源極/漏極
區域111。阻擋層可以包括鈦、氮化鈦、鉭、氮化鉭等。導電材料可以是鎢(w)、鈷(co)、釕(ru)、鈦(ti)、銅(cu)、銅合金、銀(ag)、金(au)、鋁(al)、鎳(ni)等。在形成源極/漏極插塞603之後，可以執行平坦化工藝(諸如cmp)，以從第一ild層303和柵極掩模503的表面去除過量的材料。
65.在圖7a中，根據一些實施例，在柵極掩模503、柵極間隔件203(和可選的柵極密封間隔件205)和源極/漏極插塞603的暴露表面上方形成第一蝕刻停止層701。在實施例中，可以使用諸如cvd、pvd、ald、組合等的沉積工藝將第一蝕刻停止層701形成為氮化物膜，例如，氮化矽、氮氧化矽、這些的組合等。然而，可以使用任何合適的沉積工藝。由此，第一蝕刻停止層701的頂面可以具有與下面的柵極掩模503和源極/漏極插塞603的頂面相同或類似的輪廓。
66.圖7a還示出了根據一些實施例的在第一蝕刻停止層701上方形成接觸蝕刻停止層(cesl)703。接觸蝕刻停止層703可以包括介電材料，諸如氧化矽、氮化矽、氮氧化矽等，該介電材料的蝕刻速率與上面的第二ild 705和下面的第一蝕刻停止層701的材料的蝕刻速率不同。可以通過諸如ald、cvd等的共形沉積工藝來沉積接觸蝕刻停止層703。由此，接觸蝕刻停止層703的頂面可以具有與下面的第一蝕刻停止層701的頂面相同或類似的輪廓。
67.第二ild 705可以由介電材料形成，並且可以通過諸如cvd、pecvd或fcvd的任何合適的方法來沉積。合適的介電材料可以包括氧化矽、氮化矽、氮氧化矽、psg、bsg、bpsg、usg等，該介電材料的蝕刻速率與下面的接觸蝕刻停止層703的材料的蝕刻速率不同。可以使用通過任何可接受的工藝形成的其他絕緣材料。在沉積第二ild 705之後，可以執行諸如cmp的平坦化工藝以平坦化第二ild 705的頂面。
68.圖7a還示出了根據一些實施例的使用第一蝕刻工藝(在圖7a中由標記為709的線表示)形成第一開口707，該第一開口707穿過第二ild 705、接觸蝕刻停止層703和第一蝕刻停止層701向下到達(或甚至部分進入)源極/漏極插塞603。一旦已經形成第二ild 705，可以使用一系列的一個或多個可接受的光刻和蝕刻技術形成第一開口707，光刻和蝕刻技術將例如氫氣(h2)與氮氣(n2)的組合用作蝕刻劑中的一種。然而，可以利用任何合適的方法。
69.圖7b示出了圖7a中的虛線框700的特寫視圖，並且有助於示出，由於該一系列的一個或多個蝕刻工藝用於形成第一開口707，蝕刻工藝不僅形成第一開口707，而且另外導致形成不期望的副產物711。這些副產物711是不期望的，並且如果在隨後的製造工藝期間留下這些副產物711，可能會導致進一步的問題。例如，副產物會干擾另外的材料在第一開口707中的沉積，或者可能不期望地與周圍的材料相互作用。
70.圖8示出，一旦已經形成第一開口707，可以執行溼清潔工藝(在圖8中由標記為801的「x」表示)以幫助去除副產物711。在實施例中，可以使用諸如sc-1或sc-2清潔溶液(例如，氫氧化銨(nh4oh)、過氧化氫(h2o2)和水的溶液)的溶液來執行溼清潔工藝801，但是也可以利用其他溶液，諸如h2so4和h2o2的混合物(稱為spm)或氟化氫(hf)的溶液。可以使用的任何合適的解決方案或工藝完全旨在包括在實施例的範圍內。
71.圖8另外示出，在已經執行第一開口707和溼清潔工藝801之後，並且在這些工藝確實去除了所有或大部分副產物711時，這些工藝也在暴露的表面(例如，第一開口707的側壁和第一開口707的底部)內引起多個缺陷。例如，可能損壞第一開口707的側壁，使得現在存在襯墊一些或全部側壁(諸如第一蝕刻停止層701、接觸蝕刻停止層703和第二ild 705的側
壁)的懸空鍵(例如，懸空矽鍵，在圖8中由標記為805的「si
‑」
表示)。這種懸空鍵將幹擾後續的工藝。
72.另外，在第一開口707的形成和/或清潔期間利用的反應物可以與第一開口707的側壁反應或者擴散到第一開口707的側壁中。由此，各種不期望的副產物和/或其他雜質沿著側壁存在，諸如siof、sion和/或sioh等。這些副產物和雜質也將幹擾後續的工藝。
73.最後，在第一開口707的形成和清潔期間利用的一些反應物也將與源極/漏極插塞603的暴露表面不期望地反應，以形成不期望的第一層803。例如，在源極/漏極插塞603是鎢並且在第一開口707的形成和清潔內利用氧或氮的實施例中，源極/漏極插塞603的暴露表面可以反應並且形成第一層803作為第一金屬氧化物或第一金屬氮氧化物，諸如氧化鎢。這種不期望的第一層803的存在會進一步幹擾後續的處理或性能。
74.圖9示出了可以用於修復第一開口707的側壁並且還去除第一層803(見圖8)的清潔後處理(在圖9中由標記為900的線表示)。在實施例中，清潔後處理900利用由氣體混合物形成的等離子體，其中氣體混合物至少包括第一處理前體(例如，側壁處理前體)和第二處理前體(例如，金屬氧化物處理前體)。然而，可以利用前體的任何合適的氣體混合物。
75.在實施例中，第一處理前體是氣體，一旦該氣體變成等離子體(下面進一步描述)，將用於修復沿著第一蝕刻停止層701、接觸蝕刻停止層703和第二ild 705的側壁懸空鍵805。在特定實施例中，第一處理前體可以是氣體，諸如雙原子氧(o2)等。然而，可以利用任何合適的氣體。
76.第二處理前體可以是氣體，一旦該氣體變成等離子體(下面進一步描述)，將用於去除第一層803。在第一層803是氧化鎢的特定實施例中，第二處理前體可以是諸如雙原子氫(h2)等的氣體。然而，可以利用任何合適的氣體。
77.為了開始清潔後處理900，將第一處理前體和第二處理前體混合在一起以形成處理混合物，並且然後將處理混合物引導至等離子體發生器，諸如遠程等離子體塊(未單獨示出)。在實施例中，處理混合物可以具有約5％至約95％之間的第一處理前體(例如，氧氣)與第二處理前體(例如，氫氣)的流量比率。然而，可以利用任何合適的流量比率或其他濃度。
78.在實施例中，等離子體塊具有接收處理混合物的入口埠和耦接以將第一處理等離子體(從第一處理前體和第二處理前體轉化的)輸送到第一開口707的出口埠。在等離子體塊是磁等離子體發生器的實施例中，第一處理前體和第二處理前體進入等離子體塊並且在圍繞等離子體塊的部分的磁芯之間通過。磁芯用於誘導由進入等離子體塊的第一處理前體和第二處理前體形成第一處理等離子體。
79.磁芯可以位於從入口埠穿過等離子體塊到出口埠的流動路徑的部分周圍。在實施例中，磁芯是轉換器的一部分，其中初級線圈形成轉換器的另一部分。在實施例中，初級線圈可以具有在約100和約1000之間(諸如約600)的繞組。為了從等離子體塊內的第一處理前體和第二處理前體生成期望的第一處理等離子體，可以將短的高壓脈衝電流施加至初級線圈。初級線圈中的高壓脈衝電流轉換成進入磁芯的能量脈衝，這誘導由等離子體塊內的第一處理前體和第二處理前體形成第一處理等離子體。在實施例中，高壓脈衝可以在約10khz和約30mhz之間，諸如約13.56mhz，而溫度在約50℃和約200℃之間並且壓力在約1託和約20託之間。然而，可以利用任何合適的工藝參數。
80.然而，雖然用磁線圈點燃第一處理前體和第二處理前體描述為可以使用的實施
例，但是實施例不限於此。相反，可以使用任何合適的方法或結構來點燃第一處理前體和第二處理前體以形成第一處理等離子體。例如，在其他實施例中，可以將高壓脈衝施加至耦接至等離子體塊的電極(未示出)，或者可以將第一處理前體和第二處理前體暴露於紫外線輻射，該紫外線輻射可以用於點燃第一處理前體和第二處理前體並且形成第一處理等離子體。點燃第一處理前體和第二處理前體的任何合適的方法以及任何其他合適的等離子體誘導器件完全旨在包括在實施例的範圍內。
81.一旦已經生成第一處理等離子體，可以將第一處理等離子體引導到第一開口707中，並且可以執行處理。在實施例中，可以在約100℃和約400℃之間的溫度和約0.5託和約6託之間的壓力下執行處理。可以執行處理，直到已經去除第一層803，或者可以定時在約30秒和約600秒之間的時間之後停止。然而，可以利用任何合適的工藝參數。
82.另外，在一些實施例中，可以在無氮氣氛中執行清潔後處理900，其中在清潔後處理900期間沒有附加的氮氣引入或存在於氣氛中。在另一實施方式中，在無惰性氣體氣氛中執行清潔後處理900，其中在清潔後處理900期間在氣氛中不存在附加的惰性氣體，諸如氬氣。
83.在清潔後處理900期間，處理等離子體將與第一開口707的側壁上的懸空鍵805(例如，圖8中的「si
‑」
的懸空鍵)反應並且沿著第一開口707的側壁形成共價鍵。在其中側壁具有懸空鍵805並且第一處理前體是氧(使得處理等離子體包括具有氧離子的氧等離子體)的特定實施例中，清潔後處理900將與懸空鍵805反應以形成修復鍵(在圖9中由標記為901的「si-o」表示)，諸如二氧化矽。然而，可以利用任何合適的反應。
84.此外，除了簡單地修復懸空鍵805之外，處理等離子體將與由第一開口707的形成引起的雜質和副產物反應、去除和/或以其他方式修復該雜質和副產物。例如，在存在siof、sion或sioh並且氧氣用於第一處理前體的實施例中，這些副產物和/或雜質中的每種都可以反應至完全(從而僅留下二氧化矽)或反應以降低副產物和/或雜質的濃度。由此，清潔後處理900可以用於修復或減輕雜質和副產物造成的損壞。
85.最後，清潔後處理900還將用於從源極/漏極插塞603的表面去除第一層803(見圖8)。特別地，在第一層803是氧化鎢並且第二處理前體是氫氣(它將形成具有氫離子的氫等離子體)的實施例中，氫等離子體將使用例如以下公式來還原氧化鎢：
86.meo
x
+h*
→
me+h2o(g)
87.其中me是源極/漏極插塞603內存在的金屬(例如，鎢)。由此，通過去除第一層803，無論第一層803包括金屬氧化物還是金屬氮氧化物，源極/漏極插塞603將再次具有氧和氮濃度至少接近沉積之後存在的濃度的表面。
88.圖10示出，一旦已經執行清潔後處理900，可以準備包括源極/漏極塞603的結構以填充第一開口707。然而，在準備中，可以從例如用於形成第一開口707的蝕刻和處理室、溼清潔工藝801和清潔後處理900去除該結構，並且該結構可以暴露於環境空氣。如果暴露於環境空氣，則第一開口707和源極/漏極插塞603的側壁可以與例如存在於環境空氣中的氣體(例如，氧氣)反應。由此，第一開口707的側壁(例如，第一蝕刻停止層701、接觸蝕刻停止層703和第二ild 705的暴露表面)在暴露於空氣時可能再次受到損壞。例如，當一些(但不是全部)修復鍵901與環境空氣相互作用時，一些(但不是全部)修復鍵901可能再次恢復為懸空鍵805，並且可能再次引入其他雜質。如果留在結構內，新形成的懸空鍵805雜質可能仍
會干擾後續的處理。
89.類似地，當源極/漏極插塞603暴露於環境空氣時，源極/漏極插塞603可以再次與氧和/或氮反應，並且可以在源極/漏極插塞603的暴露表面上形成第二層1001(諸如金屬氧化物層、金屬氮化物層或金屬氮氧化物層)。在源極/漏極插塞603是鎢的實施例中，第二層1001可以是氧化鎢。
90.圖11示出了可選的第一預清潔工藝(在圖11中由標記為1101的箭頭表示)，該可選的第一預清潔工藝可以用於去除第二層1001(見圖10)以準備填充第一開口707。然而，在第一預清潔工藝1101開始之前，可以使用諸如氬氣的惰性氣體或諸如氫氣、氧氣、這些的組合等的其他氣體來執行清潔(未單獨示出)。在實施例中，可以通過使用一種或多種前體並且使用例如上面關於清潔後處理900描述的等離子體發生器將它們轉化為等離子體來執行清潔。一旦已經生成等離子體，則可以將等離子體引向源極/漏極插塞603的表面，在那裡等離子體將完全或部分地去除第二層1001。
91.一旦已經執行清潔(在利用清潔的實施例中)，可以開始第一預清潔工藝1101。在實施例中，第一預清潔工藝1101可以類似於清潔後處理900(上面關於圖9描述)，但是在第一預清潔工藝1101中僅利用第二處理前體。例如，在第二層1001是氧化鎢的實施例中，第一預清潔工藝1101可以在不存在第一處理前體(例如，不存在氧氣)的情況下利用氫氣作為第二處理前體。在實施例中，可以使用與上面關於清潔後處理900描述的類似的工藝參數來執行第一預清潔工藝1101，但是可以利用任何合適的參數。
92.在第一預清潔工藝1101期間，第一預清潔工藝1101將用於從源極/漏極插塞603的表面去除第二層1001。特別地，在第二層1001是氧化鎢並且第二處理前體是氫氣的實施例中，由第二處理前體形成的氫等離子體將用於使用例如下式來還原氧化鎢：
93.meo
x
+h*
→
me+h2o(g)
94.其中me是源極/漏極插塞603內存在的金屬(例如，鎢)。
95.圖12示出了可選的第二預清潔工藝1201，可選的第二預清潔工藝1201可以用於修復第一開口707的側壁以準備填充第一開口707。在實施例中，第二預清潔工藝1201可以是類似於清潔後處理900(上面關於圖9描述)，但是在第二預清潔工藝1201中僅利用第一處理前體。例如，在側壁包括矽懸空鍵805的實施例中，第二預清潔工藝1201可以在不存在第二處理前體(例如，不存在氫氣)的情況下利用氧氣作為第一處理前體。在實施例中，可以使用與上面關於清潔後處理900描述的類似的工藝參數來執行第二預清潔工藝1201，但是可以利用任何合適的參數。
96.在第二預清潔工藝1201期間，處理等離子體將與第一開口707的側壁上的懸空鍵(例如，sio*805的懸空鍵)反應，並且沿著第一開口707的側壁形成共價鍵。在側壁具有懸空鍵805並且第一處理前體是氧氣(它形成具有氧離子的氧等離子體)的特定實施例中，第二預清潔工藝1201將導致懸空鍵805修復為修復鍵(在圖12中由標記為901的「si-o」表示)，諸如二氧化矽。然而，可以利用任何合適的反應。
97.圖13示出了可選的第三預清潔工藝(在圖13中由標記為1301的箭頭表示)，可選的第三預清潔工藝可以用於去除在第二預清潔工藝1201期間可能發生的對源極/漏極插塞603的任何氧化或其他損壞並且為填充第一開口707做準備。在實施例中，第三預清潔工藝1301可以類似於清潔後處理900(上面關於圖9描述)，但是在第三預清潔工藝1301中僅利用
第二處理前體。例如，第三預清潔工藝1301可以在不存在第一處理前體(例如，不存在氧氣)的情況下利用氫氣作為第二處理前體。在實施例中，可以使用與上面關於清潔後處理900描述的類似的工藝參數來執行第三預清潔工藝1301，但是可以利用任何合適的參數。
98.在第三預清潔工藝1301期間，第三預清潔工藝1301將用於從源極/漏極插塞603的表面去除可能在第二預清潔工藝1201期間發生的任何氧化。特別地，在損壞是源極/漏極塞603的表面的氧化並且第二處理前體是氫氣的實施例中，由第二處理前體形成的氫等離子體將用於使用例如以下公式還原氧化鎢：
99.meo
x
+h*
→
me+h2o(g)
100.其中me是源極/漏極插塞603內存在的金屬(例如，鎢)。
101.當然，由於第一預清潔工藝1101、第二預清潔工藝1201和第三預清潔工藝1301是可選的，可以省略這些步驟中的一個或多個，並且製造工藝可以從清潔後處理900、第一預清潔工藝1101、第二預清潔工藝1201和第三預清潔工藝1301中的任何一個直接移動到後續的步驟(下面關於圖14描述)。這在結構不暴露於周圍環境的製造工藝中特別有用，並且因此周圍環境不會再損壞或再氧化該結構。
102.在又一個實施例中，可以在第一溼清潔工藝800之後直接執行第一預清潔工藝1101、第二預清潔工藝1201和第三預清潔工藝1301。在該實施例中，在清潔後處理900之前執行第一預清潔工藝1101、第二預清潔工藝1201和第三預清潔工藝1301中的一個或多個，並且一旦完成清潔後處理900，製造工藝可以從清潔後處理900直接移動到隨後的步驟。
103.在又一個實施例中，在該實施例中，可以在第一溼清潔工藝800之後執行第一預清潔工藝1101、第二預清潔工藝1201和第三預清潔工藝1301，並且在該實施例中，在清潔後處理900之後將該結構暴露於環境空氣，可以在清潔後處理900之前或之後執行第一預清潔工藝1101、第二預清潔工藝1201和第三預清潔工藝1301中的一個或多個。由此，在清潔後處理900之前和/或之後重複第一預清潔工藝1101、第二預清潔工藝1201和第三預清潔工藝1301中的一個或多個。可以以任何合適的順序執行這些步驟的任何合適的組合，並且所有這樣的組合完全旨在包括在當前實施例的範圍內。
104.圖14示出，在第三預清潔工藝1301(如果執行)準備第一開口707之後，使用第一沉積工藝(在圖14中由標記為1400的線表示)沉積第一導電填充材料以填充第一開口707，以形成源極/漏極接觸件1401。在實施例中，第一導電填充材料包括諸如鎢(w)、鈷(co)、釕(ru)、它們的合金等的金屬，並且沉積第一導電填充材料以填充第一開口707。此外，可以使用諸如化學氣相沉積(cvd)的沉積工藝來沉積第一導電填充材料以執行自底向上的選擇性無損耗沉積。在自底向上沉積中，第一導電填充材料具有在第一開口707中垂直傳播的單個生長前沿。由此，防止了在第一導電填充材料中形成縫隙。然而，可以利用任何合適的導電填充材料和任何合適的工藝來在第一開口707內產生源極/漏極接觸件1401。
105.在實施例中，沉積工藝可以利用前體，例如氟化鎢(wf6)和氫氣(h2)，但是可以利用任何合適的前體，諸如w(co)6、(nh3)3w(co)3、wcl5、c
10h12
w、wh2(iprcp)2等或它們的組合。在使用氟化鎢和氫氣作為前體的特定實施例中，氟化鎢(wf6)可以以約50sccm和約450sccm之間的流量(諸如約100sccm)流入反應室，而氫氣(h2)可以以約1000sccm和約7000sccm之間的流量(諸如約2000sccm)同時流入。另外，化學氣相沉積工藝可以在約200℃和約400℃之間(諸如約300℃)的溫度下以及在約10託和約300託之間(諸如約20託)的壓力下執行。然
而，可以利用任何合適的前體和任何合適的工藝條件。
106.一旦已經沉積了第一導電填充材料，就可以執行退火工藝或回流工藝以形成源極/漏極接觸件1401。一旦填充或過度填充，可以使用諸如化學機械拋光(cmp)的平坦化工藝去除用於源極/漏極接觸件1401的第一開口707外部的任何沉積材料，以用第二ild層705的平坦化表面平坦化源極/漏極接觸件1401。
107.圖15示出了根據一些實施例的在第二ild 705上方和源極/漏極接觸件1401上方形成第三ild 1501。第三ild 1501可以由介電材料形成，並且可以通過諸如cvd、pecvd或fcvd的任何合適的方法來沉積第三ild 1501。合適的介電材料可以包括psg、bsg、bpsg、usg等。可以使用通過任何可接受的工藝形成的其他絕緣材料。在沉積第三ild 1501之後，可以執行諸如cmp的平坦化工藝以平坦化第三ild 1501的頂面。
108.圖15還示出了根據一些實施例的第二開口1503的形成，該第二開口1503穿過第三ild 1501、第二ild 705和接觸蝕刻停止層703向下至第一蝕刻停止層701。可以使用一系列一種或多種可接受的光刻和蝕刻技術形成第二開口1503。根據一些實施例，可以使用諸如三氟甲烷(chf3)和氫氣(h2)的前體來執行第二蝕刻工藝以蝕刻穿過第三ild 1501、第二ild 705並且穿透接觸蝕刻停止層703。可以利用任何合適的蝕刻劑和任何合適數量的蝕刻工藝或蝕刻工藝的組合，並且所有這樣的蝕刻劑和組合完全旨在包括在實施例的範圍內。
109.圖15還示出了根據一些實施例的第二蝕刻工藝的繼續，可以進行第二蝕刻工藝以將第二開口1503向下延伸至柵極接觸層501和/或源極/漏極插塞603。根據一些實施例，可以使用諸如四氟化碳(cf4)和氫氣(h2)的前體來執行第二蝕刻工藝以蝕刻穿過第一蝕刻停止層701和柵極掩模503。然而，可以利用任何合適的蝕刻劑以及任何合適數量的蝕刻工藝或蝕刻工藝的組合，並且所有這樣的蝕刻劑和組合完全旨在包括在實施例的範圍內。
110.圖16示出，一旦已經形成第二開口1503，可以執行第二清潔後處理(在圖16中由標記為1601的箭頭表示)以幫助修復損壞並且去除任何不期望的層。在實施例中，第二清潔後處理1601可以類似於清潔後處理900(上面關於圖9描述)。然而，可以利用任何合適的工藝。
111.另外，如果需要，在已經執行第二清潔後處理1601之後，並且如果結構暴露於環境大氣，則可以執行第三預清潔工藝(未單獨示出)和第四預清潔工藝(未單獨示出)。在實施例中，第三預清潔工藝和第四預清潔工藝可以類似於第一預清潔工藝1101(上面關於圖11描述)和第二預清潔工藝1201(上面關於圖12描述)。然而，可以利用以任何合適的順序的任何合適的工藝。
112.圖17示出了在第二開口1503內的後續結構的發展。具體地，該圖示出了柵電極接觸件1701以及對接接觸件1703的形成。因此，沉積第二導電填充材料以填充第二開口1503。第二導電填充材料可以是金屬，諸如鎢、鈷、銅、釕、鋁。此外，可以使用諸如化學氣相沉積(cvd)的沉積工藝來沉積導電填充材料以執行自底向上的選擇性無損耗沉積。在自底向上沉積中，導電填充材料具有在第二開口1503中垂直傳播的單個生長前沿；由此，防止了在導電填充材料中形成縫隙。然而，可以利用任何合適的導電填充材料和任何合適的工藝來在第二開口1503內產生柵電極接觸件1701和對接接觸件1703。
113.在實施例中，沉積工藝可以利用前體，諸如氟化鎢(wf6)和氫氣(h2)，但是可以利用任何合適的前體，諸如w(co)6、(nh3)3w(co)3、wcl5、c
10h12
w、wh2(iprcp)2等或它們的組合。在使用氟化鎢和氫氣作為前體的特定實施例中，氟化鎢(wf6)可以以約50sccm和約450sccm之
間(諸如約100sccm)的流量流入反應室，而氫氣(h2)可以以約1000sccm和約7000sccm之間(諸如約2000sccm)的流量同時流入。另外，化學氣相沉積工藝可以在約200℃和約400℃之間(諸如約300℃)的溫度下以及在約10託和約300託之間(諸如約20託)的壓力下執行。然而，可以利用任何合適的前體和任何合適的工藝條件。
114.圖18示出了實施例，在該實施例中，在柵電極接觸件1701和對接接觸件1703的形成之後，在第二開口1503中的剩餘的暴露表面上方沉積阻擋層1801。在一個實施方式中，阻擋層1801包括鈦或氮化鈦，並且可以通過cvd沉積阻擋層1801。然而，可以利用任何合適的材料和任何合適的工藝來沉積阻擋層1801。在阻擋層1801的沉積之後，可以在阻擋層1801上方和第三ild 1501上方形成插塞1803。在實施方式中，插塞1803由與柵電極接觸件相同的材料(例如，鎢)形成。在一個實施方式中，插塞1803包括鎢並且可以通過cvd沉積插塞1803。然而，可以利用任何合適的材料和任何合適的工藝來沉積插塞1803。
115.圖19示出，在柵電極接觸件1701和對接接觸件1703的形成之後，執行諸如cmp的平坦化工藝(在圖19中由標記為1901的箭頭表示)以暴露源極/漏極接觸件1401的頂面。平坦化工藝1901去除第三ild 1501以暴露源極/漏極接觸件的頂面以及柵電極接觸件1701和對接接觸件1703的部分。平坦化工藝1901的結果是頂部平坦表面，其中源極/漏極接觸件1401、柵電極接觸件1701和對接接觸件1703在頂部平坦表面上具有暴露的導電錶面。平坦化工藝1901允許產生附加部件，該附加部件能夠耦接導電部件以及提供接入點，從該接入點處理外部連接件以與襯底101交界。
116.圖20示出了總結上面關於圖7a至圖14描述的工藝中的步驟的工藝流程。在該實施例中，最初利用第一蝕刻工藝709和溼清潔工藝801。在溼清潔工藝801之後，如果需要，可以執行可選的第一預清潔工藝1101(具有或不具有可選的惰性清潔)、可選的第二預清潔工藝1201和可選的第三預清潔工藝1301中的一個或多個，或者該工藝進行到清潔後處理900。一旦執行清潔後處理900，如果需要，可以執行或不執行可選的第一預清潔工藝1101(具有或不具有可選的惰性清潔)、可選的第二預清潔工藝1201和可選的第三預清潔工藝1301，或者該工藝進行到第一沉積工藝1400。
117.圖21示出了可以利用的工藝流程的另一個實施例。在這個實施例中，在已經執行第一蝕刻工藝709和溼清潔工藝801之後，可以執行可選的第一預清潔工藝1101(具有或不具有可選的惰性清潔)、可選的第二預清潔工藝1201和可選的第三預清潔工藝1301。然而，在該實施例中，代替執行清潔後處理900和可能的另一輪可選的第一預清潔工藝1101(具有或不具有可選的惰性清潔)、可選的第二預清潔工藝1201和可選的第三預清潔工藝1301，該工藝可以直接進行到第一沉積工藝1400。由此，第一開口707的側壁和底部仍然可以至少部分地被修復，同時仍然具有流線型的製造工藝。
118.通過利用本文所述的實施例，可以在繼續製造工藝之前修復由形成第一開口707的蝕刻工藝引起的多種類型的損壞。特別地，可以修復對側壁造成的損壞(例如，懸空鍵)，使得這種損壞不會干擾後續的沉積工藝。此外，可以通過去除已形成的任何氧化物或氮化物層來修復沿著第一開口707的底部造成的損壞(例如，氧化物或氮化物層的形成)。由此，不會存在幹擾後續的沉積工藝的這些層。損壞的這種修復允許更有效和選擇性地填充第一開口707，允許更有效的整體結構。
119.根據實施例，製造半導體器件的方法包括：形成穿過介電層的第一開口，第一開口
暴露導電區域；在形成第一開口之後，溼清潔第一開口；在溼清潔第一開口之後，處理第一開口，處理第一開口包括將側壁處理前體和底部處理前體轉變為第一等離子體混合物，側壁處理前體不同於底部處理前體；以及在處理第一開口之後，用導電材料填充第一開口。在實施例中，該方法還包括執行與處理第一開口分開的第一預清潔工藝，第一預清潔工藝包括將側壁處理前體轉變為不同於第一等離子體混合物的第二等離子體。在實施例中，該方法還包括執行與處理第一開口分開並且也與第一預清潔工藝分開的第二預清潔工藝，第二預清潔工藝包括將底部處理前體轉變為不同於第一等離子體混合物並且不同於第二等離子體的第三等離子體。在實施例中，執行第一預清潔工藝和第二預清潔工藝是在處理第一開口之後被執行的。在實施例中，執行第一預清潔工藝和第二預清潔工藝是在處理第一開口之前被執行的。在實施例中，側壁處理前體包括雙原子氧。在實施例中，底部處理前體包括雙原子氫。
120.根據另一個實施例，製造半導體器件的方法包括：在半導體襯底上方的導電材料上方沉積多個介電層；蝕刻多個介電層以暴露導電材料，蝕刻還在第一開口內形成副產物；從第一開口去除副產物，其中，在蝕刻之後並且在去除副產物之後，第一開口的側壁受到損壞，並且已經由導電材料的部分形成氧化物層；從雙原子氫和雙原子氧生成第一等離子體；以及用第一等離子體修復側壁和去除氧化物層。在實施例中，通過產生懸空鍵而損壞第一開口的側壁。在實施例中，第一等離子體不含氮。在實施例中，該方法還包括用第二等離子體第二次修復側壁，第二等離子體由雙原子氫而不是雙原子氧形成。在實施例中，該方法還包括用第三等離子體第三次修復側壁，第三等離子體由雙原子氧而不是雙原子氫形成。在實施例中，在用第一等離子體修復側壁和去除氧化物層之後執行第二次修復側壁和第三次修復側壁。在實施例中，在遠程等離子體發生器中生成第一等離子體。
121.根據又一實施例，製造半導體器件的方法包括：形成至半導體鰭上方的源極/漏極區域的鎢接觸件；在源極/漏極區域上方沉積第一介電層；在第一介電層上方沉積第二介電層；在第二介電層上方沉積第三介電層；蝕刻第一介電層、第二介電層和第三介電層以暴露鎢接觸件的至少部分；清潔第一介電層、第二介電層、第三介電層以及鎢接觸件的部分；以及在清潔之後，將第一介電層、第二介電層、第三介電層以及鎢接觸件的部分暴露於包括氫離子的第一等離子體和包括氧離子的第二等離子體。在實施例中，該方法還包括將第一介電層、第二介電層、第三介電層以及鎢接觸件的部分暴露於包括氫離子但不包括氧離子的第三等離子體。在實施例中，該方法還包括將第一介電層、第二介電層、第三介電層以及鎢接觸件的部分暴露於包括氧離子但不包括氫離子的第四等離子體。在實施例中，該方法還包括將第一介電層、第二介電層、第三介電層以及鎢接觸件的部分暴露於包括氫離子但不包括氧離子的第五等離子體。在實施例中，暴露於第三等離子體發生在暴露於第一等離子體之後。在實施例中，暴露於第三等離子體發生在暴露於第一等離子體之前。
122.前面概述了若干實施例的特徵，使得本領域人員可以更好地理解本發明的方面。本領域人員應該理解，它們可以容易地使用本發明作為基底來設計或修改用於實施與本文所介紹實施例相同的目的和/或實現相同優勢的其它工藝和結構。本領域技術人員也應該意識到，這種等同配置不背離本發明的精神和範圍，並且在不背離本發明的精神和範圍的情況下，本文中它們可以做出多種變化、替換以及改變。