調諧電路和方法

2023-10-26 00:34:27 1

專利名稱：調諧電路和方法
技術領域：
本發明一般涉及電子電路，尤其涉及包括電壓控制的振蕩器的電 子電路。
背景技術：
鎖相環(PLL)系統用在各種應用中，包括無線電接收器、移動 通信系統、全球定位衛星系統、衛星接收器、電信系統、儀表測量系 統、數據機、微處理器等。 一般PLL系統包括用於調節系統的 工作頻率的電壓控制的振蕩器(VCO) 。 PLL使用參考信號和反饋信 號來控制VCO的輸出信號，以便它以與參考信號的頻率和相位匹配 的頻率和相位工作。VCO應具有低增益，以獲得低相位噪聲性能並 鎖定到期望頻率。雖然VCO通常鎖定到期望頻率，VCO的輸入終端 上的電壓可能偏移得太高或太低，這在PLL系統中造成參考雜散 (reference spur)，即，它在PLL參考頻率處造成系統抖動，這降 低了 PLL系統鎖定到期望頻率上的能力。
因此，有減少參考雜散的出現的PLL系統和方法是有利的。PLL 系統製造起來有成本效益是進一步有利的。


結合附圖理解，從下面詳細說明的閱讀中將更好地理解本發明， 其中相似的參考數字指定相似的組件，且其中
圖l是根據本發明的實施方式的鎖相環電路的結構圖2是用於根據本發明的實施方式來操作圖1的鎖相環電路的流
程圖3是根據本發明的另一實施方式的鎖相環電路的結構圖；圖4是根據本發明的另一實施方式的鎖相環電路的結構圖；以及 圖5是根據本發明的實施方式來操作圖4的鎖相環電路的流程圖。
為了說明的簡單和理解的容易，不同圖中的組件不一定按比例繪 制，除非明確地那麼規定。在一些情況下，沒有詳細描述公知的方法、 程序、部件和電路，以便不使本公開內容難以理解。下列詳細說明在 本質上僅僅是示例性的，且不是用來限制本文件的公開內容和所公開 的實施方式的使用。而且，不意味著被在前面的正文包括題目、技術 領域、背景或摘要中提出的任何表達和暗示的理論所限制。
具體實施例方式
通常，本發明提供了一種電路和方法，其通過使控制或調諧電壓 VTUNE，即，電壓控制的振蕩器(VCO)的輸入居中來減少鎖相環(PLL) 系統中參考雜散的出現。根據一個實施方式，參考電壓V肌M用於過 度驅動出現在VCO的輸入端子處的調諧電壓VTUNE。調諧電壓VTUNE 使VCO產生包括輸出電壓和輸出頻率的輸出信號。輸出信號的頻率 被整數n除，並傳輸到相位頻率檢測器的輸入端子。相位頻率檢測器 產生輸入到環路濾波器中的預調諧電壓VPUMP。環路濾波器輸出調諧 電壓VTUNE，其使VCO產生輸出信號。通過開啟電容器組，即，將 電容器組布置成與VCO中的LC儲能電路並聯或關閉電容器組，即， 將電容器組與VCO中的LC儲能電路退耦(decouple)，來調節調諧電 壓ViuNE。 VCO產生更新的輸出信號，其通過被n除的電路而傳輸到 相位頻率檢測器。根據一個實施方式，當實質上鎖定參考電壓VREF1 時，它從PLL系統退耦。
圖1是適合於根據本發明的實施方式使用單塊集成電路來製造 的鎖相環(PLL)電路10的結構圖。PLL電路10也稱為PLL系統 或調諧電路。PLL電路10包括耦合到狀態機16和環路濾波器18的 相位頻率檢測器(PFD) 12。 PFD 12—般包括耦合到電荷泵14的相 位誤差檢測器13。也稱為低通濾波器(LPF)的環路濾波器18連接到電壓控制的振蕩器(VCO) 20。狀態機16也連接到VCO 20和開 關22，開關22連接到環路濾波器18。 VCO20通過除法器電路24耦 合到PFD 12。
更具體地，PFD 12具有輸入端子28和輸入端子30，輸入端子 28被耦合以接收具有頻率fref2的參考信號VREF2，輸入端子30被耦合 以從除法器電路24接收具有頻率fdiv的反饋信號VFB。 PFD 12具有 分別連接到狀態機16的輸入端子36和38以及電荷泵14的輸入端子 40和42的輸出端子32和34。電荷泵14的輸出端子45連接到環路 濾波器18的輸入端子48。狀態機16的輸出端子4415 442， ...， 44m分別 連接到VCO 20的輸入端子46i， 462,…，46m，以及狀態機16的輸出端 子48連接到開關22的控制端子50。 VCO 20包括耦合到一個或更多 組開關電容器23r23m的電感-電容(LC)儲能電路21，其中m為整 數。作為例子，開關22是具有載流電極52和載流電極54的三端子 開關，載流電極52被耦合以接收參考電壓或電勢VREF1，載流電極54 通常連接到電荷泵14的輸出端子45和環路濾波器18的輸入端子48。 環路濾波器18的輸出端子56連接到VCO 20的輸入端子58。 VCO 20 的輸出端子60用作PLL電路10的輸出端子。雖然開關50顯示為耦 合在環路濾波器18之前，但這不是本發明的限制。例如，載流電極 54通常可連接到環路濾波器18的輸出端子56和VCO 20的輸入端子 58。除法器電路24耦合在VCO 20的輸出端子60和PFD 12的輸入 端子30之間。優選地，除法器電路24是被n除的電路，其中n為由
用戶選擇的整數。
圖2是示出根據本發明的實施方式的PLL電路10的操作的流程 圖64。在PLL電路10的上電期間或當希望VCO20的輸出頻率變化 時，狀態機16將開關22配置成連接參考電壓VREF1與輸入端子48。 將參考電壓VREM施加到輸入端子48過度驅動環路濾波器18，以使 它在輸出端子56產生電壓VTUNE(由標為66的方框表示)。電壓VTUNE 傳輸到VCO 20的輸入端子58。響應於電壓VTUNE， VCO 20產生具 有輸出頻率f幽的輸出信號VOUT，輸出信號VOUT出現在輸出端子60。輸出電壓VOUT出現在除法器電路24的輸入端子，這產生具有頻率fdiv 的反饋信號VFB。除法器電路24用整數n除頻率f。w，因而產生具有
頻率fdiv的反饋信號VFB。因此，反饋信號VFB實質上具有與輸出信號
Vout相同的幅度，但它具有比頻率iU小n倍的頻率fdiv。
具有參考頻率fref2的參考信號V肌F2施加到輸入端子28,而具有
頻率fdiv的反饋信號VFB反饋到輸入端子30。相位誤差檢測器13比較
頻率fref2與反饋頻率fdiv，並在輸出端子32和34產生表示信號fref2
和fdiv之間差異的差分相位誤差信號(由標為68的方框表示)。差分 相位誤差信號分別傳輸到電荷泵14的輸入端子40和42以及狀態機
16輸入端子36和38。當頻率fref2和fdW實質上同相時，相位誤差
信號實質上為零，且狀態機16傳輸打開開關22的信號(由參考數字 76表示)。PLL電路10在正常工作模式中(由標為78的方框表示)。 響應於具有非零值或不在預定的容差範圍內的相位誤差信號，
即，頻率fref2實質上不等於fdiv，狀態機16開啟或關閉電容器組。如 果頻率fref2比fdW快，則狀態機16關閉VCO 20內的一個電容器組
23廠23m，即，狀態機16使電容器組從LC儲能電路21分離(由標為 80的方框表示)。響應於新的電容器配置，VCO20產生具有更新的 輸出頻率fouT的更新的輸出電壓Vout。更新的輸出電壓VOUT出現在 除法器電路24的輸入處，這產生了具有更新的頻率fdiv的更新的反饋 信號Vfb。除法器電路24用整數n除頻率f。ut，因而產生具有頻率fdiv 的反饋信號VFB。
具有參考頻率fref2的參考信號VREF2施加到輸入端子28，而具有
頻率fdiv的參考信號VFB反饋到輸入端子30，以使PFD 12的相位誤 差檢測器13可比較它們，即，過程在由標為68的方框表示的階段繼
續.相位誤差檢測器13再次比較頻率fref2與反饋頻率fdiv，並產生傳
輸到電荷泵14的輸入端子40和42以及狀態機16的輸入端子36和 38的差分相位誤差信號。響應於實質上仍然大於反饋頻率fdiv的頻率
fref2，即，相位誤差信號仍然具有非零值或不在預定的容差範圍內，
狀態機16關閉VCO 20內的另一電容器組23r23m(由標為80的方框表示)。新的電容器配置使VCO20產生具有更新的輸出頻率fouT的 更新的輸出電壓VOUT。更新的輸出電壓VOUT出現在除法器電路24
的輸入端子，這產生了具有頻率fdiV的反饋信號VFB。比較頻率fref2 與fdiv以及關閉電容器組23r23m的過程繼續，直到頻率fref2與fdiv實 質上相等。
一旦頻率fref2與fdiv實質上相等，狀態機16就產生打開開
關22的信號(由標為76的方框表示)。PLL電路10接著進入正常 工作模式(由標為78的方框表示)。
如果頻率fref2比fdiv慢，則狀態機16開啟VCO 20內的一個電容
器組23廠23m，即，狀態機16將電容器組布置成與LC儲能電路21 並聯(由標為82的方框表示)。響應於新的電容器配置，VCO20產
生具有更新的輸出頻率foUT的更新的輸出電壓Vout。更新的輸出電
壓V。uT出現在除法器電路24的輸入處，這產生了具有頻率f^的反 饋信號VpB。除法器電路24用整數n除頻率f。w，因而產生具有頻率
fdiv 的反饋信號VFB。
具有參考頻率fref2的參考信號Vref2施加到愉入端子28，而具有 頻率fdiv的反饋信號VFB反饋到輸入端子30,以使相位誤差檢測器13 可比較它們，即，過程在由標為68的方框表示的階段繼續。相位誤 差檢測器13再次比較頻率fref2與反饋頻率fdiv，並產生傳輸到電荷泵
14的輸入端子40和42以及狀態機16的輸入端子36和38的差分相
位誤差信號。響應於實質上仍然小於反饋頻率fdiv的頻率fref2，即，相
位誤差信號仍然具有非零值或不在預定的容差範圍內，狀態機16開 啟VCO 20內的另一電容器組23r23m (由標為82的方框表示)。新 的電容器配置使VCO 20產生具有更新的輸出頻率fouT的更新的輸出 電壓VOUT。更新的輸出電壓VOUT出現在除法器電路24的輸入端子，
這產生了具有頻率fdiv的反饋信號VFB。比較頻率fref2與fdiv以及開啟 電容器組23廠23m的過程繼續，直到頻率fref2實質上等於反饋頻率fdiv。 一旦頻率fren與fdw實質上相等，狀態機16就產生打開開關22的信
號(由標為76的方框表示)，而PLL電路10進入正常工作模式(由 標為78的方框表示)。圖3是適合於根據本發明的實施例使用單塊集成電路過程來制 造的PLL電路100的結構圖。與PLL電路10 —樣，PLL電路100 也稱為調諧電路或PLL系統。PLL電路100包括耦合到狀態機16和 環路濾波器104的相位頻率檢測器(PFD) 102。 PLL電路100不同 於的PLL電路IO，因為PED 102不包括電荷泵。也稱為低通濾波器 (LPF )的環路濾波器104連接到VCO 20。狀態機16也連接到VCO 20和開關22，開關22連接到環路濾波器104。 VCO 20通過除法器 電路24耦合到PFD 102。更具體地，PFD 102具有輸入端子28和輸 入端子30，輸入端子28被耦合以接收具有頻率fref2的參考信號VREF2， 輸入端子30被耦合以從除法器電路24接收具有頻率fdiv的反饋信號 VFB。 PFD 102具有分別連接到狀態機16的輸入端子36和38以及環 路濾波器104的輸入端子106和108的輸出端子32和34。狀態機16 的輸出端子4化442，…，44m分別連接到VCO 20的輸入端子46,， 462， ...， 46m，以及狀態機16的輸出端子48連接到開關22的控制端子 50。 VCO 20包括耦合到一個或更多組開關電容器23r23m的LC儲能 電路21，其中m為整數。開關22的載流電極52被耦合以接收參考 電壓或電勢VREM，而載流電極54連接到VCO20的輸入端子58。雖 然開關50顯示為耦合在環路濾波器104之前，但這不是本發明的限 制。例如，栽流電極54可連接到環路濾波器104的輸入端子106和 108。環路濾波器104的輸出端子110也連接到VCO 20的輸入端子 58。 VCO 20的輸出端子60用作PLL電路100的輸出端子。除法器 電路24耦合在VCO 20的輸出端子60和PFD 102的輸入端子30之 間。
圖4是適合於根據本發明的實施例使用單塊集成電路來製造的 PLL電路180的結構圖。與PLL電路10和100—樣，PLL電路180 也稱為調諧電路或PLL系統，PLL電路180包括耦合到狀態機200 和電荷泵192的PFD182。電荷泵192連接到環路濾波器18，環路濾 波器18連接到VCO 20。狀態機200也連接到VCO 20,比較器208 耦合在輸出端子56和狀態機200的輸入端子205之間，VCO 20通過除法器電路24耦合到PFD 182。 PFD 182具有輸入端子184和輸入 端子186，輸入端子186被耦合以接收參考信號VREF2，輸入端子186 被耦合以從除法器電路24接收反饋信號VFB。參考信號VRE^和反饋信號Vfb分別具有頻率fref2和fdiv。
PFD 182具有分別連接到狀態機200的輸入端子202和204以及電荷泵192的輸入端子194和196的 輸出端子188和190。電荷泵192的輸出端子198連接到環路濾波器 18的輸入端子48。狀態機200的輸出端子206^ 2062， ...， 206m分別連 接到VCO 20的輸入端子46i， 462， ...， 46m。 VCO 20包括耦合到一個 或更多組開關電容器23^23m的LC儲能電路21，其中m為整數。比 較器208的輸出端子214連接到狀態機200的輸入端子205。比較器 203的輸入端子212連接到環路濾波器18的輸出端子56，而輸入端 子210被耦合以接收參考電壓或電勢VREF3。環路濾波器18的輸出端 子56連接到VCO 20的輸入端子58。 VCO 20的輸出端子60用作PLL 電路180的輸出端子。除法器電路24耦合在VCO 20的輸出端子60 和PFD 182的輸入端子186之間。優選地，除法器電路24是被n除 的電路，其中n為由用戶選擇的整數。圖5是示出根據本發明的實施方式的PLL電路180的操作的流 程圖220。 PLL電路180的操作的描述以正常模式中的PLL電路180 開始(由標為222的方框表示)。具有參考頻率fref2的參考信號VREF2 施加到輸入端子184，而具有頻率fdiv的反饋信號VFB反饋到輸入端子186。相位頻率檢測器182比較頻率fref2與反饋頻率fdiv,並在輸出 端子188和190產生表示信號fref2和fdiv之間相位差異的差分相位誤差信號。差分相位誤差信號分別傳輸到電荷泵192的輸入端子194和 196以及狀態機200的輸入端子202和204。如果相位誤差信號實質上為零值，即，信號Vref2和VpB實質上同相，則電荷泵192產生輸出電壓VPUMP，以及環路濾波器18產生實質上等於參考電壓VREF3的輸出電壓vtune。如果電壓Vref3和vtune實質上相等，則來自比較器208的輸出信號禁止狀態機200。在這種工作模式下，PLL電路180 被鎖定或實質上鎖定(由標為223的方框表示)。應理觶，當PLL電路180被鎖定時，在參考信號頻率fref2和反饋信號頻率fdiv之間可 能有小的相位差異。參考電壓或電勢Vref3迷接到比校器208的輸入端子210,而環 路濾波器18的輸出端子56連接到比較器208的輸入端子212。因此， 環路濾波器18將調諧信號VTUNE傳輸到比較器208，比較器208比較調諧信號VTUNE與參考電壓VREF3 (由標為224的方框表示)。響應於具有非零值或不在預定的容差範圍內的相位誤差信號，電荷泵192增加或減小其輸出電壓VPUMP。輸出電壓VPUMP的方向改變，即，增加或減小，依賴於頻率frw和fdiv之間的相位關係。電壓VpuMP 輸入到在輸出端子56產生調諧電壓vtune的環路濾波器18中。如果電壓vtune大於參考電壓Vref3，則狀悉機200關閉VCO 20內的一個 電容器組23r23m，即，狀態機200使電容器組從LC儲能電路21分 離(由標為230的方框表示)。更新的輸出電壓VouT出現在除法器 電路24的輸入處，這產生了具有頻率fdiv的反饋信號VFB。除法器電 路24用整數n除頻率f。ut，因而產生具有頻率fdiv的反饋信號VFB。響應於更新的輸出電壓VOUT，環路濾波器18產生更新的調諧電 壓VTUNE。如果調諧電壓Vtune仍然大於參考信號VREF3，則狀態機 200關閉VCO 20內的另 一電容器組23廣23J由標為230的方框表示)。響應於更新的調諧電壓vtune和新的電容器配置，VCO 20產生具有 更新的輸出頻率fouT的更新的輸出電壓VOUT。更新的輸出電壓VOUT 出現在除法器電路24的輸入端子，這產生了具有更新的頻率fdiv的更新的反饋信號VpB。應注意，信號Vout、 VPUMP、 VTUNE、 f。ut、 VFB和fdiv的更新出現在比較器208執行任何進一步的比較之前。比較頻率fref2與fdiv、更新電壓VouT、 VPUMP、 VTUNE以及關閉電容器組23廣23加 的過程繼續，直到調諧電壓vtune實質上等於參考電壓vref3, —旦 電壓Vtune與V肌F3實質上相等，來自比較器208的輸出信號就禁止 狀態機200 (由標為228的方框表示)，因為PLL電路180被鎖定並 進入正常工作模式(由標為222的方框表示)。如果調諧電壓vtune小於參考電壓vref3,則狀態機202開啟VCO20內的電容器組23廠23m，即，將電容器組布置成與LC儲能電 路21並聯(由標為232的方框表示)。響應於調諧電壓Vtune和新的 電容器配置，VCO 20產生具有更新的輸出頻率fouT的更新的輸出電 壓VouT。更新的輸出電壓VouT出現在除法器電路24的輸入端子，這 產生了具有頻率fdiv的更新的反饋信號VFB。除法器電路24用整數n
除頻率f。ut，因而產生具有頻率fdiv的反饋信號VFB。
具有參考頻率fref2的參考信號VREF2施加到輸入端子184，而具 有頻率fdiv的參考信號VFB反饋到輸入端子186，以使相位頻率檢測器
182可比較它們，即，過程在由標為224的方框表示的階段繼續。相
位頻率檢測器182再次比較頻率fref2與反饋頻率fdiv，並產生傳輸到電
荷泵192的輸入端子194和196以及狀態機200的輸入端子202和204 的差分相位誤差信號。響應於具有非零值或不在預定的容差範圍內的 相位誤差信號，電荷泵192增加或減小其輸出電壓VPUMP。輸出電壓
VpuMP的方向改變，即，增加或減小，依賴於頻率fref2和fdiv之間的相
位關係。電壓VpuMP輸入到在輸出端子56更新調諧電壓VTUNE的環路 濾波器18中。應注意，調諧電壓VTUNE的更新出現在比較器208執行 任何進一步的比較之前。如果調諧電壓VTUNE仍然小於參考電壓 VREF3，則狀態機200開啟VCO 20內的另一電容器組23廣23m (由標 為232的方框表示)。響應於電壓VTUNE和新的電容器配置，VCO20
產生具有更新的輸出頻率foUT的更新的輸出電壓VOUT。更新的輸出
電壓VOUT出現在除法器電路24的輸入處，這產生了具有更新的頻率
fdiv的更新的反饋信號VFB。應注意，信號Vout、 Vpump、 VTUNE、 f。ut、 VFB、 fdiv、 VPUMP、和VTUNE的更新出現在比較器208執行任何進一步 的比較之前。比較頻率fref2與fdiv、更新電壓VpUMP、 Vtune和Vfb、 以及開啟電容器組的過程繼續，直到電壓VnjNE實質上等於參考電壓
VREF3。 一旦電壓VPUMP、 Vtune和VREF3實質上相等，來自比較器208 的輸出信號就禁止狀態機200 (由標為228的方框表示)，因為PLL 電路180被鎖定並進入正常工作模式(由標為222的方框表示)。
雖然在這裡公開了某些優選實施方式和方法，從前述公開中對本領域的技術人員很明顯，可進行這樣的實施方式和方法的變化和更改 而不偏離本發明的實質和範圍。意圖是本發明應僅被限制到由所附權 利要求以及可適用法律的規則和法則要求的程度。
權利要求
1.一種調諧電路，包括相位頻率檢測器，其具有第一輸入端子和第二輸入端子以及第一輸出端子和第二輸出端子，所述第一輸入端子耦合成接收參考信號；環路濾波器，其具有輸入端子和輸出端子，所述輸入端子耦合到所述相位頻率檢測器的第一輸出端子；電壓控制的振蕩器，其具有第一輸入端子和第二輸入端子以及輸出端子，所述第一輸入端子耦合到所述環路濾波器的輸出端子；除法器電路，其具有輸入端子和輸出端子，所述輸入端子耦合到所述電壓控制的振蕩器的輸出端子，以及所述輸出端子耦合到所述相位頻率檢測器的第二輸入端子；以及狀態機，其具有第一輸入端子和第二輸入端子以及至少一個輸出端子，所述第一輸入端子和第二輸入端子分別耦合到所述相位頻率檢測器的第一輸出端子和第二輸出端子，以及所述至少一個輸出端子中的第一輸出端子耦合到所述電壓控制的振蕩器的第二輸入端子。
2. 如權利要求1所述的調諧電路，其中所述相位頻率檢測器包 括耦合到電荷泵的相位誤差檢測器，且其中所述電荷泵的輸出端子用 作所述相位頻率檢測器的第一輸出端子，且其中所述電壓控制的振蕩 器包括耦合到電容器組的電感-電容儲能電路，所述狀態機的所述至少 一個輸出端子中的第一輸出端子耦合到所述電容器組。
3. 如權利要求l所述的電路，其中所述電壓控制的振蕩器包括 耦合到多個電容器組的電感-電容儲能電路，以及所述狀態機具有所述 至少一個輸出端子中的第二輸出端子，且所述狀態機的第一輸出端子 和第二輸出端子分別耦合到所述多個電容器組中的第一電容器組和 第二電容器組。
4. 如權利要求l所述的電路，其中所述狀態機具有所述至少一 個輸出端子中的第二輸出端子，並進一步包括耦合在所述狀態機的第 二輸出端子和所述環路濾波器的輸入端子之間的開關，且其中所述開關是具有控制端子以及第一載流電極和第二載流電極的三端子開關， 所述控制端子耦合到所述狀態機的第二輸出端子，所述第一載流電極 耦合成接收第一參考電勢，以及所述第二載流電極耦合到所述環路濾 波器的輸入端子。
5. 如權利要求l所述的電路，其中所述狀態機具有多個其它輸 出端子，且其中所述電壓控制的振蕩器包括耦合到多個電容器組的電 感-電容儲能電路，所述狀態機的第一輸出端子耦合到所述多個電容器 組中的第一電容器組，以及所述多個其它輸出端子中的每個輸出端子 耦合到所述多個電容器組中的相應電容器組。
6. —種用於調諧電路的方法，包括 產生調諧電壓；使用所述調諧電壓來驅動振蕩器以產生具有輸出頻率的輸出信號；從所述輸出信號形成反饋信號，所述反饋信號具有不同於所述輸 出信號的輸出頻率的頻率；比較所述反饋信號的頻率與參考頻率；如果所述參考頻率比所述反饋信號的頻率快就關閉至少一個電 容器組；以及如果所述參考頻率比所述反饋信號的頻率慢就開啟至少一個電 容器組。
7. 如權利要求6所述的方法，進一步包括使用參考電壓來產生 所述調諧電壓並且如果所述參考電壓實質上等於所述反饋信號的頻 率，則打開開關來關閉所述參考電壓。
8. 如權利要求6所述的方法，進一步包括使用參考電壓來產生 所述調諧電壓，且在如果所述參考電壓比所述反饋信號的頻率快就關 閉至少一個電容器組或如果所述參考電壓比所述反饋信號的頻率慢 就開啟至少一個電容器組之後，更新所述反饋信號的頻率； 比較所述反饋信號的更新頻率與所述參考頻率；如果所述參考頻率比所述反饋信號的更新頻率快就關閉至少一個電容器組；以及如果所述參考頻率比所述反饋信號的更新頻率慢就開啟至少一 個電容器組。
9. 一種用於調諧電路的方法，包括 產生調諧電壓；比較所述調諧電壓與參考電壓；如果所述調諧電壓大於所述參考電壓就關閉一個電容器組；以及 如果所述調諧電壓小於所述參考電壓就開啟一個電容器組。
10. 如權利要求9所述的方法，進一步包括如果所述調諧電壓實 質上等於所述參考電壓就禁止狀態機，並且在如果所述調諧電壓大於 所述參考電壓就關閉一個電容器組或如果所述調諧電壓小於所述參 考電壓就開啟一個電容器組之後，更新所述調諧電壓；比較所述更新的調諧電壓與所述參考電壓；如果所述更新的調諧電壓大於所述參考電壓就開啟一個電容器 組或如果所述更新的調諧電壓小於所述參考電壓就關閉另一個電容 器組。
全文摘要
一種用於設置調諧電壓的調諧電路和方法。調諧電路具有耦合到環路濾波器的相位頻率檢測器，環路濾波器耦合到電壓控制的振蕩器。電壓控制的振蕩器的輸出端子耦合到相位頻率檢測器的輸入端子以形成反饋環。狀態機耦合在相位頻率檢測器和電壓控制的振蕩器之間。開關耦合在狀態機的輸出端子和環路濾波器的輸入端子之間或狀態機的輸出端子和電壓控制的振蕩器的輸入端子之間。可選地，比較器耦合在狀態機的輸入端子和環路濾波器的輸出端子之間或狀態機的輸入端子和相位頻率檢測器的輸出端子之間。
文檔編號H03L7/16GK101309081SQ20081009710
公開日2008年11月19日 申請日期2008年5月14日 優先權日2007年5月15日
發明者J·J·休斯 申請人:半導體元件工業有限責任公司