用於流水線型模數轉換器的模擬參考電平緩衝器的製造方法
2023-10-26 21:57:52 2
用於流水線型模數轉換器的模擬參考電平緩衝器的製造方法
【專利摘要】本發明公開了一種用於流水線型模數轉換器的模擬參考電平緩衝器，流水線型模數轉換器的子模數轉換器的輸出電平包括3個高中低的模擬參考電平，模擬參考電平緩衝器包括三個緩衝器並分別用於對3個模擬參考電平提供緩衝。三個緩衝器都分別由摺疊式共源共柵放大器和源極跟隨器組成，摺疊式共源共柵放大器的一個輸入端連接對應的模擬參考電平，摺疊式共源共柵放大器的輸出端接到源極跟隨器的輸入端，源極跟隨器的輸出端反饋到摺疊式共源共柵放大器的另一個輸入端。本發明能使流水線型模數轉換器的子模數轉換器的三個模擬參考電平在保持電壓基本不變的同時提高該三個模擬參考電平驅動開關的能力。
【專利說明】用於流水線型模數轉換器的模擬參考電平緩衝器
【技術領域】
[0001]本發明涉及一種半導體集成電路，特別是涉及一種用於流水線型模數轉換器(ADC)的模擬參考電平緩衝器。
【背景技術】
[0002]流水線模數轉換器由於速度快、解析度高，是目前高速高精度模數轉換器中廣泛採用的結構。在流水線模數轉換器中，其採樣保持電路及其他後續電路中會大量使用開關。如圖1所示，是現有簡化的1.5-bit/stage流水線模數轉換器級模塊，現有ADC級模塊包括子模數轉換器模塊101，子數模轉換器模塊102和採樣保持模塊103。其中子模數轉換器模塊101包括兩個比較器104和105，以及解碼器106，解碼器106輸出數位訊號DigitalOutput,子模數轉換器模塊101輸出數位訊號Digital Output為2位數據，2位數據的有效值分別為00，01和10;11為冗餘碼。子數模轉換器模塊102通過數位訊號Digital Output對多路選擇器(MUX)107的選擇將數位訊號Digital Output轉換為模擬信號的輸出。採樣保持模塊103通過開關S1、S2、S3、S4和S5的控制實現在採樣模式和放大模式的切換，當開關S1、S2和S3閉合且開關S4和S5斷開時，採樣保持模塊103為採樣模式，採樣保持模塊103通過電容Cf和Cs對輸入模擬信號Vi進行採樣；當開關S1、S2和S3斷開且開關S4和S5閉合時，採樣保持模塊103為放大模式，採樣保持模塊103通過對採樣得到的採樣模擬信號和子數模轉換器模塊102輸出的模擬信號相減後通過放大器108放大。
[0003]由上可以看出，其中採樣保持模塊103中使用了5個開關，開關SI，S2，S3控制採樣過程，S4和S5控制放大過程。在其它後續電路中也會大量使用開關，如在實際電路中，共模反饋電路，子數模轉換器等結構中都要通過開關控制正常的工作時序。理想的開關在導通時電阻為0，但實際中所有的開關都會存在導通電阻，這相當於模數轉換器中的電壓信號要驅動很多的電阻負載。現有流水線模數轉換器中，驅動開關的電壓信號很難同時具備足夠的電流來驅動開關，從而導致正常的工作時序無法維持。
[0004]如圖1所示，流水線模數轉換器中需要7個模擬參考電平，子數模轉換器102的三個輸出電平v,efp，Vcom和V,efn，1.5-bit/stage中的子模數轉換器模塊101的比較器104和105的兩個比較電平±l/4VMf，以及最後一級2-bit閃電式模數轉換器中比較器的兩個比較電平±l/2Vief。但是子模數轉換器模塊101中的兩個比較電平可以通過使比較器104和105的兩個輸入管的尺寸不對稱而內嵌得到，閃電式模數轉換器中比較器的比較電平可以採用兩個輸入管並聯得到，因此最終只需要產生子數模轉換器102的的3個模擬參考電平Vrefp, Vcoffl和VMfn。只要提高上述三個參考電平的驅動能力，就能有效驅動流水線模數轉換器中的開關，使電路正常工作。
【發明內容】
[0005]本發明所要解決的技術問題是提供一種用於流水線型模數轉換器的模擬參考電平緩衝器，能使流水線型模數轉換器的子模數轉換器的三個模擬參考電平在保持電壓基本不變的同時提高該三個模擬參考電平驅動開關的能力。
[0006]為解決上述技術問題，本發明提供一種用於流水線型模數轉換器的模擬參考電平緩衝器，流水線型模數轉換器的子模數轉換器的輸出電平包括3個模擬參考電平，第一模擬參考電平為高電平，第二模擬參考電平為共模電平，第三模擬參考電平為低電平，所述第一模擬參考電平大於所述第二模擬參考電平，所述第二模擬參考電平大於所述第三模擬參考電平；模擬參考電平緩衝器包括第一緩衝器、第二緩衝器和第三緩衝器。
[0007]所述第一緩衝器用於為所述第一模擬參考電平提供緩衝並提高所述第一模擬參考電平的驅動能力，所述第一緩衝器包括第一摺疊式共源共柵放大器和第一源極跟隨器；所述第一摺疊式共源共柵放大器包括:
[0008]由第一 NMOS管和第二 NMOS管組成的共源輸入管，所述第一 NMOS管和所述第二NMOS管的源極連接並接一電流源，所述第一 NMOS管的柵極接所述第一模擬參考電平。
[0009]由第一 PMOS管和第二 PMOS管組成的共柵放大管，所述第一 PMOS管的源極連接所述第一 NMOS管的漏極,所述第二 PMOS管的源極連接所述第二 NMOS管的漏極,所述第一PMOS管和所述第二 PMOS管的柵極接相同偏置電壓，所述第二 PMOS管的漏極為所述第一摺疊式共源共柵放大器的輸出端，所述第一 PMOS管和所述第二 PMOS管的源極都分別連接電流源、漏極都分別連接有源負載。
[0010]所述第一源極跟隨器包括第三PMOS管，所述第三PMOS管的柵極連接所述第二PMOS管的漏極，所述第三PMOS管的源極作為所述第一緩衝器的輸出端並輸出所述第一模擬參考電平緩衝信號，所述第三PMOS管的源極還反饋連接到所述第二 NMOS管的柵極，所述第三PMOS管的源極連接一電流源，所述第三PMOS管的漏極接地。
[0011]所述第二緩衝器用於為所述第二模擬參考電平提供緩衝並提高所述第二模擬參考電平的驅動能力，所述第二緩衝器包括第二摺疊式共源共柵放大器和第二源極跟隨器；所述第二摺疊式共源共柵放大器包括:
[0012]由第三NMOS管和第四NMOS管組成的共源輸入管，所述第三NMOS管和所述第四NMOS管的源極連接並接一電流源，所述第三NMOS管的柵極接所述第二模擬參考電平。
[0013]由第四PMOS管和第五PMOS管組成的共柵放大管，所述第四PMOS管的源極連接所述第三NMOS管的漏極，所述第五PMOS管的源極連接所述第四NMOS管的漏極，所述第四PMOS管和所述第五PMOS管的柵極接相同偏置電壓，所述第五PMOS管的漏極為所述第二摺疊式共源共柵放大器的輸出端，所述第四PMOS管和所述第五PMOS管的源極都分別連接電流源、漏極都分別連接有源負載。
[0014]所述第二源極跟隨器包括第五NMOS管，所述第五NMOS管的柵極連接所述第五PMOS管的漏極，所述第五NMOS管的源極作為所述第二緩衝器的輸出端並輸出所述第二模擬參考電平緩衝信號，所述第五NMOS管的源極還反饋連接到所述第四NMOS管的柵極，所述第五NMOS管的源極連接一電流源，所述第五NMOS管的漏極接電源電壓。
[0015]所述第三緩衝器用於為所述第三模擬參考電平提供緩衝並提高所述第三模擬參考電平的驅動能力，所述第三緩衝器包括第三摺疊式共源共柵放大器和第三源極跟隨器；所述第三摺疊式共源共柵放大器包括:
[0016]由第六PMOS管和第七PMOS管組成的共源輸入管，所述第六PMOS管和所述第七PMOS管的源極連接並接一電流源，所述第六PMOS管的柵極接所述第三模擬參考電平。
[0017]由第六NMOS管和第七NMOS管組成的共柵放大管，所述第六NMOS管的源極連接所述第六PMOS管的漏極，所述第七NMOS管的源極連接所述第七PMOS管的漏極，所述第六NMOS管和所述第七NMOS管的柵極接相同偏置電壓，所述第七NMOS管的漏極為所述第三摺疊式共源共柵放大器的輸出端，所述第六NMOS管和所述第七NMOS管的源極都分別連接電流源、漏極都分別連接有源負載。
[0018]所述第三源極跟隨器包括第八NMOS管和第九NMOS管，所述第八NMOS管的柵極連接所述第七NMOS管的漏極，所述第八NMOS管的源極作為所述第三緩衝器的輸出端並輸出所述第三模擬參考電平緩衝信號，所述第八NMOS管的源極還反饋連接到所述第七PMOS管的柵極，所述第八NMOS管的源極連接一電流源，所述第八NMOS管的漏極連接所述第九NMOS管的源極，所述第九NMOS管的漏極接電源電壓、柵極通過一電阻接電源電壓。
[0019]進一步的改進是，所述第一緩衝器還包括和所述第一源極跟隨器相併聯的第四源極跟隨器，所述第四源極跟隨器包括第八PMOS管，所述第八PMOS管的柵極連接所述第二PMOS管的漏極，所述第八PMOS管的源極連接一電流源，所述第八PMOS管的漏極接地，所述第八PMOS管的溝道的寬長比大於所述第三PMOS管的寬長比；並聯所述第四源極跟隨器後以，所述第八PMOS管的源極作為所述第一緩衝器的輸出端並輸出所述第一模擬參考電平緩衝號。
[0020]進一步的改進是，所述第二緩衝器還包括和所述第二源極跟隨器相併聯的第五源極跟隨器，所述第五源極跟隨器包括第十NMOS管，所述第十NMOS管的柵極連接所述第五PMOS管的漏極，所述第十NMOS管的源極連接一電流源，所述第十NMOS管的漏極接電源電壓，所述第十NMOS管的溝道的寬長比大於所述第五NMOS管的寬長比；並聯所述第五源極跟隨器後，以所述第十NMOS管的源極作為所述第二緩衝器的輸出端並輸出所述第二模擬參考電平緩衝號。
[0021]進一步的改進是，所述第三緩衝器還包括和所述第三源極跟隨器相併聯的第六源極跟隨器，所述第六源極跟隨器包括第十一 NMOS管和第十二 NMOS管，所述第i^一 NMOS管的柵極連接所述第七NMOS管的漏極，所述第十一 NMOS管的源極連接一電流源，所述第十一NMOS管的漏極連接所述第十二 NMOS管的源極，所述第十二 NMOS管的漏極接電源電壓、柵極通過一電阻接電源電壓；所述第十一 NMOS管的溝道的寬長比大於所述第八NMOS管的寬長比；並聯所述第六源極跟隨器後，以所述第十一 NMOS管的源極作為所述第三緩衝器的輸出端並輸出所述第三模擬參考電平緩衝信號。
[0022]進一步的改進是，在所述第一緩衝器中，所述第一 NMOS管和所述第二 NMOS管的源極連接的電流源由第十三NMOS管組成，所述第十三NMOS管為外部電流源的一個鏡像電流源；所述第一 PMOS管的源極連接的電流源由第九PMOS管組成，所述第九PMOS管為外部電流源的一個鏡像電流源；所述第二 PMOS管的源極連接的電流源由第十PMOS管組成，所述第十PMOS管為外部電流源的一個鏡像電流源；
[0023]所述第三PMOS管的源極連接的電流源由第i^一 PMOS管組成，所述第i^一 PMOS管為外部電流源的一個鏡像電流源；所述第一 PMOS管的漏極連接的有源負載由第十四NMOS管和第十五NMOS管組成，所述第二 PMOS管的漏極連接的有源負載由第十六NMOS管和第十七NMOS管組成；所述第十四NMOS管的漏極連接所述第一 PMOS管的漏極，所述第十四NMOS管的源極連接所述第十五NMOS管的漏極，所述第十五NMOS管的源極接地；所述第十六NMOS管的漏極連接所述第二 PMOS管的漏極，所述第十六NMOS管的源極連接所述第十七NMOS管的漏極，所述第十七NMOS管的源極接地；所述第十四NMOS管和所述第十六NMOS管的柵極相連並接一偏置電壓；所述第十五NMOS管和所述第十七NMOS管的柵極相連並接所述第一 PMOS管的漏極。
[0024]進一步的改進是，在所述第二緩衝器中，所述第三NMOS管和所述第四NMOS管的源極連接的電流源由第十八NMOS管組成，所述第十八NMOS管為外部電流源的一個鏡像電流源；所述第四PMOS管的源極連接的電流源由第十二 PMOS管組成，所述第十二 PMOS管為外部電流源的一個鏡像電流源；所述第五PMOS管的源極連接的電流源由第十三PMOS管組成，所述第十三PMOS管為外部電流源的一個鏡像電流源；所述第四PMOS管的漏極連接的有源負載由第十九NMOS管和第二十NMOS管組成，所述第五PMOS管的漏極連接的有源負載由第二i^一 NMOS管和第二十二 NMOS管組成；所述第十九NMOS管的漏極連接所述第四PMOS管的漏極，所述第十九NMOS管的源極連接所述第二十NMOS管的漏極，所述第二十NMOS管的源極接地；所述第二i^一 NMOS管的漏極連接所述第五PMOS管的漏極,所述第二i^一 NMOS管的源極連接所述第二十二 NMOS管的漏極，所述第二十二 NMOS管的源極接地；所述第十九NMOS管和所述第二十一 NMOS管的柵極相連並接一偏置電壓；所述第二十NMOS管和所述第二十二 NMOS管的柵極相連並接所述第四PMOS管的漏極；所述第五NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個鏡像電流源。
[0025]進一步的改進是，在所述第三緩衝器中，所述第六PMOS管和所述第七PMOS管的源極連接的電流源由第十四PMOS管組成，所述第十四PMOS管為外部電流源的一個鏡像電流源；所述第六NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個鏡像電流源；所述第七NMOS管的源極連接的電流源由第二十四NMOS管組成，所述第二十四NMOS管為外部電流源的一個鏡像電流源；所述第六NMOS管的漏極連接的有源負載由第十五PMOS管和第十六PMOS管組成，所述第七NMOS管的漏極連接的有源負載由第十七PMOS管和第十八PMOS管組成；所述第十五PMOS管的漏極連接所述第六NMOS管的漏極，所述第十五PMOS管的源極連接所述第十六PMOS管的漏極，所述第十六PMOS管的源極連接電源電壓；所述第十七PMOS管的漏極連接所述第七NMOS管的漏極，所述第十七PMOS管的源極連接所述第十八PMOS管的漏極，所述第十八PMOS管的源極連接電源電壓；所述第十五PMOS管和所述第十七PMOS管的柵極相連並接一偏置電壓；所述第十六PMOS管和所述第十八PMOS管的柵極相連並接所述第六NMOS管的漏極；所述第八NMOS管的源極連接的電流源由第二十五NMOS管組成，所述第二十五NMOS管為外部電流源的一個鏡像電流源。
[0026]本發明針對子模數轉換器輸出的3個模擬參考電平大小不同的特徵，分別採用三個緩衝器對3個模擬參考電平進行緩衝，三個緩衝器都由一個摺疊式共源共柵放大器和源極跟隨器組成，摺疊式共源共柵放大器具有較高的增益和工作速度以及較大的輸出擺幅；源極跟隨器能夠改善驅動能力和提高輸出擺幅；本發明將源極跟隨器的輸出反饋到摺疊式共源共柵放大器的一個輸入端，而輸入模擬信號接到共源共柵放大器的另一個輸入端，能夠實現源極跟隨器的輸出電壓跟隨輸入模擬信號的變化，使源極跟隨器的輸出模擬信號和輸入模擬信號基本不變，但同時提高輸出模擬信號的驅動能力，最終本發明能夠使流水線型模數轉換器的子模數轉換器的三個模擬參考電平在保持電壓基本不變的同時提高該三個模擬參考電平驅動開關的能力。
【專利附圖】
【附圖說明】
[0027]下面結合附圖和【具體實施方式】對本發明作進一步詳細的說明:
[0028]圖1是現有簡化的1.5-bit/Stage流水線模數轉換器級模塊示意圖；
[0029]圖2是本發明實施例的第一緩衝器的電路圖；
[0030]圖3是本發明實施例的第二緩衝器的電路圖；
[0031]圖4是本發明實施例的第三緩衝器的電路圖；
[0032]圖5本發明實施例的第三緩衝器的仿真結果；
[0033]圖6本發明實施例的第二緩衝器的仿真結果；
[0034]圖7本發明實施例的第一緩衝器的仿真結果。
【具體實施方式】
[0035]本發明實施例用於流水線型模數轉換器的模擬參考電平緩衝器中，流水線型模數轉換器的子模數轉換器的輸出電平包括3個模擬參考電平，第一模擬參考電平inpl為高電平，第二模擬參考電平inp2為共模電平，第三模擬參考電平inp3為低電平，所述第一模擬參考電平inpl大於所述第二模擬參考電平inp2，所述第二模擬參考電平inp2大於所述第三模擬參考電平inp3。模擬參考電平緩衝器包括第一緩衝器、第二緩衝器和第三緩衝器。
[0036]如圖2所示，是本發明實施例的第一緩衝器的電路圖；所述第一緩衝器用於為所述第一模擬參考電平inpl提供緩衝並提高所述第一模擬參考電平inpl的驅動能力，所述第一緩衝器包括第一摺疊式共源共柵放大器和第一源極跟隨器；所述第一摺疊式共源共柵放大器包括:
[0037]由第一 NMOS管MNl和第二 NMOS管MN2組成的共源輸入管，所述第一 NMOS管MNl和所述第二 NMOS管麗2的源極連接並接一電流源，所述第一 NMOS管麗I的柵極接所述第一模擬參考電平inpl。
[0038]由第一 PMOS管MPl和第二 PMOS管MP2組成的共柵放大管，所述第一 PMOS管MPl的源極連接所述第一 NMOS管MNl的漏極，所述第二 PMOS管MP2的源極連接所述第二 NMOS管麗2的漏極，所述第一 PMOS管MPl和所述第二 PMOS管MP2的柵極接相同偏置電壓，所述第二 PMOS管MP2的漏極為所述第一摺疊式共源共柵放大器的輸出端，所述第一 PMOS管MPl和所述第二 PMOS管MP2的源極都分別連接電流源、漏極都分別連接有源負載。
[0039]所述第一源極跟隨器包括第三PMOS管MP3，所述第三PMOS管MP3的柵極連接所述第二 PMOS管MP2的漏極，所述第三PMOS管MP3的源極作為所述第一緩衝器的輸出端並輸出所述第一模擬參考電平緩衝信號innl，所述第三PMOS管MP3的源極還反饋連接到所述第二 NMOS管MN2的柵極，所述第三PMOS管MP3的源極連接一電流源，所述第三PMOS管MP3的漏極接地gnd。
[0040]所述第一緩衝器還包括和所述第一源極跟隨器相併聯的第四源極跟隨器，所述第四源極跟隨器包括第八PMOS管MP8，所述第八PMOS管MP8的柵極連接所述第二 PMOS管MP2的漏極，所述第八PMOS管MP8的源極連接一電流源，所述第八PMOS管MP8的漏極接地gnd，所述第八PMOS管MP8的溝道的寬長比大於所述第三PMOS管MP3的寬長比；並聯所述第四源極跟隨器後以，所述第八PMOS管MP8的源極作為所述第一緩衝器的輸出端Voutl並輸出所述第一模擬參考電平inpl的緩衝信號。
[0041]所述第一匪OS管麗I和所述第二 NMOS管麗2的源極連接的電流源由第十三NMOS管MN13組成，所述第十三NMOS管MN13為外部電流源ibias的一個鏡像電流源；所述第一PMOS管MPl的源極連接的電流源由第九PMOS管MP9組成，所述第九PMOS管MP9為外部電流源ibias的一個鏡像電流源；所述第二 PMOS管MP2的源極連接的電流源由第十PMOS管MPlO組成，所述第十PMOS管MPlO為外部電流源ibias的一個鏡像電流源。
[0042]所述第三PMOS管MP3的源極連接的電流源由第i^一 PMOS管MPll組成，所述第i^一 PMOS管MPl I為外部電流源ibias的一個鏡像電流源；所述第八PMOS管MP8的源極連接的電流源由PMOS管M8組成，所述PMOS管M8為外部電流源ibias的一個鏡像電流源。
[0043]所述第一PMOS管MPl的漏極連接的有源負載由第十四NMOS管麗14和第十五NMOS管麗15組成，所述第二 PMOS管MP2的漏極連接的有源負載由第十六NMOS管麗16和第十七NMOS管MN17組成；所述第十四NMOS管MN14的漏極連接所述第一 PMOS管MPl的漏極，所述第十四NMOS管麗14的源極連接所述第十五NMOS管麗15的漏極，所述第十五NMOS管麗15的源極接地gnd ;所述第十六NMOS管麗16的漏極連接所述第二 PMOS管MP2的漏極，所述第十六NMOS管MN16的源極連接所述第十七NMOS管MN17的漏極，所述第十七NMOS管麗17的源極接地gnd ;所述第十四NMOS管麗14和所述第十六NMOS管麗16的柵極相連並接一偏置電壓；所述第十五NMOS管麗15和所述第十七WOS管麗17的柵極相連並接所述第一 PMOS管MPl的漏極。
[0044]所述第一緩衝器的偏置電路包括NMOS管Ml、NMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、PMOS管M6和NMOS管M7，外部電流源ibias連接到NMOS管Ml的漏極。所述第一緩衝器的偏置電路為作為電流源的第三NMOS管MN3、第九PMOS管MP9、第十PMOS管MP10、第i^一 PMOS管MPll和PMOS管M8的柵極提供偏置。PMOS管M4和NMOS管M5的漏極連接端為所述第十四NMOS管麗14和所述第十六NMOS管麗16的柵極提供偏置電壓，PMOS管M6和NMOS管M7的漏極連接端為所述第一 PMOS管MPl和所述第二 PMOS管MP2的柵極提供偏置電壓。
[0045]如圖3所示，是本發明實施例的第二緩衝器的電路圖；所述第二緩衝器用於為所述第二模擬參考電平inp2提供緩衝並提高所述第二模擬參考電平inp2的驅動能力，所述第二緩衝器包括第二摺疊式共源共柵放大器和第二源極跟隨器；所述第二摺疊式共源共柵放大器包括:
[0046]由第三NMOS管麗3和第四NMOS管MN4組成的共源輸入管，所述第三NMOS管麗3和所述第四NMOS管MN4的源極連接並接一電流源，所述第三NMOS管MN3的柵極接所述第二模擬參考電平inp2。
[0047]由第四PMOS管MP4和第五PMOS管MP5組成的共柵放大管，所述第四PMOS管MP4的源極連接所述第三NMOS管MN3的漏極，所述第五PMOS管MP5的源極連接所述第四NMOS管MN4的漏極，所述第四PMOS管MP4和所述第五PMOS管MP5的柵極接相同偏置電壓，所述第五PMOS管MP5的漏極為所述第二摺疊式共源共柵放大器的輸出端，所述第四PMOS管MP4和所述第五PMOS管MP5的源極都分別連接電流源、漏極都分別連接有源負載。
[0048]所述第二源極跟隨器包括第五NMOS管MN5，所述第五NMOS管MN5的柵極連接所述第五PMOS管MP5的漏極，所述第五NMOS管麗5的源極作為所述第二緩衝器的輸出端並輸出所述第二模擬參考電平緩衝信號inn2，所述第五NMOS管麗5的源極還反饋連接到所述第四NMOS管MN4的柵極，且所述第五NMOS管MN5的柵極通過一電阻連接所述第五PMOS管MP5的漏極、所述第五NMOS管麗5的柵極通過PMOS管M19連接到電源電壓vdd。所述第五NMOS管麗5的源極連接一電流源，所述第五NMOS管麗5的漏極接電源電壓vdd。
[0049]所述第二緩衝器還包括和所述第二源極跟隨器相併聯的第五源極跟隨器，所述第五源極跟隨器包括第十NMOS管MN10，所述第十NMOS管麗10的柵極連接所述第五PMOS管MP5的漏極，且所述第十NMOS管麗10的柵極通過一電阻連接所述第五PMOS管MP5的漏極、所述第十NMOS管麗10的柵極通過PMOS管M19連接到電源電壓vdd。所述第十NMOS管麗10的源極連接一電流源，所述第十NMOS管麗10的漏極接電源電壓vdd，所述第十NMOS管MNlO的溝道的寬長比大於所述第五NMOS管MN5的寬長比；並聯所述第五源極跟隨器後，以所述第十NMOS管MNlO的源極作為所述第二緩衝器的輸出端Vout2並輸出所述第二模擬參考電平inp2的緩衝信號。
[0050]所述第三匪OS管麗3和所述第四NMOS管MN4的源極連接的電流源由第十八NMOS管MN18組成，所述第十八NMOS管MN18為外部電流源ibias的一個鏡像電流源；所述第四PMOS管MP4的源極連接的電流源由第十二 PMOS管MP12組成，所述第十二 PMOS管MP12為外部電流源ibias的一個鏡像電流源；所述第五PMOS管MP5的源極連接的電流源由第十三PMOS管MP13組成，所述第十三PMOS管MP13為外部電流源ibias的一個鏡像電流源；所述第四PMOS管MP4的漏極連接的有源負載由第十九NMOS管麗19和第二十NMOS管麗20組成，所述第五PMOS管MP5的漏極連接的有源負載由第二i^一 NMOS管MN21和第二十二 NMOS管麗22組成；所述第十九NMOS管麗19的漏極連接所述第四PMOS管MP4的漏極，所述第十九NMOS管麗19的源極連接所述第二十NMOS管麗20的漏極，所述第二十NMOS管麗20的源極接地gnd ;所述第二i^一 NMOS管MN21的漏極連接所述第五PMOS管MP5的漏極，所述第二i^一 NMOS管MN21的源極連接所述第二十二 NMOS管MN22的漏極，所述第二十二 NMOS管麗22的源極接地gnd ;所述第十九NMOS管麗19和所述第二i^一 NMOS管麗21的柵極相連並接一偏置電壓；所述第二十NMOS管麗20和所述第二十二 NMOS管麗22的柵極相連並接所述第四PMOS管MP4的漏極。
[0051]所述第五NMOS管麗5的源極連接的電流源由第二十三NMOS管麗23組成，所述第二十三NMOS管麗23為外部電流源ibias的一個鏡像電流源。所述第十NMOS管麗10的源極連接的電流源由NMOS管M18組成，所述NMOS管M18為外部電流源ibias的一個鏡像電流源。
[0052]所述第二緩衝器的偏置電路包括NMOS管Mil、NMOS管M12、PMOS管M13、PMOS管M14.NM0S管M15、PM0S管M16和NMOS管M17，外部電流源ibias連接到NMOS管Ml I的漏極。所述第二緩衝器的偏置電路為作為電流源的第十八NMOS管麗18、第二十三NMOS管麗23、NMOS管M18、第十二 PMOS管MP12和第十三PMOS管MP13的柵極提供偏置。PMOS管M14和NMOS管M15的漏極連接端為所述第十九NMOS管MN19和所述第二i^一 NMOS管MN21的柵極提供偏置電壓，NMOS管M7和PMOS管M6的漏極連接端為所述第四PMOS管MP4和所述第五PMOS管MP5的柵極提供偏置電壓。
[0053]如圖4所示，是本發明實施例的第三緩衝器的電路圖；所述第三緩衝器用於為所述第三模擬參考電平inp3提供緩衝並提高所述第三模擬參考電平inp3的驅動能力，所述第三緩衝器包括第三摺疊式共源共柵放大器和第三源極跟隨器；所述第三摺疊式共源共柵放大器包括:
[0054]由第六PMOS管MP6和第七PMOS管MP7組成的共源輸入管，所述第六PMOS管MP6和所述第七PMOS管MP7的源極連接並接一電流源，所述第六PMOS管MP6的柵極接所述第三模擬參考電平inp3。
[0055]由第六NMOS管MN6和第七NMOS管MN7組成的共柵放大管，所述第六NMOS管MN6的源極連接所述第六PMOS管MP6的漏極，所述第七NMOS管MN7的源極連接所述第七PMOS管MP7的漏極，所述第六NMOS管MN6和所述第七NMOS管MN7的柵極接相同偏置電壓，所述第七NMOS管MN7的漏極為所述第三摺疊式共源共柵放大器的輸出端，所述第六NMOS管MN6和所述第七NMOS管MN7的源極都分別連接電流源、漏極都分別連接有源負載。
[0056]所述第三源極跟隨器包括第八NMOS管MN8和第九NMOS管MN9，所述第八NMOS管MN8的柵極連接所述第七NMOS管MN7的漏極，所述第八NMOS管MN8的源極作為所述第三緩衝器的輸出端並輸出所述第三模擬參考電平緩衝信號inn3，所述第八NMOS管MN8的源極還反饋連接到所述第七PMOS管MP7的柵極，所述第八NMOS管MN8的源極連接一電流源，所述第八NMOS管MN8的漏極連接所述第九NMOS管MN9的源極，所述第九NMOS管MN9的漏極接電源電壓vdd、柵極通過一電阻接電源電壓vdd。
[0057]所述第三緩衝器還包括和所述第三源極跟隨器相併聯的第六源極跟隨器，所述第六源極跟隨器包括第i^一 NMOS管MNll和第十二 NMOS管MNl2，所述第i^一 NMOS管MNll的柵極連接所述第七NMOS管麗7的漏極，所述第i^一 NMOS管麗11的源極連接一電流源，所述第i^一 NMOS管MNll的漏極連接所述第十二 NMOS管MN12的源極，所述第十二 NMOS管麗12的漏極接電源電壓vdd、柵極通過一電阻接電源電壓vdd ;所述第i^一 NMOS管麗11的溝道的寬長比大於所述第八NMOS管MN8的寬長比；並聯所述第六源極跟隨器後，以所述第十一 NMOS管MNll的源極作為所述第三緩衝器的輸出端Vout3並輸出所述第三模擬參考電平inp3的緩衝信號。
[0058]所述第六PMOS管MP6和所述第七PMOS管MP7的源極連接的電流源由第十四PMOS管MP14組成，所述第十四PMOS管MP14為外部電流源ibias的一個鏡像電流源；所述第六NMOS管MN6的源極連接的電流源由第二十四NMOS管MN24組成，所述第二十四NMOS管MN24為外部電流源ibias的一個鏡像電流源；所述第七NMOS管麗7的源極連接的電流源由第二十五NMOS管麗25組成，所述第二十五NMOS管麗25為外部電流源ibias的一個鏡像電流源。
[0059]所述第六NMOS管MN6的漏極連接的有源負載由第十五PMOS管MP15和第十六PMOS管MP16組成，所述第七NMOS管麗7的漏極連接的有源負載由第十七PMOS管MP17和第十八PMOS管MP18組成；所述第十五PMOS管MP15的漏極連接所述第六NMOS管MN6的漏極，所述第十五PMOS管MP15的源極連接所述第十六PMOS管MP16的漏極，所述第十六PMOS管MP16的源極連接電源電壓vdd ;所述第十七PMOS管MP17的漏極連接所述第七NMOS管麗7的漏極，所述第十七PMOS管MP17的源極連接所述第十八PMOS管MP18的漏極，所述第十八PMOS管MP18的源極連接電源電壓vdd。所述第十五PMOS管MP15和所述第十七PMOS管MP17的柵極相連並接一偏置電壓；所述第十六PMOS管MP16和所述第十八PMOS管MP18的柵極相連並接所述第六NMOS管MN6的漏極。
[0060]所述第八NMOS管MN8的源極連接的電流源由第二十六NMOS管麗26組成，所述第二十六NMOS管麗26為外部電流源ibias的一個鏡像電流源。所述第i^一 NMOS管麗11的源極連接的電流源由NMOS管M28組成，所述NMOS管M28為外部電流源ibias的一個鏡像電流源。
[0061]所述第三緩衝器的偏置電路包括NMOS管M21、NMOS管M22、PMOS管M23、PMOS管M24、NM0S管M25、PM0S管M26和NMOS管M27，外部電流源ibias連接到NMOS管M21的漏極。所述第三緩衝器的偏置電路為作為電流源的第十四PMOS管MP14、第二十四NMOS管麗24、第二十五NMOS管麗25、第二十六NMOS管麗26和NMOS管28的柵極提供偏置。PMOS管M24和NMOS管M25的漏極連接端為所述六NMOS管MN6和所述第七NMOS管MN7的柵極提供偏置電壓，PMOS管M26和NMOS管M27的漏極連接端為所述第十五PMOS管MP15和所述第十七PMOS管MP17的柵極提供偏置電壓。
[0062]由圖2可以看出，本發明實施例的所述第一緩衝器能夠提高高電壓信號的驅動能力，所述第一緩衝器中採用第一摺疊式共源共柵放大器，與其他結構的放大器相比，摺疊共源共柵放大器在實現較高的增益和工作速度的同時，還具備大的輸出擺幅。第一摺疊式共源共柵放大器的輸出接到第三PMOS管MP3的柵端，作為由第一源極跟隨器的輸入。第一源極跟隨器的輸出接回到第一摺疊式共源共柵放大器的另一個輸入端innl，即第二 NMOS管麗2的柵級。這樣不僅能通過源極跟隨器的結構改善驅動能力和提高輸出擺幅，而且可以通過負反饋使第三PMOS管MP3的源端電壓(即innl)跟隨輸入電壓inpl。例如，當(inpl-1nnl)增大，第一摺疊共源共柵的輸出電壓也會增大，從而迫使第三PMOS管MP3的源端電壓即innl增大，使innl更加接近inpl。這樣即可以保持參考電壓大小不變，而且通過源極跟隨器增大了驅動能力。為了進一步提高驅動能力，使用由第八PMOS管MP8和PMOS管M8構成的第四源極跟隨器，第四源極跟隨器和所述第一源極跟隨器相併聯，兩個源極跟隨器使用相同的偏置電壓，但所述第八PMOS管MP8的溝道的寬長比是所述第三PMOS管MP3的寬長比的若干倍，其中第四PMOS管MPll的結構和所述第三PMOS管MP3相同，第八PMOS管MP8的結構和PMOS管M8的結構相同；這樣不僅可以使輸出端電壓Voutl與innl保持相等，而且第八PMOS管MP8所在支路的電流會增大到所述第三PMOS管MP3所在支路電流的若干倍。這樣在保持輸入輸出電壓基本相同的前提下，增大了驅動電流，提高了對開關的驅動能力。
[0063]由圖3可以看出，本發明實施例的所述第二緩衝器能夠提高中電壓信號的驅動能力。其圖3的結構與圖2基本相同，所述第二緩衝器和所述第一緩衝器的區別之處是，所述第二緩衝器的源極跟隨器由第二源極跟隨器和第五源極跟隨器並聯而成，組成第二源極跟隨器和第五源極跟隨器的電晶體都為NMOS管，而組成所述第一緩衝器的第一源極跟隨器和第四源極跟隨器的電晶體都為PMOS管。所述第二緩衝器的摺疊式共源共柵放大器以及偏置電路和所述第一緩衝器的設置相同。所述第一緩衝器的源極跟隨器的電晶體都設置為PMOS管，原因為源跟隨器的輸出電壓Voutl是一個很高的電平，要比摺疊共源共柵放大器的輸出電壓還要高，相當於第三PMOS管MP3的源端電壓要高於柵端電壓，因此用PMOS管適合。而在圖3所示的所述第二緩衝器中，源跟隨器輸出電壓Vout2比摺疊式共源共柵放大器的輸出電壓低，相當於所述第五NMOS管的源端電壓要低於柵端電壓，因此用NMOS管適合。
[0064]由圖4可以看出，本發明實施例的所述第三緩衝器能夠提高低電壓信號的驅動能力。所述第三緩衝器的結構與圖3所述的第二緩衝器基本相同，不同之處在於所述第三緩衝器的第三摺疊共源共柵放大器採用PMOS管輸入，而且第三源極跟隨器和第六源極跟隨器的路徑上相比於在圖3所示的源極跟隨器增加了一個NMOS管即第九NMOS管MN9和第十二 NMOS管MN12。所述第三緩衝器採用PMOS管輸入是因為輸入電壓較低，如果繼續使用NMOS管輸入的摺疊共源共柵放大器，可能會因為柵壓過低而無法工作。而所述第三緩衝器的源極跟隨器的路徑上各增加一個NMOS管是為了增大Vout3上方的壓降，以獲得較低的輸出電平。
[0065]當電源電壓vdd 為 1.8V，以 V_=l.5V, Vcom=L 14V, Vrefn=0.78V 為例，其中 V_ 對應於第一模擬參考電平inpl, V.對應於第二模擬參考電平inp2,\^&對應於第三模擬參考電平inp3。仿真結果如圖5至圖7所示。可以看出，三個緩衝器的輸入輸出電壓相差很小，基本相同，即第一模擬參考電平inpl和第一模擬參考電平緩衝信號innl電壓相差很小，第二模擬參考電平inp2和第二模擬參考電平緩衝信號inn2電壓相差很小，第三模擬參考電平inp3和第三模擬參考電平緩衝信號inn3電壓相差很小。所以本發明實施例能使流水線型模數轉換器的子模數轉換器的三個模擬參考電平在保持電壓基本不變的同時提高該三個模擬參考電平驅動開關的能力。
[0066]以上通過具體實施例對本發明進行了詳細的說明，但這些並非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護範圍。
【權利要求】
1.一種用於流水線型模數轉換器的模擬參考電平緩衝器，流水線型模數轉換器的子模數轉換器的輸出電平包括3個模擬參考電平，第一模擬參考電平為高電平，第二模擬參考電平為共模電平，第三模擬參考電平為低電平，所述第一模擬參考電平大於所述第二模擬參考電平，所述第二模擬參考電平大於所述第三模擬參考電平；其特徵在於:模擬參考電平緩衝器包括第一緩衝器、第二緩衝器和第三緩衝器； 所述第一緩衝器用於為所述第一模擬參考電平提供緩衝並提高所述第一模擬參考電平的驅動能力，所述第一緩衝器包括第一摺疊式共源共柵放大器和第一源極跟隨器；所述第一摺疊式共源共柵放大器包括: 由第一 NMOS管和第二 NMOS管組成的共源輸入管，所述第一 NMOS管和所述第二 NMOS管的源極連接並接一電流源，所述第一 NMOS管的柵極接所述第一模擬參考電平； 由第一 PMOS管和第二 PMOS管組成的共柵放大管，所述第一 PMOS管的源極連接所述第一NMOS管的漏極，所述第二 PMOS管的源極連接所述第二 NMOS管的漏極，所述第一 PMOS管和所述第二 PMOS管的柵極接相同偏置電壓，所述第二 PMOS管的漏極為所述第一摺疊式共源共柵放大器的輸出端，所述第一 PMOS管和所述第二 PMOS管的源極都分別連接電流源、漏極都分別連接有源負載； 所述第一源極跟隨器包括第三PMOS管，所述第三PMOS管的柵極連接所述第二 PMOS管的漏極，所述第三PMOS管的源極作為所述第一緩衝器的輸出端並輸出所述第一模擬參考電平緩衝信號，所述第三PMOS管的源極還反饋連接到所述第二 NMOS管的柵極，所述第三PMOS管的源極連接一電流源，所述第三PMOS管的漏極接地； 所述第二緩衝器用於為所述第二模擬參考電平提供緩衝並提高所述第二模擬參考電平的驅動能力，所述第二緩衝器包括第二摺疊式共源共柵放大器和第二源極跟隨器；所述第二摺疊式共源共柵放大器包括: 由第三NMOS管和第四NMOS管組成的共源輸入管，所述第三NMOS管和所述第四NMOS管的源極連接並接一電流源，所述第三NMOS管的柵極接所述第二模擬參考電平； 由第四PMOS管和第五PMOS管組成的共柵放大管，所述第四PMOS管的源極連接所述第三NMOS管的漏極，所述第五PMOS管的源極連接所述第四NMOS管的漏極，所述第四PMOS管和所述第五PMOS管的柵極接相同偏置電壓，所述第五PMOS管的漏極為所述第二摺疊式共源共柵放大器的輸出端，所述第四PMOS管和所述第五PMOS管的源極都分別連接電流源、漏極都分別連接有源負載； 所述第二源極跟隨器包括第五NMOS管，所述第五NMOS管的柵極連接所述第五PMOS管的漏極，所述第五NMOS管的源極作為所述第二緩衝器的輸出端並輸出所述第二模擬參考電平緩衝信號，所述第五NMOS管的源極還反饋連接到所述第四NMOS管的柵極，所述第五NMOS管的源極連接一電流源，所述第五匪OS管的漏極接電源電壓； 所述第三緩衝器用於為所述第三模擬參考電平提供緩衝並提高所述第三模擬參考電平的驅動能力，所述第三緩衝器包括第三摺疊式共源共柵放大器和第三源極跟隨器；所述第三摺疊式共源共柵放大器包括: 由第六PMOS管和第七PMOS管組成的共源輸入管，所述第六PMOS管和所述第七PMOS管的源極連接並接一電流源，所述第六PMOS管的柵極接所述第三模擬參考電平； 由第六NMOS管和第七NMOS管組成的共柵放大管，所述第六NMOS管的源極連接所述第六PMOS管的漏極，所述第七NMOS管的源極連接所述第七PMOS管的漏極，所述第六NMOS管和所述第七NMOS管的柵極接相同偏置電壓，所述第七NMOS管的漏極為所述第三摺疊式共源共柵放大器的輸出端，所述第六NMOS管和所述第七NMOS管的源極都分別連接電流源、漏極都分別連接有源負載； 所述第三源極跟隨器包括第八NMOS管和第九NMOS管，所述第八NMOS管的柵極連接所述第七NMOS管的漏極，所述第八NMOS管的源極作為所述第三緩衝器的輸出端並輸出所述第三模擬參考電平緩衝信號，所述第八NMOS管的源極還反饋連接到所述第七PMOS管的柵極，所述第八NMOS管的源極連接一電流源，所述第八NMOS管的漏極連接所述第九NMOS管的源極，所述第九NMOS管的漏極接電源電壓、柵極通過一電阻接電源電壓。
2.如權利要求1所述的用於流水線型模數轉換器的模擬參考電平緩衝器，其特徵在於:所述第一緩衝器還包括和所述第一源極跟隨器相併聯的第四源極跟隨器，所述第四源極跟隨器包括第八PMOS管，所述第八PMOS管的柵極連接所述第二 PMOS管的漏極，所述第八PMOS管的源極連接一電流源，所述第八PMOS管的漏極接地，所述第八PMOS管的溝道的寬長比大於所述第三PMOS管的寬長比；並聯所述第四源極跟隨器後以，所述第八PMOS管的源極作為所述第一緩衝器的輸出端並輸出所述第一模擬參考電平緩衝信號。
3.如權利要求1所述的用於流水線型模數轉換器的模擬參考電平緩衝器，其特徵在於:所述第二緩衝器還包括和所述第二源極跟隨器相併聯的第五源極跟隨器，所述第五源極跟隨器包括第十NMOS管，所述第十NMOS管的柵極連接所述第五PMOS管的漏極，所述第十NMOS管的源極連接一電流源，所述第十NMOS管的漏極接電源電壓，所述第十NMOS管的溝道的寬長比大於所述第五NMOS管的寬長比；並聯所述第五源極跟隨器後，以所述第十NMOS管的源極作為所述第二緩衝器的輸出端並輸出所述第二模擬參考電平緩衝信號。
4.如權利要求1所述的用於流水線型模數轉換器的模擬參考電平緩衝器，其特徵在於:所述第三緩衝器還包括和所述第三源極跟隨器相併聯的第六源極跟隨器，所述第六源極跟隨器包括第十一 NMOS管和第十二 NMOS管，所述第十一 NMOS管的柵極連接所述第七NMOS管的漏極，所述第十一 NMOS管的源極連接一電流源，所述第十一 NMOS管的漏極連接所述第十二NMOS管的源極，所述第十二NMOS管的漏極接電源電壓、柵極通過一電阻接電源電壓；所述第十一 NMOS管的溝道的寬長比大於所述第八NMOS管的寬長比；並聯所述第六源極跟隨器後，以所述第十一 NMOS管的源極作為所述第三緩衝器的輸出端並輸出所述第三模擬參考電平緩衝號。
5.如權利要求1所述的用於流水線型模數轉換器的模擬參考電平緩衝器，其特徵在於:在所述第一緩衝器中， 所述第一 NMOS管和所述第二 NMOS管的源極連接的電流源由第十三NMOS管組成，所述第十三NMOS管為外部電流源的一個鏡像電流源； 所述第一 PMOS管的源極連接的電流源由第九PMOS管組成，所述第九PMOS管為外部電流源的一個鏡像電流源； 所述第二 PMOS管的源極連接的電流源由第十PMOS管組成，所述第十PMOS管為外部電流源的一個鏡像電流源； 所述第三PMOS管的源極連接的電流源由第十一 PMOS管組成，所述第十一 PMOS管為外部電流源的一個鏡像電流源； 所述第一 PMOS管的漏極連接的有源負載由第十四NMOS管和第十五NMOS管組成，所述第二 PMOS管的漏極連接的有源負載由第十六NMOS管和第十七NMOS管組成；所述第十四NMOS管的漏極連接所述第一 PMOS管的漏極，所述第十四NMOS管的源極連接所述第十五NMOS管的漏極，所述第十五NMOS管的源極接地；所述第十六NMOS管的漏極連接所述第二 PMOS管的漏極，所述第十六NMOS管的源極連接所述第十七NMOS管的漏極，所述第十七NMOS管的源極接地；所述第十四NMOS管和所述第十六NMOS管的柵極相連並接一偏置電壓；所述第十五NMOS管和所述第十七NMOS管的柵極相連並接所述第一 PMOS管的漏極。
6.如權利要求1所述的用於流水線型模數轉換器的模擬參考電平緩衝器，其特徵在於:在所述第二緩衝器中， 所述第三NMOS管和所述第四NMOS管的源極連接的電流源由第十八NMOS管組成，所述第十八NMOS管為外部電流源的一個鏡像電流源； 所述第四PMOS管的源極連接的電流源由第十二 PMOS管組成，所述第十二 PMOS管為外部電流源的一個鏡像電流源； 所述第五PMOS管的源極連接的電流源由第十三PMOS管組成，所述第十三PMOS管為外部電流源的一個鏡像電流源； 所述第四PMOS管的漏極連接的有源負載由第十九NMOS管和第二十NMOS管組成，所述第五PMOS管的漏極連接的有源負載由第二i^一 NMOS管和第二十二 NMOS管組成；所述第十九NMOS管的漏極連接所述第四PMOS管的漏極，所述第十九NMOS管的源極連接所述第二十NMOS管的漏極,所述第二十NMOS管的源極接地；所述第二i^一 NMOS管的漏極連接所述第五PMOS管的漏極,所述第二i^一 NMOS管的源極連接所述第二十二 NMOS管的漏極,所述第二十二 NMOS管的源極接地；所述第十九NMOS管和所述第二十一 NMOS管的柵極相連並接一偏置電壓；所述第二十NMOS管和所述第二十二 NMOS管的柵極相連並接所述第四PMOS管的漏極； 所述第五NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個鏡像電流源。
7.如權利要求1所述的用於流水線型模數轉換器的模擬參考電平緩衝器，其特徵在於:在所述第三緩衝器中， 所述第六PMOS管和所述第七PMOS管的源極連接的電流源由第十四PMOS管組成，所述第十四PMOS管為外部電流源的一個鏡像電流源； 所述第六NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個鏡像電流源； 所述第七NMOS管的源極連接的電流源由第二十四NMOS管組成，所述第二十四NMOS管為外部電流源的一個鏡像電流源； 所述第六NMOS管的漏極連接的有源負載由第十五PMOS管和第十六PMOS管組成，所述第七NMOS管的漏極連接的有源負載由第十七PMOS管和第十八PMOS管組成；所述第十五PMOS管的漏極連接所述第六NMOS管的漏極，所述第十五PMOS管的源極連接所述第十六PMOS管的漏極，所述第十六PMOS管的源極連接電源電壓；所述第十七PMOS管的漏極連接所述第七NMOS管的漏極，所述第十七PMOS管的源極連接所述第十八PMOS管的漏極，所述第十八PMOS管的源極連接電源電壓；所述第十五PMOS管和所述第十七PMOS管的柵極相連並接一偏置電壓；所述第十六PMOS管和所述第十八PMOS管的柵極相連並接所述第六NMOS管的漏極； 所述第八NMOS管的源極連接的電流源由第二十五NMOS管組成，所述第二十五NMOS管為外部電流源的一個鏡像電流源。
【文檔編號】H03M1/12GK104242937SQ201310239740
【公開日】2014年12月24日 申請日期:2013年6月17日 優先權日:2013年6月17日
【發明者】朱紅衛, 趙鬱煒 申請人:上海華虹宏力半導體製造有限公司