具有管芯接口層的塑料封裝器件的製作方法

2023-05-30 07:20:46

專利名稱：具有管芯接口層的塑料封裝器件的製作方法
技術領域：
本發明通常涉及半導體器件，並且更具體地，涉及具有管芯接口 層的塑料封裝半導體器件。
背景技術：
半導體(sc)器件常常封裝在成型塑料中。成型塑料圍繞和保護
半導體管芯，支撐接合導線和外部引線並且向器件提供耐用性和抗震
性。塑料封裝器件被廣泛使用。圖1示出了現有技術的包含半導體(sc)
管芯22的成型塑料封裝20的簡化的示意性截面視圖。SC管芯22便 利地但並非必要地安裝在散熱器23上。在SC管芯22上提供金屬接觸 區域24-1、 24-2 (被共同標為24)，外部引線26-1、 26-2 (被共同標 為26)通過導線接合或其他手段25-l、 25-2 (被共同標為25)耦合到 SC管芯22。管芯表面32上的導體和互連(例如，金屬走線)31也被 示出。塑料封裝材料27圍繞SC管芯22、導體31、導線接合焊盤24、 導線接合25、外部引線26的內部部分28-1、 28-2 (被共同標為28)成 型，由此在該示例中，散熱器23的下表面21在封裝20的下側面上保 持暴露，但是具有暴露表面21並非是必要的。儘管諸如圖l中說明的 塑料封裝以及等效方案被廣泛使用，但是其受到本領域中公知的許多 缺點和限制的困擾。其中一個是，圍繞SC管芯22及引線25和28並 且覆蓋導體31的塑料封裝27相比於空氣或真空，具有顯著較高的介 電常數ee和損耗因數Se。例如，通常使用的用於半導體器件的塑料封 裝材料常常具有3.5~5.0的介電常數fe，並且對於所關注的頻率範圍， 具有0.005~0.015的損耗因數Se。這足夠引起顯著的性能劣化，特別是 在高頻和高壓情況下。邊緣電場29 (在施加電壓時產生)延伸到SC 管芯22的表面32上的多種導體31和24之間的塑料封裝材料27中。 這導致了封裝27中的電容耦合(例如，"串擾")和功率損耗(例如，
5熱耗散)。這隨著封裝27的介電常數ee和損耗因數Se的增加而增加。
該串擾和損耗是不理想的。
在現有技術中，與延伸到SC管芯外部的邊緣電場相關聯的電容耦 合和損耗己減輕或避免，其方法是，例如(i)在管芯上面使用法拉 第屏蔽(未示出)，並且/或者(ii)使用中空的陶瓷或金屬封裝，其在
具有導體24、 31的管芯敏感表面上面提供空氣或真空空間，並且通常
還圍繞導線接合和內部封裝引線。法拉第屏蔽限制了邊緣場，但是由 於需要額外的導體和掩膜層，因此這是以額外的管芯複雜度為代價的。
圖2中說明了真空或空氣空間封裝，其示出了中空的封裝30，其具有 圍繞管芯32的空氣或真空空間37。管芯32安裝在例如，金屬、陶瓷 或塑料基底33-l上面，外部引線36-l、 36-2 (被共同標為36)附連到 該塑料基底33-l。導線接合或其他連接35-1、 35-2 (被共同標為35) 將管芯32上的接合悍盤34-l、 34-2 (被共同標為34)耦合到封裝引線 36-1、 36-2 (被共同標為36)的內部部分38-1、 38-2 (被共同標為38)。 頂蓋33-2被安放在基板34、管芯32、導線接合或其他連接35以及封 裝引線36的內部部分38上面。在管芯22周圍具有空氣或真空空間37 意味著邊緣電場39未與任何封裝材料接觸。因此，避免了由與管芯表 面和多種導體接觸的塑料封裝材料引起的耦合電容和/或損耗的增加。 空氣或真空的介電常數e。和損耗因數S。較低，並且因此使串擾和介電 損耗最小。然而，該中空的封裝是更加昂貴的並且常常不如塑料封裝 耐用。如果完成的器件經歷大的加速度力，則導線接合或者其他連接 35可能脫離。
因此，繼續需要改進的半導體器件和方法，其提供具有減少的封 裝相關電容串擾和損耗的塑料封裝器件。因此，理想的是，提供具有 塑料封裝的改進的半導體器件，該塑料封裝的與管芯表面接觸的材料 具有較低的介電常數e^和/或損耗因數Sbl。此外，理想的是，改進的 塑料封裝材料、結構和方法允許形成圍繞半導體管芯、管芯引線和接 合導線的基本上堅固的結構，以便於提供機械上耐用的封裝。進一步理想的是，使用已有的製造技術實現的改進的器件，或者其可被容易 地添加到典型的半導體器件製造生產線，由此僅需要對製造工藝的細 微修改。而且，進一步理想的是，可以低成本地獲得這些優點。通過 下面的詳細描述和所附權利要求，結合附圖和前面的技術領域和背景 技術，本發明的其他理想特徵和特性將是顯而易見的。


下文將結合下面的附圖描述本發明，在附圖中相同的數字表示相 同的元件，並且
圖1示出了現有技術的包含半導體(SC)管芯的成型塑料封裝器 件的簡化的示意性截面視圖2示出了現有技術的包含半導體(SC)管芯的中空封裝器件的 簡化的示意性截面視圖3示出了根據本發明的實施例的包含半導體(SC)管芯的成型 塑料封裝器件的簡化的示意性截面視圖4示出了圖3的一部分SC管芯的簡化的示意性截面視圖，其示 出了進一步的細節；
圖5示出了一部分半導體晶片在不同的製造階段的一連串的簡化 的示意性截面視圖，其中在該半導體晶片上製造圖3~4中說明的類型 的SC管芯；
圖6示出了根據另一實施例的一部分半導體晶片在不同的製造階 段的一連串的簡化的示意性截面視圖，其中在該半導體晶片上製造圖 3 4中說明的類型的SC管芯；
圖7示出了根據另一實施例的一部分半導體晶片在不同的製造階 段的一連串的簡化的示意性截面視圖，其中在該半導體晶片上製造圖 3 4中說明的類型的SC管芯；
圖8示出了根據圖5的實施例的簡化的流程圖，其說明了用於形 成具有低的電容和損耗的管芯接口緩衝層的塑料封裝半導體(SC)器 件的方法；
圖9示出了根據圖6的實施例的簡化的流程圖，其說明了用於形成具有低的電容和損耗的管芯接口緩衝層的塑料封裝半導體(SC)器 件的方法；以及
圖10示出了根據圖7的實施例的簡化的流程圖，其說明了用於形 成具有低的電容和損耗的管芯接口緩衝層的塑料封裝半導體(SC)器 件的方法。
具體實施例方式
下面的詳細描述在本質上僅是示例性的，其目的並非是限制本發 明或者本發明的應用和使用。而且，前面的技術領域、背景技術、附 圖說明或者下面的詳細描述中明確表述或者間接暗示的任何理論沒有 限制的目的。
為了使說明簡單清楚，

了一般的構造方式，並且公知的 特徵和技術的描述和細節可能被省略，以避免不必要地使本發明模糊 不清。此外，附圖中的元件沒有必要依比例繪製。例如，圖中某些元 件或區域的尺寸可能相對於其他元件或區域被放大，以協助改善對本 發明的實施例的理解。
說明書和權利要求中的術語"第一"、"第二"、"第三"、"第 四"等可用於區分相似的元件，沒有必要用於描述特定的順序或時間 次序。應當理解，如此使用的術語在適當的環境下可以互換，由此此 處描述的本發明的實施例，例如，能夠在不同於此處說明或另外描述 的順序下操作。而且，術語"包括"、"具有"及其任何變化形式用 於涵蓋非排他性的內含物，由此包括一系列元素的工藝、方法、物體 或裝置沒有必要限於這些元素，而是可以包括未明確列出的或者對於 該工藝、方法、物體或裝置是固有的其他元素。
說明書和權利要求中的術語"左"、"右"、"內"、"外"、 "前"、"後"、"上"、"下"、"頂"、"底"、"上面"、"下 面"、"上方"、"下方"等用於描述的目的，沒有必要用於描述永久的相對位置。應當理解，如此使用的術語在適當的環境下可以互換， 由此此處描述的本發明的實施例，例如，能夠在不同於此處說明或另 外描述的取向下操作。如此處使用的術語"耦合"被定義為使用電氣 或非電氣方式的直接的或間接的連接。如此處使用的術語"引線框" 應包括可以安裝一個或多個獨立的或互連的半導體管芯的任何支撐結 構，並且可以是金屬、塑料陶瓷、玻璃或其組合。如此處使用的術語 "半導體管芯"和縮寫"SC管芯"應包括任何類別和配置的半導體器 件，不論獨立器件或者諸如集成電路中的器件的複雜組件，或者任何 其他配置的半導體器件。如此處使用的術語"導線接合"和"接合導 線"應包括將封裝引線電氣耦合到SC管芯上的接觸區域和/或接合焊 盤的任何手段，並非僅限於使用導線等。其他電氣耦合手段的非限制 性示例是梁式引線、焊料凸點、金屬化塑料帶等。如此處使用的術語 半導體管芯上的"金屬互連"等和"金屬導體"應被廣義地解釋，並 且包括任何材料的導體，並非僅限於金屬材料。該變化的導體材料的 非限制性示例是摻雜半導體、半金屬、多層結構等。
圖3示出了根據本發明的實施例的包含半導體(SC)管芯42的成 型塑料封裝器件40的簡化的示意性截面視圖。器件40包括SC管芯或 器件42，其便利地但並非必要地安裝在散熱器43上並且由塑料封裝 47圍繞(可能散熱器43的下表面41除外)。如輪廓線47-l示出的， 封裝47可以圍繞散熱器43，其下表面41除外。可替換地，如輪廓線 47-2示出的，塑料封裝47可以完全圍繞散熱器43。任一配置均是有用 的，並且對於本發明不是重要的。在SC管芯42上說明了金屬導體和 互連51 。管芯42的上表面50和導體51通過厚度為53的緩衝層52與 封裝47隔開，相比於封裝材料47的介電常數ee和損耗因數Se，該緩 衝層52具有較低的介電常數ebl和/或損耗因數Sbl。管芯42具有管芯 42的上表面50上的連接(例如，接合焊盤)44-1、 44-2 (被共同標為 44)。管芯42的橫向側面42S終止了管芯的上表面50。導線接合或其 他連接45-l、45-2(被共同標為45)將接合焊盤44耦合到外部引線46-l、 46-2 (被共同標為46)的內部部分48-l、 48-2 (被共同標為48)，以便於提供針對管芯42的外部電氣耦合。通常，接合焊盤44基本上橫 向位於緩衝層52的外部，g卩，緩衝層52未顯著覆蓋接合導線或引線 45附連的接合焊盤44部分。器件40的元件41、 42、 43、 44、 45、 46 和48在功能上與器件20的元件21、 22、 23、 24、 25、 26和28類似。 與管芯表面50上的導體51相關聯的邊緣電場49基本上通過較低ebl 和/或Sbl的緩衝層52。器件40和20的不同之處在於，器件40的封裝 47基本上未與SC管芯42的表面50上的導體51接觸。表面50和導 體51受到較低^和/或Sbl的緩衝層52的保護並且通過其與封裝47 隔開。
低ebl和/或Sbl的緩衝層52需要是化學穩定的並且與SC管芯42 的表面50和導體51電氣和化學兼容，以便於不會打擾SC管芯42的 操作。適用類別的材料的示例是Sol-Gels、 Aero-Gels、旋塗玻璃和諸 如PTFE、 Tefloi^和聚醯亞胺的多種有機材料。另一種有用的材料是低 損耗、低密度的CVD氧化物材料，其在本領域中被稱為"黑金剛石"。 由Midland, MI的Dow Chemical Corporation製造的SiLKTM是適用材料 的另一示例。這些材料在本領域中是公知的。為了是有效的，這些材 料的介電常數ebl和/或損耗因數Sbl需要低於封裝材料47的介電常數ee 和/或損耗因數Se。通常，層52的介電常數^有利地應小於約3.5，便 利地小於或等於約3.0，並且優選地小於或等於約2.8，並且損耗因數Sbl 小於約0.005。依賴於緩衝層52的材料的選擇，介電常數ew或者損耗 因數SM或者此兩者可以相比於封裝47的q和/或Se減小。減小介電常 數ew減少了串擾。減少損耗因數Sbt減少了功率損耗。任一結果均是 有利的。理想的是，ebja Sw均被減小，但這不是必要的，並且表述"低 ebl和/或Sbl"和"較低ebl和/或Sbl"應包括相比於封裝47的ee和/或Se 減小的fbi或者Sw，或者ew和Sw。
圖4示出了圖3的放大的部分60 SC管芯42的簡化的示意性截面 視圖，其示出了進一步的細節。在該示例中，SC管芯42的表面50上 的金屬區域或導體51-1和51-3 (例如，MOS器件的源極和/或漏極連
10接)是厚度為54的多層結構，其高於金屬區域51-2(例如，柵極連接)。 邊緣電場49可以在源極和漏極連接51-1和柵極連接51-2之間延伸。 這在MOS器件中是常見情況，特別是對於約400 MHz或更高的高頻應 用。具有低介電常數ebl和/或低損耗因數Sbl的緩衝層52具有足夠的厚 度53，由此邊緣場49基本上位於緩衝層52內，而非位於塑料封裝47 上面。相比於邊緣場49通過部分封裝47的情況，這減少了由於生熱 引起的電極-電極電容和/或信號損耗。相比於圖1的現有技術器件20， 較低的電容減少了該電極之間的串擾。應當注意，緩衝層52不是將不 同導體層隔開的層間電介質，而是位於該導體層外部，以便於將其同 封裝47隔開。
圖4的緩衝層52可以是厚度為53的同質層，或者可以是結構層， 其具有諸如上文描述的低^和/或Sw的厚度為53-1的下部分52-l，該 下部分52-1由厚度為53-2的密封層覆蓋。某些低介電常數材料是更加 多孔的，其可能允許溼氣進入。緩衝層52-l的溼氣孔隙度不是理想的。 因此，理想的是提供覆蓋緩衝層52-l的外表面55 (例如，頂表面和側 表面)的可選的密封層52-2，由此減小或避免溼氣透過表面50的風險。 適用於可選的密封層52-2的材料的示例是CVD澱積Si02、聚醯亞胺、 聚對二甲苯等。產生密封層52-2的另一方法是在原始位置顯影形成密 封層52-2，其方法是，使層52-l暴露於等離子體或其他催化劑，促使 發生例如交聯或其他化學變化，以提供層52的部分52-2，其對於溼氣 或者其他汙染物基本上是不能滲透的。是否需要密封層52-2取決於緩 衝層52-1和封裝材料47的物質選擇、管芯42的溼氣靈敏度以及封裝 器件40預期滿足的環境規格。這些條件將隨情況而變化，並且在本領 域的技術人員能力之內。本領域的技術人員應理解如何確定是否需要 密封層52-2。儘管在圖4的器件部分60中具體說明了密封層52-2的使 用，但是該密封層還可被視為圖3的器件40的緩衝層52的一部分。
圖5示出了晶片基板82在不同的製造階段80-1、 80-2、 80-3、 80-4、 80-5、 80-6 (被共同標為80)的多個簡化的示意性截面視圖，其中在該
11晶片基板82上同時製造圖3 4中說明的類型的多個SC管芯42-l、42-2、 42-3、 ...42-N (被共同標為42)。接合焊盤44和金屬互連或導體52 位於晶片82的管芯42的上表面50上。階段80-1說明了如下的晶片 82的處理階段的情況，其中半導體器件(例如，管芯42)完全由多種 摻雜區域、互連導體51和在表面50中或在表面50上提供的接合焊盤 44形成，但是晶片82仍未被劃分為獨立的管芯42-1、 42-2、 42-3、…42-N。該處理是傳統的。在階段80-2中，將低ebl和/或Sbl的 厚度為53的緩衝層52施加到表面50，並且施加在導體51和接合焊盤 44上面。晶片82的基本上整個表面50理想地同時塗覆緩衝層52。這 可以通過例如旋塗工藝便利地實現，在該旋塗工藝中將緩衝層52的材 料配送到表面50，然後使晶片82以相當高的速度旋轉，以使配送材料 流入到厚度基本上均勻的薄層中。然而，也可以使用提供緩衝層52的 其他手段。非限制性的示例是真空澱積、濺射、化學氣相澱積、絲網 印刷等。該程序在本領域中是公知的。相同的技術還可以用於施加圖4 和圖7中說明的可選的密封層52-2。圖5的緩衝層52可以包括密封層 52-2，如由虛線79指出的。能夠同時在晶片82上的所有多個管芯42 上面提供厚度均勻的緩衝層52和(可選地)密封層52-2，是本發明的 工藝的顯著優點。
在階段80-3中，通過任何便利的手段在緩衝層52上面澱積或形 成掩膜層60。光刻膠是適用的掩膜層材料的示例。光刻膠和施加光刻 膠的方法在本領域中是公知的。在階段80-4中，在掩膜層60中形成開 口 62、 62，，由此使位於接合焊盤44上方的緩衝層52的部分64、 64， 暴露。在階段80-4、 80-6的右半部分上的區域91中，開口62使接合 焊盤44未被覆蓋，而在階段80-4、 80-6的左半部分上的區域93中， 開口 62'使接合焊盤44以及位於管芯42-1和42-2之間的鋸切道94未 被覆蓋。在區域91中，鋸切道94上面的緩衝層52的部分96保留， 同時移除區域93中的緩衝層部分。依賴於設計人員選擇的特定的晶片 配置，任一配置均是有用的。如此處使用的術語"鋸切道"應包括在 晶片上提供的用於將晶片劃分為獨立管芯的任何空間，並且不限於鋸切或者用於執行該公知功能的任何其他特定的手段和方法。在階段 80-5中，通過例如，刻蝕或者本領域中公知的其他便利手段，移除緩
衝層52的部分64、64'，由此使區域91中的接合焊盤44以及管芯42-1 和42-2之間的接合焊盤44加上鋸切道94基本上暴露，並且使接合焊 盤44之間的管芯42-1、 42-2、 42-3、 ...42-N的表面50上面的緩衝層 52的部分66不受打擾。在可選階段80-6中，可以移除掩膜層60。這 是便利的，但不是必要的。緩衝層52可以在階段80-2之後或者階段 80-6之後固化，任一選擇均是更加便利的。在階段80-6之後固化是優 選的，但不是必要的。在階段80-6之後，隨後可以使用本領域中公知 的手段沿鋸切道94將晶片82切割為分立的獨立管芯42-1、 42-2、 42-3、 ...42-N，然後可以使用標準的技術，諸如注射或傳遞成型，將這 些獨立管芯安裝在所提供的適當的引線框和封裝47上(參看圖3~4)。 上文描述的工藝80的優點在於，緩衝層52是以晶片級形成在管芯42 上的，即，基本上同時施加到晶片的所有器件管芯。這是理想的和經 濟的。如果密封層52-l (由虛線79指出)在階段80-3之前由一部分緩 衝層52-2形成或者被形成為一部分緩衝層52-2，則如可在階段80-6中 看到的，緩衝層52的上表面76被密封，但是與接合焊盤44相鄰的緩 衝層52的側壁77未由密封層52-2覆蓋。然而，緩衝層52相比於其橫 向尺寸通常是非常薄的，由此溼氣經由側壁77進入的面積(進入面積 =接合焊盤周長乘以層52的厚度)非常小以致於可以忽略。但是，如 結合圖6 7解釋的，即使這樣的小風險也可被避免。
圖6示出了根據另一實施例的晶片基板82在不同的製造階段 80，-1、 80，-2、 80，-3、 80，-4、 80，-5、 80，-6、 80，-7 (被共同標為80')的 多個簡化的示意性截面視圖，其中在該晶片基板82上同時製造圖3~4 中說明的類型的多個SC管芯42-1、 42-2、 42-3、 ...42-N (被共同標為 42)。階段80，-1~80，-6基本上與圖5的類似階段80-1~80-6相同， 但是圖5中不具有密封層，並且結合圖5的描述在此處併入作為參考。 區域91說明了其中保留鋸切道94上的緩衝層52的部分96的情況， 並且區域93說明了其中部分96被移除並且通過開口 64'使管芯80-1和管芯80-2之間的鋸切道94暴露的情況。在圖6的階段80'-7中，通 過例如，在階段80'-6之後使晶片82暴露於等離子體或者其他催化劑 或反應物，促使緩衝層52的外表面區域交聯或硬化，以減少其關於溼 氣或其他汙染物的孔隙度和/或滲透率，在緩衝層部分52的上表面76 和側表面77上形成密封層或區域52-2。緩衝層52的未被覆蓋的部分 由參考數字52-l標出，並且層52的未被覆蓋的部分(即密封層)由參 考數字52-2標出。通過該方式，緩衝層52的上表面76和側表面77 針對例如溼氣侵入被密封。不需要額外的掩膜步驟。
圖7示出了根據另一實施例的晶片基板82在不同的製造階段 80"-1~80"-10 (被共同標為80")的多個簡化的示意性截面視圖，其中 在該晶片基板82上同時製造圖3 4中說明的類型的多個SC管芯42-1、 42-2、 42-3、 ...42-N (被共同標為42)。階段80"-1 80"-6基本上與 圖5的類似階段80-1~80-6相同，圖5中不具有密封層，並且結合圖 5的描述在此處併入作為參考。在區域91中，使接合焊盤44暴露，並 且在區域93中，使接合焊盤44和鋸切道94暴露，如前面描述的。在 圖7的階段80"-7中，在緩衝層52-l上面，g卩，在緩衝層52-l的上表 面76，和側表面77'上，基本上保形地澱積密封層52-2。許多公知的工 藝可用於形成密封層52-2，例如但不限於，化學氣相澱積(CVD)、 蒸發、濺射、旋塗、絲網印刷等，其使用前面描述的多種密封材料中 的一種或多種密封材料。在階段80"-8中，在密封層52-2上面形成例 如，光刻膠或其他刻蝕掩膜材料的掩膜層70。在階段80"-9中，在掩 膜層70中形成開口 72、 72，。在區域91中，開口 72在接合焊盤44的 中心部分44'上面延伸，由此在階段80"-10中，掩膜開口72可用於移 除接合焊盤44的中心部分44，上面的密封層52-2的部分74，留下緩衝 層52-1的側壁77，以及上表面76，上面的密封層52-2。在區域93中， 開口 72，在接合焊盤44的中心部分44，和鋸切道94上面延伸，由此在 階段80"-10中，掩膜開口 72，可用於移除中心部分44，和鋸切道94上 面的密封層52-2的部分74，，留下緩衝層52-1的側壁77'以及上表面 76，上面的密封層52-2。然後可以實現針對接合焊盤44的中心部分44'的導線接合或其他連接，同時在另外的暴露表面76'和77'上，緩衝層 52-1受到基本上保形的密封層52-2的保護。如此處使用的術語"中心 部分"應包括通過密封層52-2暴露的接合焊盤44的可以實現導線接合 或其他外部電氣連接的任何區域，並非僅限於焊盤的中心區域，儘管 其未被排除。依賴於設計人員選擇的晶片配置，可以使用區域91、 93 中說明的任一掩膜配置，不同之處在於，在區域91中，留下鋸切道94 上的緩衝層，而在區域93中，作為提供緩衝層52-1和密封層52-2的 工藝的一部分，其被移除。
在圖5~7中，有序的處理步驟80-1...80-6; 80，-1...80，-7和 80"-1...80"-10說明了其中掩膜和移除步驟通過緩衝層52 (和密封層 52-2)使接合焊盤44暴露的情況，但是這並非是限制性的，未支撐導 體51的管芯表面的其他區域也可由該掩膜和移除步驟暴露。在該掩膜 和移除步驟過程中，例如，還可以使晶片82的部分，例如劃片格或其 他管芯分離區域所處的鋸切道94暴露，如區域93中說明的。這提供 了多個管芯，其在表面導體51上面具有緩衝層52 (具有或不具有密封 層52-2)，但是在接合焊盤44或橫向管芯側面42S上不具有緩衝層52。 該結果在例如圖3中說明。
圖8示出了簡化的流程圖，其說明了用於形成具有管芯42上的低 ew和/或SM的緩衝層52的塑料封裝半導體(SC)器件40的方法100。 現在參考圖5和8，方法100開始於開始102和初始步驟104，其中在 晶片82中和/或晶片82上(在圖8 10中縮寫為中/上)形成管芯42(參 看圖5的階段80-1)。在對應於階段80-2的步驟106中，晶片82和(管 芯42)由低ew和/或Sw的緩衝層52覆蓋。只要緩衝層52的ebl和Sbl 之一或此兩者分別小於封裝47的相應的ee和Se，即獲得了優點。在後 繼步驟108中，緩衝層52由掩膜層60覆蓋(階段80-3)。在步驟110 中，對掩膜層60構圖以提供接合焊盤44上方的緩衝層52中的所需開 口 (階段so-4)。在步驟112中，從接合焊盤44上方移除緩衝層52, 留下覆蓋表面50和剩餘管芯42上的導體和互連51的緩衝層52(階段80-5)。在步驟114中，便利地但並非必要地使緩衝層52固化。如前 面結合圖5的討論提及的，固化步驟114可以在步驟106之後的任何 時間便利地執行，因此步驟114在方法100中的有序位置僅出於便於 解釋的目的，並非是限制性的。如圖5的階段80-6中指出的掩膜層60 的移除在圖8中沒有示出，其可被省略或者在步驟112之後的任何時 間執行。在步驟116中，將完成的晶片82切割為分立的獨立管芯42， 並且該多個管芯，例如，接合到引線框或其他支撐物上，並且實現針 對接合焊盤44的導線接合或其他電氣連接。引線框和管芯現在準備好 封裝，在步驟118中執行封裝，其中安裝好的、導線接合的、塗覆有 緩衝層的管芯被封閉在封裝材料47中(參看圖3~4)。依賴於封裝設 計的特定類型，可以執行可選步驟120，以修整引線框並且將封裝引線 形成為其預期的形狀。該修整和形成操作是傳統的。然後方法100繼 續到結束122。
圖9示出了簡化的流程圖，其說明了用於形成具有管芯42上的低 …和/或^的緩衝層52的塑料封裝半導體(SC)器件40的方法200。 現在參考圖6和9，方法200開始於開始202和初始步驟204 (階段 80，-1)並且繼續到步驟212 (階段80，-6)。方法200的步驟204 212 與圖8的方法100的步驟104-112類似。因此，步驟104~112的討論 在此處併入作為參考。在步驟214中(階段80'-7)，如結合圖6描述 的，處理緩衝層52的外表面76'、 77'，以將其轉化為密封層。方法200 的固化步驟216與方法IOO的固化步驟114類似，並且不限於方法200 的步驟順序中指出的具體位置。依賴於所使用的材料和處理的選擇， 緩衝層52-1和密封層52-2可以同時固化或分立固化。依賴於所選擇的 處理，密封層52-2可以不需要任何分立的固化步驟。本領域的技術人 員應理解如何依賴於所選擇的用於形成緩衝層52的材料和處理，選擇 用於固化緩衝層52-l (和可選地，密封層52-2)的最優順序。方法200 的步驟218~220與方法100的步驟116~120類似並且結合圖6的討論 在此處併入作為參考。然後方法200繼續到結束224。圖10示出了簡化的流程圖，其說明了用於形成具有管芯42上的
低ebl和/或Sbl的緩衝層52的塑料封裝半導體(SC)器件40的方法300。 現在參考圖7和10，方法300開始於開始302和初始步驟304 (階段 80"-1)並且繼續到步驟312 (階段80"-6)。方法300的步驟304 312 與圖8的方法100的步驟104-112類似。因此，步驟104-112的討論 在此處併入作為參考。在步驟314中(階段80，，-7)，在整個晶片上， 至少在表面50、接合焊盤44和導體51上面，基本上保形地施加密封 層52-2。在步驟316中(階段80"-8)，密封層52-2由第二掩膜層70， 例如，光刻膠覆蓋。在步驟318中(階段80"-9)，對掩膜層70構圖 以使接合焊盤44的中心區域44'上方的密封層52-2的部分74暴露。在 步驟320中(階段SO"-IO)，依賴於所選擇的用於密封層52-2的材料， 通過任何便利的手段(刻蝕、顯影和溶解等)，從接合焊盤44的中心 區域44'移除密封層52-2的部分s74。在階段80"-10中，掩膜層70的 掩膜部分被示出為已被移除，但這並非是必要的。在步驟322中，使 緩衝層52-1和密封層52-2固化。如結合方法100、 200提及的，固化 步驟322可以在工藝的多種階段中執行，對於緩衝層52-1,可以在施 加緩衝層52-1之後的任何時間執行固化，對於密封層52-2，可以在施 加密封層52-2之後的任何時間執行固化。緩衝層52-1和密封層52-2 可以分立固化或一起固化，並且固化步驟322在圖10的方法300中位 於步驟320和324之間的位置僅出於便於解釋的目的，並非是限制性 的。本領域的技術人員應理解如何依賴於，例如，所選擇的材料的特 定組合，選擇該固化步驟在方法300的過程中的適當的時間或順序。 步驟324-328與圖8的方法100的步驟116-120類似，方法100的步 驟116-120的討論在此處併入作為參考。然後方法300繼續到結束 330。
根據第一實施例，提供了一種半導體器件，包括支撐部件；半 導體管芯，其具有面向外的管芯表面，該管芯表面上面具有一個或多 個電導體，其中該面向外的管芯表面由側表面橫向終止並且該管芯安
裝在部分支撐部件上；塑料封裝，其具有介電常數6e和損耗因數5e，其封閉至少部分支撐部件和管芯；和緩衝層，其介電常數",和/或損耗 因數Sw分別低於塑料封裝的Q和Se,其位於塑料封裝和面向外的管芯 表面之間，並且覆蓋某些或所有的一個或多個電導體，但是基本上未
覆蓋側表面。在另一實施例中，緩衝層具有低於約3.0的介電常數eb,。 在另一實施例中，緩衝層具有低於約0.005的損耗因數Sbl。在另一實 施例中，該器件進一步包括位於緩衝層和塑料封裝之間的密封層。在 另一實施例中，該器件進一步包括面向外的管芯表面上的接合焊盤， 並且其中緩衝層在基本上位於面向外的管芯表面上的接合焊盤之間的 面向外的管芯表面上面延伸，基本上未覆蓋接合焊盤。在另一實施例 中，緩衝層具有相對於接合焊盤和與接合焊盤相鄰的一個或多個第二 側向表面之間的面向外的管芯表面基本上保形的第一表面。在另一實 施例中，該器件進一步包括緩衝層的第一和第二表面上的位於緩衝層 和塑料封裝之間的密封層。
根據第二實施例，提供了一種具有外部引線的半導體器件，包括
半導體管芯，其具有主表面，該主表面上具有互連導體和適於耦合到
外部引線的接合焊盤；塑料封裝，其具有第一介電常數和第一損耗因 數，該塑料封裝圍繞半導體管芯的一個或多個面；緩衝層，其具有第 二介電常數和第二損耗因數，該緩衝層位於塑料封裝和半導體管芯的 主表面之間，覆蓋至少某些互連，但是基本上未覆蓋用於將接合焊盤 電氣耦合到外部引線的接合焊盤區域，並且其中第二介電常數或第二 損耗因數的至少之一小於對應的第一介電常數或第一損耗因數。根據 另一實施例，第二介電常數和第二損耗因數均小於對應的第一介電常 數和第一損耗因數。根據另一實施例，該器件進一步包括位於緩衝層 和塑料封裝之間的密封層。根據另一實施例，該密封層是溼氣密封層。 根據另一實施例，第二介電常數小於約2.8。根據另一實施例，第二損 耗因數小於約0.005。
根據第三實施例，提供了一種提供半導體管芯的方法，包括提 供包括管芯的SC晶片，該管芯具有主表面，該主表面上具有傳導互連
18和接合焊盤；使用緩衝層覆蓋管芯的某些或所有主表面，該緩衝層的介電常數^和/或損耗因數Sw分別小於用於塑料封裝管芯的材料的介電常數和/或損耗因數；並且對緩衝層構圖，以使用於將管芯耦合到外部引線的接合焊盤上的區域基本上暴露，但是留下至少某些傳導互連上面的緩衝層。根據另一實施例，該方法進一步包括，將接合焊盤的暴露區域耦合到外部引線。根據另一實施例，該方法進一步包括，使用具有介電常數ee和損耗因數Se的塑料封裝圍繞管芯和外部引線的內部部分，其中"大於^或者Se大於Sbl，並且其中緩衝層使至少某些傳導互連與塑料封裝隔開。根據另一實施例，fe大於ebl並且Se大於Sbl。根據另一實施例，該方法進一步包括，在構圖步驟之後，在緩衝層的外表面上形成密封層。根據另一實施例，該方法進一步包括，在形成步驟之後，對密封層構圖，以使接合焊盤上的用於將管芯耦合到外部引線的區域基本上暴露，但是至少基本上留下覆蓋傳導互連的緩衝層部分上面的密封層。根據另一實施例，該方法進一步包括，在圍繞步驟之前，在緩衝層的外表面上形成密封層。
儘管在前面的詳細描述中呈現了至少一個示例性實施例，但是應
當認識到，存在許多變化方案。例如，對於緩衝層52，可以使用廣泛
的多種較低介電常數和較低損耗的材料。本領域的技術人員應理解，此處教導的原理也適用於該變化方案。相反地，前面的詳細描述將向本領域的技術人員提供用於實現示例性實施例的便利的路線圖。應當理解，在不偏離所附權利要求及其合法等效物闡述的本發明的範圍的前提下，可以進行元件功能和配置上的多種改變。
權利要求
1.一種半導體器件，包括支撐部件；半導體管芯，其具有面向外的管芯表面，所述管芯表面上具有一個或多個電導體，其中所述面向外的管芯表面由側表面橫向終止並且所述管芯安裝在部分支撐部件上；塑料封裝，其具有介電常數∈e和損耗因數δe，其封閉至少部分支撐部件和管芯；和緩衝層，其介電常數∈b1和/或損耗因數δb1分別低於塑料封裝的∈e和δe，其位於塑料封裝和面向外的管芯表面之間，並且覆蓋某些或所有的一個或多個電導體，但是基本上未覆蓋側表面。
2. 如權利要求l所述的器件，其中所述緩衝層具有低於約3.0的 介電常數ew。
3. 如權利要求1所述的器件，其中所述緩衝層具有低於約0.005 的損耗因數Sw。
4. 如權利要求l所述的器件，進一步包括位於緩衝層和塑料封裝 之間的密封層。
5. 如權利要求l所述的器件，其中所述器件進一步包括面向外的 管芯表面上的接合焊盤，並且所述緩衝層在基本上位於面向外的管芯 表面上的接合焊盤之間的面向外的管芯表面上面延伸，基本上未覆蓋 接合焊盤。
6. 如權利要求5所述的器件，其中所述緩衝層具有第一表面，該 第一表面相對於接合焊盤和與接合焊盤相鄰的一個或多個第二側向表 面之間的面向外的管芯表面基本上保形。
7. 如權利要求6所述的器件，進一步包括緩衝層的第一和第二表面之一或此兩者上的位於緩衝層和塑料封裝之間的密封層。
8. —種具有外部引線的塑料封裝半導體器件，包括 半導體管芯，其具有主表面，所述主表面上具有互連導體和適於耦合到外部引線的接合焊盤；塑料封裝，其具有第一介電常數和第一損耗因數，所述塑料封裝 圍繞半導體管芯的一個或多個面；緩衝層，其具有第二介電常數和第二損耗因數，所述緩衝層位於 塑料封裝和半導體管芯的主表面之間，覆蓋至少某些互連，但是基本 上未覆蓋用於將接合焊盤電氣耦合到外部引線的接合焊盤區域；並且其中，第二介電常數或第二損耗因數的至少之一小於對應的第一 介電常數或第一損耗因數。
9. 如權利要求8所述的器件，其中，第二介電常數和第二損耗因 數均小於對應的第一介電常數和第一損耗因數。
10. 如權利要求8所述的器件，進一步包括位於緩衝層和塑料封 裝之間的密封層。
11. 如權利要求IO所述的器件，其中所述密封層是溼氣密封層。
12. 如權利要求8所述的器件，其中，第二介電常數小於約2.8。
13. 如權利要求8所述的器件，其中，第二損耗因數小於約0.005。
14. 一種提供半導體管芯的方法，包括提供包括管芯的SC晶片，所述管芯具有主表面，所述主表面上具 有傳導互連和接合焊盤；使用緩衝層覆蓋管芯的某些或所有主表面，所述緩衝層的介電常 數^和/或損耗因數Sbi分別小於用於塑料封裝管芯的材料的介電常數 和/或損耗因數；以及對緩衝層構圖，以使用於將管芯耦合到外部引線的接合焊盤上的 區域基本上暴露，但是留下至少某些傳導互連上面的緩衝層。
15. 如權利要求14所述的方法，進一步包括，將接合焊盤的暴露 區域耦合到外部引線。
16. 如權利要求15所述的方法，進一步包括，使用具有介電常數 ^和損耗因數Se的塑料封裝圍繞管芯和外部引線的內部部分，其中至 少^大於^或者Se大於Sbl，並且其中所述緩衝層使至少某些傳導互連與塑料封裝隔開。
17. 如權利要求16所述的方法，其中，ee大於^並且Se大於Sw。
18. 如權利要求14所述的方法，進一步包括，在覆蓋步驟之後，在緩衝層的外表面上形成密封層。
19. 如權利要求18所述的方法，進一步包括，在形成步驟之後， 對密封層構圖，以使接合焊盤上的用於將管芯耦合到外部引線的區域 基本上暴露，但是至少基本上留下覆蓋傳導互連的部分緩衝層上面的 密封層。
20. 如權利要求16所述的方法，進一步包括，在圍繞步驟之前， 在緩衝層的外表面上形成密封層。
全文摘要
提供了用於塑料封裝半導體器件的結構的方法，該塑料封裝半導體器件具有低介電常數和/或損耗因數的材料，其將管芯表面同塑料封裝隔開。具有基本上完成的SC管芯(42)的半導體晶片塗覆有緩衝層(52)。對緩衝層構圖以使管芯接合焊盤(44)暴露但是留下某些或所有其他管芯金屬上面的緩衝層。然後使管芯分離，將管芯安裝在引線框或其他支撐物上，將管芯導線接合或另外耦合到外部引線，並且封裝管芯。塑料封裝(47)圍繞管芯和緩衝層，提供堅固的結構。緩衝層減少了管芯上的金屬化區域之間的寄生電容、串擾和損耗。在緩衝層和塑料封裝之間的晶片階段中還可以提供可選的密封層，以減輕任何緩衝層孔隙度。
文檔編號H01L23/28GK101517718SQ200680039798
公開日2009年8月26日 申請日期2006年10月18日 優先權日2005年10月24日
發明者布賴恩·W·孔迪耶, 馬赫什·K·沙阿 申請人:飛思卡爾半導體公司