高深寬比的矽基深槽結構的製作方法
2023-10-17 19:42:34 1
專利名稱：高深寬比的矽基深槽結構的製作方法
技術領域：
本實用新型屬於半導體微電子技術領域，主要涉及作為微器件的基底的矽基 片的刻蝕槽結構，具體就是一種高深寬比的矽基深槽結構。
背景技術：
微電子機械系統(MEMS)是近年來發展起來的高新技術，它採用先進的半導體 工藝技術，把微機械結構和電路集成在一起，具有信息採集、.處理與執行的功能， 而且有體積小、重量輕、功耗低等優點。目前，隨著集成工藝和微(納)系統技術 的發展，高深寬比微細結構(high aspect ratio mi-crostructures， HARMS)成為 製作先進微器件的關鍵結構之一。該結構能顯著改善微器件的驅動力、使用頻率 範圍、靈敏度和位移量等技術指標而廣泛應用於微光機電系統(MOEMS)、信息存 儲、光通訊、大功率器件和極紫外及軟X射線光刻等諸多領域。幹法刻蝕以其良 好的各向異性，高刻蝕速率,精確的深度和線寬控制以及與半導體產業的兼容性 等一系列優點,廣泛應用於Si和常用的半導體、光電材料的深寬比結構的製作中。
目前，德國Bosch公司開發的交替符合深刻蝕技術應用廣泛，工藝也較成熟。 該技術的主要特點是在普通反應離子刻蝕工藝中加入交替的澱積過程，以實現保 護側壁不被過度刻蝕的目的，達到較大範圍的垂直側壁。主要採用碳氟氣體作為 鈍化劑，SF"乍為刻蝕劑。在鈍化過程中，反應室裡通入碳氟氣體氣體，在等離 子體的作用下完成等離子聚合過程。該過程具有高度的各向同性，因此會在矽片 的表面和深槽內都均勻地覆蓋一層聚合物保護膜。隨後的刻蝕過程中，反應室內 充入活性氣體SF6，並被分解為SF+s和F—,開啟偏壓，增加垂直方向的離子能量， 使平行於基片表面的聚合物區域被優先去除。隨著這種高的定向性，在深槽底部 的矽表面優先暴露出來，與F—反應生成SiF4，從而被刻蝕。在矽深槽側壁上的聚 合物由於刻蝕速度較慢就起到了保護的作用，避免了側壁上的矽表面被刻蝕。通 過聚合和刻蝕過程的不斷交替循環就實現了高深寬比的矽深刻蝕。首先，這種工 藝一般都是基於ICP刻蝕系統對矽進行深層加工。如英國STS公司生產的多路 ICP刻蝕系統(Multples-ICP)。這是一款自動化程度較高的刻蝕設備，其外部
3輔助設施和主控系統主要由帶機械手的裝片室、電路控制及計算機系統組成，整 個工藝過程完全由電腦程式控制，有利於高深寬比微結構的加工。這種刻蝕設 備的自動化要求高，要能夠自動切換刻蝕氣體並控制刻蝕時間，所以大多數從國 外進口，價格昂貴。其次，作為鈍化劑的碳氟氣不僅價格昂貴，並且在刻蝕過程 中產生的碳氟化合物也對人體有害。
此外，在矽深刻蝕中目前通常使用的掩蔽層材料為光刻膠、Si02、Al和Si3N4。 在深刻蝕過程中，掩蔽層材料要求選擇比高且能嚴格控制刻蝕輪廓。使用SFe作 為矽的刻蝕氣體時，Si02和Si:'N4的選擇比只有15:1,由於對矽的刻蝕深度大， 當Si02和ShN,的厚度過大時易造成薄膜脫落；使用光刻膠雖可保證刻蝕輪廓和 刻蝕後的表面粗糙度，但其對Si的選擇性很差；使用A1作為掩蔽層，選擇性良 好，但刻蝕後矽表面總存在一些金屬殘渣，易造成汙染。
本實用新型項目組近期通過網際網路以及圖書館現有的資料就本實用新型的 主題對國內外專利文獻和公開發表的期刊論文檢索，尚未發現與本實用新型密切 相關的和一樣的報導或文獻。
發明內容
本實用新型的目的是克服現有技術中矽基刻蝕槽的側壁垂直度低，掩蔽層材 料刻蝕選擇比低且容易脫落的缺點，提供一種可重複性好，成本低，掩蔽層保護 性良好且刻蝕後易於去除，對矽進行各向異性刻蝕且刻蝕速率快並能精確控制深 度和線寬的適於大量應用的高深寬比的矽基深槽結構。
下面對本實用新型進行詳細說明
本實用新型是一種高深寬比的矽深槽結構，包括矽基底.，在矽基底上有刻
蝕的深槽，其特徵在於在矽基底上沉積MgO薄膜作為刻蝕掩蔽層，在矽基底.
上刻蝕的槽具有高深寬比，槽深達420nm，深寬比為4: 1。
本實用新型通過刻蝕工藝實驗和研究得出，MgO既有大的刻蝕選擇比又能 很好的控制刻蝕輪廓，並容易去除，可以作為理想的掩蔽層材料。
本實用新型用刻蝕選擇比高的MgO薄膜作為掩蔽層材料，它能很好的控制 刻蝕輪廓，並容易去除，解決了掩蔽層在長時間刻蝕中刻蝕掉而失去對矽的保護 或掩蔽層過厚導致脫落的缺陷，從而提高了矽深槽結構的邊緣清晰度。解決了高 深寬比的矽深槽的高質量問題，提供了能在實際生產、測試以及科研中應用的高
4深寬比的矽深槽結構，滿足了微器件加工的客觀需要。
本實用新型的實現還在於刻蝕前的掩蔽層即沉積的MgO薄膜厚度為1.5 ixm，深槽刻蝕完畢後，矽基底上掩蔽層即刻蝕後的MgO薄膜厚度為100nm— 250nm。
矽基深槽的掩蔽層，與深槽的質量有關，同時也會影響深槽深寬比，厚度過 大時易造成薄膜脫落。本實用新型根據高質量的矽深槽結構優化出了刻蝕前沉積 的MgO薄膜厚度為1.5ixm，經深槽刻蝕完畢後，矽基底上掩蔽層也就是刻蝕後 的MgO薄膜厚度為100nm—250nm。既滿足了加工的需要，又能保證掩蔽層的 保護性能良好，從而提高了矽基深槽結構的高質量和矽深槽的高深寬比。
本實用新型的實現還在於矽深槽結構上部寬95—110iim，下部寬75—85 ym，槽深為400—420 u m,側壁垂直度達到88° —89° 。通常矽基高深寬比槽 結構的加工採用國外的自動化設備，而國產設備具有成本低的優點，但目前採用 國產手動設備還不能實現該矽基高深寬比槽結構。本實用新型採用採用國產設備 實現了高深寬比的矽基深槽結構。
本實用新型的實現還在於根據微器件的設計需要矽深槽能夠加工為通孔。
微機電系統中的矽基深槽是根據微器件的結構進行設計的，所設計結構有時可能
是深槽，有時可能是通 L，本實用新型可以根據微器件的設計需要將矽深槽加工
為通孔。這在微器件加工中尤其重要。
由於本實用新型在科研實踐中不斷試驗、探索，反覆多次的實踐以及對於結
構的修改和調整，設計、優選而得到了可重複性好，成本低，無汙染，在實際工
業生產中有廣泛前景的高深寬比的矽基深槽結構，該高深寬比的矽基深槽結構選
擇的掩蔽層對矽的刻蝕選擇比高，刻蝕後的槽邊緣清晰，掩蔽層易於去除。有效
地解決了掩蔽層在長時間刻蝕中刻蝕掉而失去對矽的保護或掩蔽層過厚導致脫
落的缺陷的技術問題。提供了一種精確深度和線寬控制、良好的各向異性快速深
刻蝕適於大量應用的高深寬比的矽基深槽結構。
圖1是本實用新型在刻蝕前的結構示意圖； 圖2是本實用新型的成品結構示意圖； 圖3是本實用新型刻蝕矽槽掃描電鏡圖；圖4是本實用新型刻蝕通孔掃描電鏡圖；也是實施例1的掃描電鏡圖。
具體實施方式
-
以下結合附圖進行詳細說明
實施例l:如圖l所示，微器件加工多釆用矽材料作為基底，需要對矽基 底2即基片機械清洗等一系列處理後，要在矽基底2即矽基片上作刻蝕掩蔽 層1。本實用新型是一種高深寬比的矽深槽結構，包括矽基底，在矽基底上有
刻蝕的槽，本實用新型採用MgO薄膜為掩蔽層1的材料，對矽的刻蝕選擇比 高，對矽的選擇比可以高達3000:1。深槽刻蝕前MgO薄膜的厚度為1.5um， 刻蝕完畢後，Si基片上剩下200nm左右厚度的MgO薄膜，參見圖2。使得掩 蔽層1在長時間刻蝕中不會因被刻蝕掉而失去對矽的保護，同時MgO薄膜在 HC1、 NH4C1、 H202的混合溶液中可以既方便又快速的去除。
本實用新型採用國產手動設備進行深刻蝕，具體是採用中科院微電子研究中 心ICP-98A高密度等離子體刻蝕機，使用SF6和02交替複合深刻蝕技術對矽深 刻蝕進行工藝研究，具體刻蝕工藝如下
1刻蝕。氣體SF6;射頻功率500W;氣體流量50sccm;刻蝕時間8s， 刻蝕偏壓400V;
2鈍化。氣體02;射頻功率550W;氣體流量35sccm;鈍化時間7s。 採用國產手動設備進行深槽刻蝕，節約設備經費，降低成本。且不會造成 環境汙染。
刻蝕後，形成深槽3。見圖3。繼續刻蝕，矽基底2即矽基片被刻穿。見
圖2。刻蝕後的槽3深420um，上部寬為98um，底部寬75um，側壁垂直度 為88.4° 。
所加工的微器件的矽基底1上刻蝕的槽3具有高深寬比，槽深達40(^m以 上，深寬比為4:1，經多次實驗，產品的重複性好。參見圖4。
實施例2:矽基深槽的結構和加工同實施例1。其中在矽基底2即矽基片
上沉積掩蔽層l，掩蔽層l採用MgO薄膜，刻蝕前MgO薄膜厚度1.5um。在 刻蝕之前必須在矽表面進行掩蔽層圖形化。掩蔽層1是刻蝕過程中保護矽圖形的 膜層，對刻蝕結構的深寬比和刻蝕後所得圖形的精確性有著至關重要的影響。選擇高質量的掩蔽層1能夠嚴格控制所刻蝕的輪廓；對矽有很好的選擇性，即只對 矽刻蝕，對掩蔽材料不產生明顯的刻蝕；掩蔽材料易於去除，並和CMOS工藝兼 容。在本實用新型中，通過刻蝕工藝研究，MgO在SFe中的刻蝕速率為0.3 3.5nm/min，遠遠小於Si02等的刻蝕速率，刻蝕選擇比至少為1500: 1，選擇性 良好，同時MgO薄膜在HCl、 NH4C1、 H202的混合溶液中可以既方便又快速的 去除，是理想的掩蔽層材料。刻蝕氣體SF6的射頻功率為500W，氣體流量為 50sccm,刻蝕時間為8s，刻蝕過程中所加偏壓為400V;鈍化氣體02的射頻功 率為550W，氣體流量為50sccm，鈍化時間為7s。刻蝕後的MgO薄膜厚度為 100nm。槽3的上部寬為100 um，底部寬85，槽深為420 um，側壁垂直度為 89° 。
實施例3:矽基深槽的結構和加工同實施例1。其中在矽基底2即矽基片上 沉積掩蔽層l，掩蔽層l採用MgO薄膜，刻蝕前MgO薄膜厚度1.5ixm。刻蝕 氣體SF6的射頻功率為550W，氣體流量為50sccm，刻蝕時間為8s，刻蝕過程中 所加偏壓為400V;鈍化氣體02的射頻功率為550W，氣體流量為50sccm，鈍化 時間為7s。刻蝕後的MgO薄膜厚度為140nm。槽3的上部寬為110ym，底部 寬82ixm，槽深為410ixm，側壁垂直度為88° 。
實施例4:矽基深槽的結構和加工同實施例1。其中在矽基底2即矽基片
上沉積掩蔽層1，掩蔽層1採用MgO薄膜，刻蝕前MgO薄膜厚度1.5 u m。刻 蝕氣體SF6的射頻功率為500W，氣體流量為60sccm，刻蝕時間為8s，刻蝕過程 中所加偏壓為400V;鈍化氣體02的射頻功率為550W，氣體流量為50sccm，鈍 化時間為7s。刻蝕後的MgO薄膜厚度為230nm。槽3的上部寬為105 um，底 部寬81tim,槽深為400iim，側壁垂直度為88.2° 。
實施例5:矽基深槽的結構和加工同實施例1。其中在矽基底2即矽基片 上沉積掩蔽層l，掩蔽層l採用MgO薄膜，刻蝕前MgO薄膜厚度1.5um。刻 蝕氣體SF6的射頻功率為500W,氣體流量為50sccm，刻蝕時間為9s，刻蝕過程 中所加偏壓為400V;鈍化氣體02的射頻功率為550W，氣體流量為50sccm，鈍 化時間為7s。刻蝕後的MgO薄膜厚度為250nm。槽3的上部寬為102 um，底 部寬80um,槽深為400nm，側壁垂直度為88.4° 。
7實施例6:矽基深槽的結構和加工同實施例1。其中在矽基底2即矽基片
上沉積掩蔽層l，掩蔽層l採用MgO薄膜，刻蝕前MgO薄膜厚度1.5um。刻 蝕氣體SF6的射頻功率為600W，氣體流量為50sccm，刻蝕時間為9s，刻蝕過程 中所加偏壓為400V;鈍化氣體02的射頻功率為550W，氣體流量為50sccm，鈍 化時間為7s。刻蝕後的MgO薄膜厚度為180nm。槽3的上部寬為108 um，底 部寬82wm，槽深為400um，側壁垂直度為88.2° 。
實施例7:矽基深槽的結構和加工同實施例1。其中在矽基底2即矽基片1
上沉積掩蔽層l，掩蔽層l採用MgO薄膜，刻蝕前MgO薄膜厚度1.5Pm。刻 蝕氣體SF6的射頻功率為500W,氣體流量為60sccm，刻蝕時間為9s，刻蝕過程 中所加偏壓為400V;鈍化氣體02的射頻功率為550W，氣體流量為50sccm，鈍 化時間為7s。刻蝕後的MgO薄膜厚度為160nm。槽3的上部寬為96ix m，底部 寬79um，槽深為400ym，側壁垂直度為89° 。
實施例8:矽基深槽的結構和加工同實施例1。其中在鞋基底2即矽基片1
上沉積掩蔽層l，掩蔽層l採用MgO薄膜，刻蝕前MgO薄膜厚度1.5um。刻 蝕氣體SF6的射頻功率為500W，氣體流量為50sccm，刻蝕時間為9s，刻蝕過程 中所加偏壓為350V;鈍化氣體02的射頻功率為550W，氣體流量為50sccm，鈍 化時間為7s。刻蝕後的MgO薄膜厚度為175nm。槽3的上部寬為101 ym，底 部寬75um，槽深為415ixm，側壁垂直度為88.3° 。
實施例9:矽基深槽的結構和加工同實施例1。其中在矽基底2即矽基片1
上沉積掩蔽層l，掩蔽層l採用MgO薄膜，刻蝕前MgO薄膜厚度1.5um。刻 蝕氣體SF6的射頻功率為500W,氣體流量為50sccm，刻蝕時間為9s，刻蝕過程 中所加偏壓為400V;鈍化氣體02的射頻功率為550W，氣體流量為50sccm，鈍 化時間為7s。刻蝕後的MgO薄膜厚度為134nm。槽3的上部寬為110 um，底 部寬76um,槽深為406um，側壁垂直度為88° 。
實施例10: (1)掩蔽層圖形化工藝如下
1，清洗。在KQ-100DB型數控超聲清洗器中進行，並且用去離子水衝淨和 氮氣吹乾。
82，鍍膜。使用電子槍熱蒸發的方法在Si片上沉積800nm的MgO作為掩蔽 層l。
3，甩膠。採用AZ光刻膠和KW-4A型臺式勻膠機，以500r/min的轉速旋 塗30s， 3000r/min的轉速旋塗60s。
4，前烘。採用熱板，105r烘烤60s。
5,曝光、顯影採用一組分別為3、 5、 10、20^im線寬的掩模版，使用JKG-2A 型光刻機進行接觸式曝光。曝光時間60s。配置顯影液，使顯影時間控制在一分 鐘左右。
6，觀測。使用顯微鏡觀察轉移至光刻膠上的圖形是否達到要求。 7，後烘。採用熱板，12(TC烘烤120s。
8,配置相應的掩蔽層腐蝕溶液，去除未被光刻膠保護的掩蔽層，使圖形轉 移至掩蔽層1上。
9，去膠。將Si片放入丙酮溶液中浸泡，去除表面的光刻膠。
10，測厚。使用MP-100S膜厚測量儀，測量薄膜厚度。 (2)採用SF6和02對進行交替複合深刻蝕。刻蝕氣體SF6的射頻功率為500W， 氣體流量為50sccm，刻蝕時間為8s，刻蝕過程中所加偏壓為400V;鈍化氣體 02的射頻功率為550W，氣體流量為35sccm，鈍化時間為7s。
使用SF6和02對矽進行交替複合深刻蝕的工藝研究是本實用新型的關鍵。 該過程可被描述成一個"刻蝕一聚合(可看作澱積)一刻蝕"的循環過程。首先發 生短促的刻蝕，在反應室內充入活性氣體SF6，被分解為SF、和F—， Si與F反應
生成SiF4，石圭基底2也即矽襯底以接近各向同性的方式被刻蝕；接著轉換到澱
積過程，也就是通常所說的鈍化。通入02，在掩蔽層和被刻蝕物表面形成一層 Si02;接下來是步驟3，開啟偏壓，增加垂直方向的離子能量，使結構底部的Si02 被離子轟擊去除，F—與暴露的矽襯底反應。由於的入射離子的方向性，側壁鈍化 層不易被轟擊，從而保護了側壁，避免其繼續被刻蝕。然後繼續刻蝕，可以使刻 蝕深度不斷增加，而側壁保持陡直。圖3是通過掃描電鏡得到的SF6和02交替
刻蝕後的矽深槽結構圖。圖4是將矽基底2也即矽片上的深槽3刻蝕成為通孔
後在掃描電鏡下所得到的照片。
權利要求1.一種高深寬比的矽基深槽結構，包括矽基底，在矽基底上有刻蝕的槽，其特徵在於在矽基底(2)上沉積MgO薄膜作為掩蔽層(1)，在矽基底(2)上刻蝕的槽(3)槽深達420μm，深寬比為4∶1。
2. 根據權利要求1所述的高深寬比的矽基深槽結構，其特徵在於 所述的掩蔽層(1)在刻蝕前沉積的MgO薄膜厚度為1.5um，槽(3) 刻蝕完畢後，矽基底(2)上掩蔽層(1)即刻蝕後的MgO薄膜厚度為 畫nm—250nm。
3. 根據權利要求1或2所述的高深寬比的矽基深槽結構，其特徵在 於所述的矽深槽結構的槽(3)上部寬95um—110um，下部寬75 um—85um，側壁垂直度達到88° —89° 。
4.根據權利要求3所述的高深寬比的矽基深槽結構，其特徵在於-根據微器件的設計需要矽深槽能夠加工為通孔。
專利摘要本實用新型提供了一種掩蔽層保護性能良好、精確深度和線寬控制、對矽有良好的各向異性及快速深刻蝕速率，能大量應用的高深寬比的矽基深槽結構。在矽基底上沉積MgO薄膜作為刻蝕掩蔽層，在矽基底上刻蝕的槽深達420μm，深寬比為4∶1，側壁垂直度達89°。本實用新型採用MgO薄膜為掩蔽層材料，對矽的刻蝕選擇比高，刻蝕前沉積的MgO薄膜厚度為1.5μm，深槽刻蝕完畢後，矽基底上掩蔽層即刻蝕後的MgO薄膜厚度為100nm-250nm。有效地解決了掩蔽層在長時間刻蝕中會失去對矽的保護或掩蔽層過厚導致脫落的技術問題。刻蝕後深槽具有一定深寬比，側壁垂直，可重複性好，成本低，無汙染等優點，在微器件加工中有廣泛的實用前景。
文檔編號H01L23/00GK201408748SQ20082022226
公開日2010年2月17日 申請日期2008年11月4日 優先權日2008年11月4日
發明者歡 劉, 劉衛國, 順 周, 秦文罡, 蔡長龍, 睿 馬, 高愛華 申請人:西安工業大學