FPGA內部延遲測量方法與流程

2024-03-25 07:01:05

本發明涉及集成電路技術，特別涉及FPGA。

背景技術：

現場可編程陣列(FPGA)由於具有比較好的通用性,在市場中佔據的份額越來越大。為了保證晶片工作的可靠性,在投入市場之前,必須對其進行生產測試。隨著晶片規模的擴大和複雜性的增加,如何有效地對FPGA進行全面的測試,一直是集成電路測試領域的研究熱點之一。隨著深亞微米加工工藝的引入和內部信號工作頻率的提高,FPGA器件內部的延遲特性對其工作性能的影響越來越大,因此,在晶片投入市場前一定要對其延遲特性進行測試。

目前常用的對FPGA故障測試方法是將大量的內部組件串聯起來，測量整體的延遲特性。僅對特定工作頻率下系統能否正常工作進行評估。

技術實現要素：

本發明所要解決的技術問題是，提出一種FPGA內部延遲測量方法，對不同晶片、不同頻率的內部延遲實現較為精準的測量對比。

本發明解決所述技術問題採用的技術方案是，FPGA內部延遲測量方法，其特徵在於，包括下述步驟：

1)在FPGA的特定位置在線配置起振電路和振蕩電路；所述起振電路由LUT配置為與門邏輯，與門的一個輸入端作為起振信號輸入端，與門的另一輸入端與震蕩電路的輸出端連接；所述振蕩電路由LUT配置為非門，並將非門的輸出端與輸入端連接構成；

2)輸入起振信號，測試並記錄延遲時間。

所述振蕩電路包括與非門和至少一個緩衝器，與非門的輸出端通過緩衝器連接到與非門的輸入端，與非門的輸入端作為振蕩電路的輸出端。

進一步的，還包括步驟3)：更換所述特定位置在FPGA中的位置點，返回步驟1)。

或者，步驟3)為：以不同晶片的相同位置作為特定位置，返回步驟1)。

或者，步驟3)為：更換起振信號的頻率，返回步驟1)。

本發明可對同一塊晶片內部不同位置或者不同晶片的同一位置進行對比測試，因此可對FPGA的工作性能和加工工藝穩定性進行較為可靠的檢測。另外,在輻射和溫度場變化比較劇烈的環境下,FPGA內部延時會發生較大的偏移。通過本文實現的測量器,可以實時地對敏感傳輸路徑延遲進行控制,通過在線重構,維護FPGA的工作性能。

附圖說明

圖1為單反相器環形振蕩結構示意圖。

圖2為本發明的起振電路結構示意圖。

圖3為本發明的振蕩電路結構示意圖。

具體實施方式

參見圖1～3。本發明在FPGA中配置了一種環振測量器結構，該測量器可在SRAM型FPGA內部搭建環振結構，所述環振測量器電路包括：起振電路，振蕩電路。本發明採用在線重構方法對晶片具體模塊的延時進行測量，同時可改變振蕩電路級聯數，改變測試頻率。

本發明的起振電路如圖2所示，由LUT在線配置為與門邏輯，輸入埠a為整個測量器的開關，當輸入埠a置為「0」時，與門關閉，從而使整個測量器關閉，輸出穩定為「1」；當輸入埠a由「0」變為「1」後，與門開啟，輸出端的信號「1」通過輸入端b進入與門，從而使整個環路起振，測量器正常工作，輸出端輸出振蕩信號。

本發明的環形振蕩電路如圖3所示，由LUT在線配置為一個非門邏輯和多個緩衝器邏輯，緩衝器個數視級聯數而定，最後一個緩衝器的輸出作為整個測量器的輸出，同時作為起振電路與門的輸入端b的輸入信號。

使用該測量器時，只需在線配置將LUT約束到相應模塊位置即可。