一種新型單脈衝二次雷達應答信號處理器的製作方法

2024-04-01 17:07:05

本發明涉及二次雷達技術領域，具體為一種新型單脈衝二次雷達應答信號處理。

背景技術：

「雷達」是無線電探測及定位的簡稱，通常都指的是一次雷達。一次雷達通過旋轉的天線發射出無線電頻段的大功率脈衝，當其遇到飛機機體時，一小部分能量朝著旋轉天線的方向被反射回來。一次雷達的關鍵設計就在於能夠探測反射能量的裝置，利用這種方式探測到飛機以後，由於無線電波的傳播速度是已知的，可以通過測量能量發射和反射能量被接收之間的時間間隔計算出飛機的距離，飛機的方向可以通過飛機被探測時天線的方向來確定，然而傳統的二次監視雷達應答信號處理器主要基於分立元件和中小規模的集成電路或基於的結構，系統集成化程度低、體積大、功耗大高、靈活性差，處理高密度應答的能力和擴展性都比較差。在飛機密度較大、不同飛機應答信號相互嚴重幹擾的情況下，檢測概率低，容易出現誤判，處理能力有限，不具備處理高密度應答的能力。

技術實現要素：

本發明的目的是提供一種新型單脈衝二次雷達應答信號處理器，通過改善信號的處理結構，這種結構剛好滿足了我們的靈活性原則，可以在較短的時間嘗試不同的算法，縮短開發周期，節約開發成本可以有效解決背景技術中的問題。

為實現上述目的，本發明採用如下技術方案：

一種新型單脈衝二次雷達應答信號處理器，包括由兩片FPGA晶片並行連接構成的大規模FPGA晶片模塊，其中一片FPGA晶片作為輸出端通過總線連接到DSP處理模塊，一片FPGA晶片作為輸入端與A/D變換模塊連接，所述A/D變換模塊的輸入端連接到I/O模塊；

所述作為輸出端的FPGA晶片與DSP處理模塊各自通過數據線連接到MCU控制模塊，且作為輸出端的FPGA晶片連接到通信模塊；

所述A/D變換模塊的輸入端與I/O模塊之間設置有阻抗匹配電路，所述阻抗匹配電路從輸入到輸出依次串聯有匹配電容、匹配電阻和兩個運算放大器。

根據權利要求1所述的一種新型單脈衝二次雷達應答信號處理器，其特徵在於所述阻抗匹配電路中第一電容（C1）的正極為輸入端，第一電容（C1）負極與第一電阻（R1）的一端和第二電阻（R2）的一端相連，第一電阻（R1）的另一端與第三電阻（R3）的一端相連，第三電阻（R3）的另一端與第四電阻（R4）的一端、第一運算放大器（AD1）的同相輸入端相連，第一運算放大器（AD1）的反向輸入端與第一運算放大器（AD1）的輸出端和第四電阻（R4）的一端相連，第四電阻（R4）的另一端與第二運算放大器（AD2）的同相輸入端，第二運算放大器（AD2）的反相輸入端與第五電阻（R5）的一端、第六電阻（R6）的一端，第六電阻（R6）的另一端與第二運算放大器（AD2）的輸出端相連。

在上述技術方案中，所述A/D變換模塊包括採樣/保持器、量化器和編碼器。

在上述技術方案中，所述DSP處理模塊中包括16-bit定點DSP晶片。

在上述技術方案中，所述作為輸出端的FPGA晶片與DSP處理模塊之間連接的總線包括數據總線、地址總線、控制總線。

與現有技術相比，本發明的有益效果是：該新型單脈衝二次雷達應答信號處理器，採用單脈衝二次雷達應答信號處理算法可以實現對每個目標信息的分離和提取，採用高速AD轉換技術，可以實現低功耗、高動態性能的數字通訊，採用雙FPGA晶片，可以實現大數據量傳輸、高實時性的存儲，有效的防止數據讀取的紊亂，可以通過靈活的軟體配置,改善信號的處理方式，這種結構剛好滿足了我們的靈活性原則，可以在較短的時間嘗試不同的算法，縮短開發周期，節約開發成本。

附圖說明

圖1為本發明控制模塊圖；

圖2為本發明阻抗匹配電路圖。

具體實施方式

下面結合附圖，對本發明作詳細的說明。

為了使本發明的目的、技術方案及優點更加清楚明白，以下結合附圖及實施例，對本發明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發明，並不用於限定本發明。

如圖1所示，本發明中包括：由兩片FPGA晶片構成的大規模FPGA晶片模塊，其中一片FPGA晶片作為輸出端通過總線連接到DSP處理模塊，一片FPGA晶片作為輸入端與A/D變換模塊連接，所述A/D變換模塊的輸入端連接到I/O模塊；所述作為輸出端的FPGA晶片與DSP處理模塊各自通過數據線連接到MCU控制模塊，且作為輸出端的FPGA晶片連接到通信模塊；所述A/D變換模塊的輸入端與I/O模塊之間設置有阻抗匹配電路，所述阻抗匹配電路從輸入到輸出依次串聯有匹配電容、匹配電阻和兩個運算放大器。

所述A/D轉換模塊是模擬系統和數字系統的接口，可以得到精確的採樣數據；所述通訊模塊使用地址總線、數據總線、控制總線對FPGA模塊和DSP模塊進行數據通信；所述I/O模塊用於採集二次雷達信號，並傳輸給MCU處理器。

本發明的工作原理：該新型單脈衝二次雷達應答信號處理器，FPGA輸出信號有兩類,一種是傳送到DSP的數據,一種是傳送給PowerPC的最終應答數據，由於FPGA模塊與DSP模塊之間的數據交換屬於內部數據處理，而FPGA與PowerPC之間的數據傳輸則是點跡航跡處理單元需要的最終數據,也是整個應答信號處理器系統完成的工作，輸入信號經過單脈衝數位訊號處理系統處,生成初步的目標報告,以固定的目標報表格式通過PowerPC接口輸出給下級的點跡航跡處理單元。

以上所述僅為本發明的較佳實施例而已，並不用以限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發明的保護範圍之內。