用於去除氧化膜的基板清洗方法

2023-11-04 05:04:47 2

專利名稱：用於去除氧化膜的基板清洗方法
技術領域：
本發明涉及一種包括基板表面的處理、特別是IV族半導體表面的處理的半導體器 件的製造設備和製造方法。
背景技術：
傳統地，對半導體Si基板進行溼法清洗(wet-cleaning)。然而，溼法清洗具有 如下問題在乾燥狀態下不能完全去除水跡；不能控制很薄的氧化膜的蝕刻；需要大設備 等等。此外，當半導體基板在溼法清洗之後長時間暴露於大氣中時，產生如下問題在半 導體基板的表面上形成自然氧化膜並且在基板表面上吸收碳原子以抑制Si單晶的成膜； 產生凹凸不平的膜外形；在柵極絕緣膜(gate insulation film)的界面處產生雜質能級 (impurity level)等等。因此，在成膜之前，通過進行UHV真空加熱到750°C以上或在H2氣氛下加熱到 SOO0C以上來去除表面氧化膜。然而，隨著器件的小型化和介電絕緣膜/金屬電極的使用， 需要在較低的溫度下製造器件。因此，需要在650°C以下的溫度進行器件的製造。結果，溼 法清洗具有局限性，出現了對幹法清洗(dry-cleaning)方法的需求，其中，幹法清洗在成 膜之前在真空中進行半導體基板的處理。使用氬等離子體的逆濺射(reverse sputtering) 方法是該方法的一個示例(日本特開平10-147877號)。然而，所公開的方法也可能切斷 半導體基板表面上的Si-Si鍵。在該情況下，產生如下問題在缺少Si的部分(Si-absent portion)立即形成氧化膜；汙染物質容易附著到Si的懸鍵(dangling bond)；濺射的氧化 物和汙染物質再次附著到基板的側壁。這些問題對後續的步驟造成不利的影響(諸如阻止 外延生長(印itaxialgrowth)和在矽化物界面上形成高阻抗部分等)。此外，對器件造成損 傷也是一個問題。日本特開2001-144028號說明了 在使用等離子體化的F2氣從基板的表面去除 氧化矽膜之後，照射氫自由基(radical)，以去除附著到基板的表面的F成分。日本特開平 04-96226號說明了 在使用F2氣從基板的表面去除Si自然氧化膜之後，將自由基化的氫照 射到基板，以由氫來結束成鍵操作(bondingoperation)。日本特開平06-120181號說明了 如下的技術在由HF等離子體去除基板表面上的氧化膜之後，使用氫離子且由氫來結束基 板表面上的成鍵操作。然而，因為等離子化的F2氣不僅包含自由基化的氟氣也包含離子化 的氟氣。因此，產生了在從基板表面去除氧化矽膜時產生凹凸不平的表面的問題。此外，存 在不僅去除基板上的氧化矽膜還去除基板自身的一部分的可能。另外，因為半導體基板暴 露於等離子體中，因此，Si-Si鍵也被切斷。在該情況下，產生如下問題在缺少Si的部分 立即形成氧化膜；汙染物質容易附著到Si的懸鍵；濺射的氧化物和汙染物質再次附著到基 板的側壁。這些問題對後續的步驟造成不利的影響(諸如阻止外延生長和在矽化物界面上 形成高阻抗部分)。此外，對器件造成損傷也是一個問題。根據本公開，氣體被等離子體積 極地分解，從而產生氫自由基和氫離子。當由氫自由基和氫離子去除基板表面上的氟殘留 物時，產生基板被來自室的金屬汙染的問題和由於基底Si上的大蝕刻速率而過度蝕刻的問題等。此外，因為作為反應生成物的HF容易再次附著到基板的表面，因此，不能獲得充分 的F去除效果。日本特開2001-102311號說明了 諸如氟氣等清洗氣體被供給到具有等離子體形 成室的等離子體形成部，其中，該等離子體形成室與放置基板的成膜室被具有貫通板的導 入孔的板分開，從而，通過在等離子體形成部中產生等離子體而產生自由基，氟自由基經由 導入孔被導入到包括基板的成膜空間，由此將自由基照射到基板，用於清洗基板。日本特開 2002-500276號公開了一種基板清洗方法，該方法使用板來分配由遠程等離子體源(remote plasma source)激發的氣體並且通過該板供給自由基以清洗基板。然而，因為半導體基板 的表面不能暴露在抑制自由基的激發能(excitation energy)的空氣中，所以不能進行具 有高的Si選擇性的蝕刻，於是，產生了在不使表面粗糙度劣化的情況下不能去除自然氧化 膜的問題。日本特開2002-217169號公開了如下的設備與由高速氣流產生的摩擦應力的物 理作用同時地，在真空中進行整體清洗步驟，以去除異物。根據該公開，抑制了真空輸送過 程中對雜質的吸收和自然氧化物的產生，因此提高了生產效率。然而，即使能夠去除異物， 自然氧化膜和表面粗糙度仍然以原子層厚度的量級殘留在表面上。也就是，為了通過在真 空中連續輸送來達到器件特性改進的效果，需要控制處於原子層厚度的量級的Si和自然 氧化膜的高選擇性蝕刻的清洗技術，並且需要在不將基板暴露在空氣中的情況下進行基板 的輸送和在基板上成膜。這種控制技術和真空操作應該提供半導體和介電絕緣膜之間的接 合部的界面狀態低以及膜中的固定電荷少的良好的器件特性。日本特開平10-172957號說明了 能夠通過由遠程等離子體源激發的氬氣、氦氣、 氙氣、氫氣和在下遊側導入HF氣的混合氣體來有選擇地去除氧化膜；在矽基板上沒有發現 損傷。然而，該去除技術不能滿足近年來對於平坦性的要求。[專利文獻1]日本特開2001-144028號[專利文獻2]日本特開平04(1992)-96226號[專利文獻3]日本特開平06(1994)-120181號[專利文獻4]日本特開2001-102311號[專利文獻5]日本特表2002-500276號

發明內容
發明要解決的問題根據傳統的從基板表面去除自然氧化膜和有機物的溼法清洗表面處理，因為清洗 後的基板在大氣中被輸送到後續的成膜步驟，所以存在如下問題由於將空氣成分吸收到 基板表面而在界面上殘留自然氧化膜和諸如碳原子等雜質導致器件特性劣化。當表面經受 幹法清洗處理後的基板在真空中經受處理而不在界面上殘留自然氧化膜和諸如碳原子等 雜質時，雖然能夠去除基板表面上的自然氧化膜和諸如有機物和碳等雜質，但是幹法清洗 會使基板表面的平坦性劣化。此外，基板表面的差的平坦性產生了使所製造的器件的特性 劣化的問題。用於解決問題的方案為了解決上述問題，完成了本發明。根據本發明的發明人的研究，由等離子體產生
6的自由基經由形成於將等離子體形成室與處理室分開的分隔板上的多個孔而被導入到處 理室中，自由基與單獨被導入到處理室中的處理氣體混合，因此抑制自由基的激發能，由此 能夠以高的Si選擇性進行基板表面處理，從而發現，能夠在不使基板表面的平坦性劣化的 情況下進行去除自然氧化膜和有機物的表面處理。本發明提供一種清洗基板的方法，所述方法包括如下步驟將基板放置在 處理室中；轉變等離子體形成氣體；經由等離子體分離用的等離子體約束電極板 (plasma-confinement electrod印late)的自由基通過孔將等離子體中的自由基導入到處 理室中；將處理氣體導入到處理室中以與處理室中的自由基混合；以及由自由基和處理氣 體的混合氣體清洗基板的表面。本發明提供一種清洗基板的方法，其中，基板的表面是IV族半導體材料，等離子 體形成氣體和處理氣體分別包含HF。等離子體形成氣體中的HF佔等離子體形成氣體的總氣體流量的比例優選處於 0. 2至1. 0的範圍，更優選處於0. 5至1. 0的範圍。處理氣體中的HF佔處理氣體的總氣體 流量的比例優選處於0. 2至1. 0的範圍，更優選處於0. 75至1. 0的範圍。本發明提供一種清洗基板的方法，其中，等離子體分離用的等離子體約束電極板 具有用於將等離子體中的自由基導入到處理室中的多個自由基導入孔和用於將處理氣體 導入到處理室中的多個處理氣體導入孔，從而，自由基和處理氣體經由各自的導入孔向處 理室中的基板的表面排出。本發明提供一種製造半導體器件的方法，所述方法包括如下步驟根據上述方法 在清洗室中清洗IV族半導體基板的表面；將清洗後的基板在不暴露於大氣的狀態下經由 輸送室從清洗室輸送到外延室；在外延室中在基板的表面上外延生長外延單晶層。本發明提供一種製造半導體器件的方法，所述方法包括如下步驟將根據上述方 法形成有外延層的基板在不暴露於大氣的情況下經由輸送室從所述外延室移動到濺射室 中；在濺射室中將介電膜濺射到所述外延層上；將形成有介電膜的基板在不暴露於大氣的 情況下經由輸送室從濺射室移動到氧化-氮化室；在氧化-氮化室中進行介電膜的氧化、氮 化或氧氮化。本發明提供一種根據上述方法製造半導體器件的方法，其中，所述介電膜由從Hf、 La、Ta、Al、W、Ti、Si、Ge所構成的組中選出的一方或其合金製成。本發明提供一種根據上述方法清洗基板的方法，其中，通過向等離子體形成氣體 施加高頻電力而將等離子體形成氣體轉換成等離子體，高頻電力的密度處於0. 001ff/cm2至 0. 25ff/cm2的範圍，優選處於0. 00Iff/cm2至0. 125ff/cm2的範圍，更優選處於0. 00Iff/cm2至 0. 025ff/cm2 的範圍。本發明提供一種等離子體分離型的基板處理設備，所述設備通過在真空室中由等 離子體形成氣體形成等離子體而產生自由基，由自由基和處理氣體進行基板處理，所述基 板處理設備包括用於將導入到其中的等離子體形成氣體轉變成等離子體的等離子體形成 室；處理室，其包括基板保持件，在該基板保持件上放置待處理的基板；等離子體分離用的 等離子體約束電極板，其具有形成於等離子體形成室和處理室之間的多個自由基通過孔， 中空結構的等離子體約束電極板具有形成為朝向處理室開口的多個處理氣體導入孔，並且 具有被布置成供給處理氣體用的氣體導入管，其中等離子體形成室內的等離子體形成空間容納有用於通過從高頻電源供給的電力而產生等離子體的高頻施加電極；高頻施加電極 具有貫通其中的多個通孔；等離子體形成室還容納有用於將等離子體形成氣體導入到等離 子體形成室的等離子體形成氣體導入簇射板；等離子體形成氣體導入簇射板具有多個氣體 排出口，該氣體排出口用於將等離子體形成氣體導入到沿設置有多個自由基通過孔的等離 子體分離用的等離子體約束電極板延伸的電極。本發明提供一種基板處理設備，其中，在等離子體形成氣體導入簇射板上開口的 多個氣體孔的直徑是2mm以下，優選是1. 5mm以下。本發明提供一種基板處理設備，其中，在上述基板處理設備中，體積比V2/V1處於 0. 01至0. 8的範圍，其中，V2是電極的多個通孔的總體積，Vl是所述高頻施加電極的包括 所述通孔在內的總體積。本發明提供一種根據上述設備的基板處理設備，其中，施加到高頻施加電極的高 頻電力的密度處於0. 001W/cm2至0. 25ff/cm2的範圍，優選處於0. 001W/cm2至0. 125ff/cm2的 範圍，更優選處於0. 00Iff/cm2至0. 025ff/cm2的範圍。本發明提供一種根據上述設備的基板處理設備，其中，被導入到等離子體形成室 的等離子體形成氣體是含HF的氣體，被導入到處理室的氣體是含HF的氣體。本發明提供一種製造半導體器件的設備，所述設備包括基板清洗室，其包括上述 基板處理設備；外延生長室，其用於在基板上形成外延層；輸送室，其用於在不將基板暴露 於大氣的情況下將來自基板清洗室的基板輸送到外延生長室。本發明提供一種根據上述設備的製造半導體器件的設備，該設備還包括用於形成 介電膜的濺射室，從而允許在不將基板暴露於大氣的情況下經由輸送室將來自清洗室或外 延生長室的基板輸送到濺射室。本發明提供一種根據上述設備的製造半導體器件的設備，該設備還包括用於介電 膜的氧化、氮化或氧氮化的氧化-氮化室，從而允許在不將基板暴露於大氣的情況下經由 輸送室將來自清洗室、外延生長室或濺射室的基板輸送到氧化-氮化室。發明的效果本發明進行一種如下的基板處理該基板處理與現有技術中的溼法清洗相比能夠 減少半導體基板的表面上的自然氧化膜和有機雜質，能夠在不使基板表面的平坦性劣化的 情況下去除自然氧化膜和有機物。根據本發明，為了從半導體基板的表面去除自然氧化膜和有機雜質的汙染物，HF 氣體或至少包含HF的混合氣體被用做等離子體形成氣體和處理氣體，自由基從等離子體 形成室被導入到處理室，作為構成元素並且包含HF的氣體分子被同時導入到處理室，從而 將半導體基板的表面暴露於抑制自由基的激發能的上述氣體中，由此能夠在不使基板表面 的平坦性劣化的情況下去除自然氧化膜和有機物。在半導體基板上不產生金屬汙染物和等 離子體損傷。雖然現有技術中的溼法清洗需要基板處理和諸如退火處理等後續步驟等一個 以上的步驟，但是本發明只需要一個步驟就能進行基板處理，這有效地獲得了期望的效果， 減小了成本，顯著地提高了處理速度。此外，等離子體形成氣體使用簇射板使得允許均一地 導入等離子體形成氣體，電極部使用通孔使得即使在低電力的情況下也能放電，使用設置 有多個自由基通過孔的等離子體分離用的等離子體約束電極板使得所生成的等離子體中 的自由基被均一地被導入到處理室中。通過使用HF作為等離子體形成氣體，將自由基從等離子體形成室導入到處理室，並且同時將HF導入到處理室，該表面處理提供了原子層厚度 的量級的很好的表面粗糙度，然後能夠實現在表面上形成單晶Si膜和SiGe膜。通過進行基板表面處理的第一步驟和在不將單晶膜暴露於大氣的情況下輸送該 基板的第二步驟，界面處的雜質量比在空氣中輸送時出現的雜質量少，從而獲得了良好的 器件特性。通過進行基板表面處理的第一步驟、形成單晶膜的第二步驟、濺射介電材料以形 成膜的第三步驟、進行氧化、氮化或氧氮化的第四步驟、以及在不將金屬材料和濺射膜暴露 於大氣的情況下在真空中輸送金屬膜和濺射膜的第五步驟，半導體和絕緣膜之間的接合界 面上的雜質量變得比在空氣中輸送時的雜質量少，這提供了與在現有技術中獲得的氧化膜 的界面狀態密度和固定電荷密度等同的界面狀態密度和固定電荷密度，並且提供了具有小 磁滯的C-V曲線，提供了小的漏電流，由此獲得了良好的器件特性。


圖1是用於本發明的成膜設備的構造示例的示意圖。圖2是安裝在用於本發明的設備中的控制器的示意圖。圖3A是用於本發明的表面處理設備的構造示例的示意圖。圖3B是本發明的表面處理設備中的等離子體約束電極板的放大剖視圖。圖3C是本發明的表面處理設備中的等離子體約束電極板的從處理室側觀察的放 大圖。圖3D是本發明的表面處理設備中的等離子體約束電極板的從處理室側觀察的示 意圖。圖4A是本發明的表面處理設備中的高頻施加電極部的結構示例的示意圖。圖4B是本發明的表面處理設備中的高頻施加電極部的結構示例的立體圖。圖4C是示出在本發明的表面處理設備中在V2/V1處於0. 01至0. 8的範圍的條件 下在整個放電室中產生放電的圖。圖4D是示出在本發明的表面處理設備中在V2/V1 0. 8的條件下不產生放電從 而自由基沒有被供給到基板的狀態的圖。圖5A是示出等離子體形成氣體導入簇射板(feed showerplate)的等離子體形成 氣體導入孔附近的放大截面的示意圖，其示出了等離子體形成氣體導入孔的形狀示例1。圖5B是示出等離子體形成氣體導入簇射板的等離子體形成氣體導入孔附近的放 大截面的示意圖，其示出了等離子體形成氣體導入孔的形狀示例2。圖5C是示出等離子體形成氣體導入簇射板的等離子體形成氣體導入孔附近的放 大截面的示意圖，其示出了等離子體形成氣體導入孔的形狀示例3。圖5D是示出等離子體形成氣體導入簇射板的等離子體形成氣體導入孔附近的放 大截面的示意圖，其示出了等離子體形成氣體導入孔的形狀示例4。圖5E是示出等離子體形成氣體導入簇射板的等離子體形成氣體導入孔附近的放 大截面的示意圖，其示出了等離子體形成氣體導入孔的形狀示例5。
9
圖5F是基板面內的氧化矽膜的蝕刻速率的分布圖，其示出了根據本發明的用於 將等離子體形成氣體導入到等離子體室的氣體導入簇射板的效果。圖6是示出在本發明的實施例中獲得的高頻電力密度(power density)變化的情 況下的自然氧化膜/Si的圖。圖7是示出用於本發明的UV、X射線和微波激發自由基表面處理設備的結構示例 的示意圖。圖8是示出用於本發明的催化劑化學激發自由基表面處理設備的結構示例的示 意圖。圖9是示出用於本發明的表面處理方法的示意圖。圖10是用於本發明的輸送控制程序的流程圖。圖11是用於本發明的成膜控制程序的流程圖。圖12是示出通過本發明的實施例獲得的基板處理之後的表面粗糙度(Ra)和表面 的SEM圖像的圖。圖13是示出表面粗糙度(Ra)對處理氣體中的HF的比例的依賴性的圖，其將根據 本發明的包含HF的等離子體形成氣體的情況與現有技術中的等離子體形成氣體僅由Ar制 成的情況相比較。圖14示出了由本發明的實施例獲得的在Si和SiGe的生長之後的表面的SEM圖像。圖15是示出由本發明的實施例獲得的界面處的氧和碳的原子密度的圖。圖16是由本發明的實施例獲得的C-V曲線圖。圖17是示出由本發明的實施例獲得的界面狀態密度和固定電荷密度與現有技術 中獲得的界面狀態密度和固定電荷密度的比較的圖。圖18是示出由本發明的實施例獲得的等價氧化膜厚度(EOT)和漏電流之間的關 系的圖。圖19是示出由本發明的處理製造的MOS-FET的示意圖。
具體實施例方式以下將說明本發明的實施例。以下將參考

本發明的實施方式。本實施例涉及將本發明應用於圖1中示出的成膜設備1的情況，其集中於如下處 理使用圖3A至圖3D所示的表面處理設備100通過第一步驟去除形成於Si基板的自然氧 化膜(native oxidefilm)和有機物。用作樣品的基板5是S i單晶基板(直徑為300mm)，其允許被放置在乾淨的空氣 中以在該基板上形成自然氧化膜。基板5被基板輸送機構(未示出)輸送到裝載鎖定室 (load-lockchamberMO，並且被放置在該裝載鎖定室中。然後，由抽真空系統(未示出)對 裝載鎖定室50進行抽真空。在抽真空到期望壓力、即IPa以下之後，打開裝載鎖定室和輸 送室之間的閘閥(gate valve，未示出)，輸送室中的輸送機構(未示出)將基板5經由輸 送室60輸送到表面處理設備100，並且將基板5放置在基板保持件114上。
圖3A示出了本發明的表面處理設備100。表面處理設備100包括處理室113和等離子體形成室108，其中，處理室113裝配 有能夠放置基板5的基板保持件114。處理室113和等離子體形成室108被等離子體分離 用的等離子體約束電極板110分隔開，其中，在等離子體約束電極板110中具有多個自由 基通過孔111。等離子體約束電極板110由導電材料製成並且被接地。在等離子體形成室 108中具有等離子體形成氣體導入簇射板107。板狀的高頻施加電極104位於等離子體形 成氣體導入簇射板107和等離子體約束電極板110之間。高頻施加電極104具有多個電極 通孔105，該電極通孔105從高頻施加電極104的前表面貫通到後表面以均一地穩定放電。 高頻施加電極104被連接到高頻電源103並且可以供給高頻電力。作為沿等離子體形成室 的橫向與等離子體約束電極板110幾乎平行地延伸的板狀構件，高頻施加電極104由絕緣 體118a支撐並且被固定到等離子體形成室的壁。在高頻施加電極104的兩側，分別存在上 部等離子體形成空間109a和下部等離子體形成空間109b。上部等離子體形成空間109a與高頻施加電極104和等離子體形成氣體導入簇射 板107接觸。下部等離子體形成空間109b與高頻施加電極104和等離子體約束電極板110 接觸。圖3B示出了等離子體約束電極板110的放大截面圖。圖3C示出了從處理室觀察 的等離子體約束電極板110的放大圖。如這些圖所示，等離子體約束電極板110與基板保 持件114的基板支撐面相對，並且等離子體約束電極板110具有從等離子體形成空間109 貫通到基板清洗處理室121的自由基導入孔111。多個自由基導入孔111被分布形成於等 離子體約束電極板110的表面。等離子體約束電極板110具有用於將處理氣體導入到基板清洗處理室121的處理 氣體導入路徑120、處理氣體導入空間119以及處理氣體導入孔112。在等離子體約束電極 板110的面上與多個自由基導入孔111中的至少一部分並置地形成多個處理氣體導入孔 112，其中，處理氣體導入孔112在等離子體約束電極板110上從與等離子體約束電極板110 的處理氣體導入路徑120連通的處理氣體導入空間119朝向基板清洗處理室121開口。等 離子體約束電極板110具有如下中空結構處理氣體導入路徑120沿橫向(分隔等離子體 形成室108與處理室113的方向)貫通等離子體約束電極板110，並且處理氣體經由處理氣 體導入空間119從處理氣體導入路徑120噴射。通過將處理氣體導入到處理氣體導入路徑 120，處理氣體經由多個處理氣體導入空間119和多個處理氣體導入孔112被均一地供給到 基板清洗處理室121中的基板5。這些處理氣體導入路徑120、處理氣體導入空間119和處理氣體導入孔112不直接 與等離子體形成空間109和自由基導入孔111接觸。因此，從自由基導入孔111導入到處 理空間的自由基和從處理氣體導入孔112導入的處理氣體以幾乎彼此平行地流動的方式 從等離子體約束電極板的面導入到基板清洗處理室121中的基板面。然後，自由基和處理 氣體在基板清洗處理室121中首次被混合在一起。等離子體形成氣體通過等離子體形成氣體供給系統101和等離子體形成氣體供 給管102，並且經由在等離子體形成氣體導入簇射板107上開口的等離子體形成氣體導入 孔106進入等離子體形成室108中的等離子體形成空間109a、電極通孔105和等離子體形 成空間109b，然後被升高至規定的壓力。
一旦從高頻電源103向高頻施加電極104供給電力，就開始在等離子體形成空間 109a和109b中放電。等離子體約束電極板110起到接地電極的作用。因為等離子體形成 氣體導入簇射板107所連接到的等離子體形成室108的室壁被接地，所以等離子體形成氣 體導入簇射板107也起到接地電極的作用。將等離子體約束電極板110接地保證了穩定的 放電。將等離子體形成氣體導入簇射板107接地也保證了穩定的放電。簇射板可以是絕緣體。在該情況下，被定位於簇射板的後側的室壁也起到接地電 極的作用。等離子體約束電極板110將等離子體形成室108與基板清洗處理室121分隔 開。在基板清洗處理室中被清洗的基板5被放置成與等離子體約束電極板的面相對。等離 子體形成空間109a和109b中的等離子體中產生的自由基經由形成於等離子體約束電極板 110並且使等離子體形成室與基板清洗處理室連通的多個自由基導入孔111被導入到基板 清洗處理室121中。允許電中性的自由基通過自由基導入孔而進入基板清洗處理室121。 然而，也允許非常少的諸如離子等帶電粒子通過形成於等離子體約束電極板110的自由基 導入孔111。等離子體約束電極板110的自由基導入孔111限制等離子體放電並且允許電 中性的自由基通過。通過將等離子體約束電極板110接地，能夠進一步改進限制等離子體 放電的性能和允許電中性的自由基通過的性能。另外，將等離子體約束電極板110接地提 供了遮蔽而不會向基板清洗處理室121洩漏高頻。如果等離子體約束電極板110沒有被接 地，則施加到高頻施加電極104的高頻不會被等離子體約束電極板110遮蔽，並且等離子體 約束電極板110用作電極，這可能導致在處理室中的基板清洗處理室121中發生放電。將 等離子體約束電極板110接地能夠防止等離子體侵入到處理室中的基板清洗處理室121中 並且防止在基板清洗處理室121中產生等離子體。用於抑制導入自由基的激發能的未激發的處理氣體經由處理氣體供給管115從 處理氣體供給系統116導入到處理氣體導入路徑120，並且在處理氣體導入路徑120中擴 散，然後被導入到處理氣體導入空間119，然後經由處理氣體導入孔112被進一步導入到基 板清洗處理室121。從自由基導入孔111導入到處理空間的自由基和從處理氣體導入孔112導入的處 理氣體在基板清洗處理室121中首次被混合在一起，以對被放置成與基板清洗處理室121 相對的基板5進行規定的處理。此後，由排氣系統117排出基板清洗處理室121中的氣體。只要自由基導入孔111具有允許電中性的自由基通過並且阻止帶電粒子通過的 功能即可，自由基導入孔111的形狀不限於圖中示出的形狀。例如，如圖3B和圖3C所示， 自由基導入孔111具有如下形狀與基板清洗處理室121相對的一側的直徑比與等離子體 形成空間109相對的一側的直徑大。然而，兩側的直徑也可以是相同的。作為可選方案，自 由基導入孔111的與基板清洗處理室121相對的一側的直徑可以比與等離子體形成空間 109相對的一側的直徑小。在圖3B和圖3C中，自由基導入孔111的形狀在基板清洗處理室 121側具有鍃孔(spot-facing)，其中，窄孔從鍃孔的底面延伸並且朝向等離子體形成空間 開口。然而，窄孔的數量可以多於一個。此外，鍃孔可以在等離子體空間側開口，並且窄孔 可以從鍃孔的底面貫通到處理室，或者窄孔的數量可以多於一個。圖3D是示出從處理室側觀察的等離子體約束電極板110的示意圖。自由基導入孔111和處理氣體導入孔112被分布在等離子體約束電極板110的整個面上並且在等離子體約束電極板110的整個面上開口。徑向上的均一分布保證了向基板 均一地供給在等離子體形成室中產生的自由基，並且保證了同時向基板均一地供給單獨導 入的處理氣體。與經由單獨的供給管從例如基板清洗處理室121的側壁導入處理氣體的情 況相比，本發明的以平行於自由基導入的方式從等離子體約束電極板的面供給處理氣體的 結構不僅在基板的待清洗處理的整個表面上的均一性方面更有效，而且在通過抑制自由基 的激發能而進行Si的自然氧化膜的選擇性蝕刻方面也更有效。自由基導入孔111和處理氣體導入孔112的分布不限於上述情況，在基板處理的 面內分布最優均一化的要求下，諸如響應基板清洗處理室121中的基板處理的反應造成的 氣體濃度比的波動等，可以改變上述分布。例如，與中央區域相比，自由基導入孔111在外 周區域的分布密度可以增加或減小。類似地，與中央區域相比，處理氣體導入孔112在外周 區域的分布密度可以增加或減小。在這些情況下，自由基導入孔111的從中央區域到外周 區域的分布密度的減小或增加可以是線性的或者是指數的。等離子體形成氣體通過等離子體形成氣體供給系統101和等離子體形成氣體供 給管102，然後經由形成於等離子體形成氣體導入簇射板107的等離子體形成氣體導入孔 106進入等離子體形成室108中的等離子體形成空間109。通過該結構，能夠將等離子體形 成氣體均一地導入到等離子體形成室108中的等離子體形成空間109。如上所述，由等離子體形成氣體產生的自由基經由形成於等離子體約束電極板 110的自由基導入孔111被導入到處理室113，其中，等離子體約束電極板110將處理室113 和等離子體形成室108分隔開。僅允許諸如自由基等電中性的分子或原子從形成於等離子 體約束電極板110的自由基導入孔111通過以從等離子體形成室108進入處理室113，並且 允許等離子體中的非常少的離子從自由基導入孔111通過以進入處理室113。當等離子體 形成室108中的離子密度是大約IX IOltl個/cm3時，由觀察到的電流值算出的處理室113中 的離子密度是5 X IO2個/cm3。該值表示離子密度被減少到一千萬分之一以下，這意味著實 際上允許非常少的離子進入處理室113。相反地，取決於自由基的壽命，在等離子體形成室 中產生的自由基的總量的大約百分之幾至大約百分之幾十的自由基被輸送到處理室113。為了使帶電粒子被用作等離子體，與設備的內部長度相比，德拜長度(Debye length)必須足夠小。如果在處理室中存在上述離子密度的等離子體並且假設電子溫度為 1 5eV，則算出德拜長度為大約0. 3m 0. 7m。然而，因為實際的半導體製造設備的內部長 度最大是大約0. 3m以下，所以處理室中的上述離子密度暗示了處理室中的帶電粒子沒有 等離子體的性質。圖4A示出了從設備的上方觀察的在如圖3A所示的等離子體形成室108中以板狀 沿橫向延伸的高頻施加電極104。圖4B是高頻施加電極104的立體圖。高頻施加電極104 具有從其前表面貫通到後表面的多個電極通孔105。高頻施加電極104採用的通孔105是 具有如圖4A和圖4B所示的形狀的通孔。由於電極通孔105，即使在0.25W/cm2以下的低電 力下，電極也能夠均一地放電，從而能夠將自由基均一地導入到處理室113。電極通孔105 的體積V2與高頻施加電極104的包括電極通孔105在內的總體積Vl的體積比V2/V1優選 處於0. 01至0. 8的範圍。在V2/V1在0. 01至0. 8的範圍的情況下，如圖4C所示，可以獲 得均一的放電，從而將自由基均一地供給到處理室。如果多個電極通孔105的總體積V2過 小、即V2/V1 0.8時，如圖4E所示，放電失敗從而不能供給自由基。為了 以低的高頻電力密度(0. 001ff/cm2至0. 25ff/cm2)實現穩定且均一的自由基分布，比值V2/ Vl應該至少處於0. 01至0. 8的範圍，優選處於0. 04至0. 37的範圍。該實施例選擇0. 14 至0. 16的範圍。形成於等離子體形成氣體導入簇射板107的等離子體形成氣體導入孔106的直徑 優選是2mm以下，更優選是1. 5mm以下。在等離子體形成氣體導入孔106的直徑是2mm以 下且優選是1. 5mm以下的情況下，基板5的表面處理的均一性被顯著地提高。結果，發現能 夠縮短處理時間。這種現象暗示了由在上述等離子體形成空間109a和109b以及高頻施加 電極104的電極通孔105中產生的等離子體中的自由基能夠穩定且均一地被供給到基板清 洗處理室121中的基板5。對於等離子體形成氣體導入孔106的最小直徑，只要孔106具有 允許等離子體形成氣體通過的功能，任何值都是適用的。如果等離子體形成氣體導入孔106的直徑大於2mm，則基板5的表面處理的均一性 顯著地劣化。劣化的均一性需要很長的處理時間。該現象暗示了自由基不能被均一地供給 到基板清洗處理室121。圖5A至圖5E示出了等離子體形成氣體導入簇射板107的等離子體形成氣體導入 孔106的直徑為2mm以下的形狀的示例。圖5A至圖5E分別示出了等離子體形成氣體導入 簇射板107的等離子體形成氣體導入孔106附近的放大截面圖。如圖5A所示，等離子體形 成氣體導入孔106可以是垂直孔，或者如圖5B和圖5C所示，等離子體形成氣體導入孔106 在其一側可以具有鍃孔。鍃孔可以如圖5C所示地向等離子體形成空間109a側開口，也可 以如圖5B所示地向另一側開口。如圖5D和圖5E所示，等離子體形成氣體導入孔106可以 是如下的錐形如圖5E所示，等離子體形成空間109a側的直徑比另一側的直徑大；或者如 圖5D所示，等離子體形成空間109a側的直徑比另一側的直徑小。對於等離子體形成氣體 導入孔106的直徑是1. 5mm以下的情況而言，孔形狀的示例是相同的。圖5F是示出該實施例中的等離子體形成氣體導入簇射板107的效果的圖。在如 下條件下確定放置在處理室中的基板上的氧化矽膜的蝕刻速率作為等離子體形成氣體的 HF氣體的流率為lOOsccm ；高頻電力密度為0. 0Iff/cm2且處理室的內部壓力為50Pa。在圖5F 中，橫軸表示基板表面的位置，縱軸表示由基板表面的中心的蝕刻速率規範化的氧化矽膜 的蝕刻速率。如圖5F所示，當將採用等離子體形成氣體導入簇射板的情況901與作為現有 技術的導入方法的不採用等離子體形成氣體導入簇射板而採用橫嚮導入的情況902相比 較時，經由簇射板進行導入的情況901在面內蝕刻速率方面具有更好的均一性。該結果的 可能的原因是將氣體均一地導入到等離子體形成空間109保證了等離子體形成空間109 中的活性中心(active species)的均一的濃度分布，並且該現象有助於得到上述結果。因 此，與由於下述高頻施加電極104的電極通孔105導致的均一的等離子體形成效果一起，可 以確定地將自由基更均一地供給到處理室。以下將說明使用本發明的圖1所示的成膜設備1來製造半導體器件的方法。將從作為第一步驟的基板處理步驟及其條件開始說明。用於第一步驟的設備是圖 3A至圖3D所示的基板處理設備100。作為等離子體形成氣體，流率為lOOsccm的HF被供給到等離子體形成室108，從而 在等離子體形成部中產生等離子體。等離子體中的自由基經由形成於等離子體分離用的等離子體約束電極板110的自由基導入孔111被供給到處理室113，其中，等離子體約束電極 板110設置有多個自由基通過孔111。為了抑制自由基的激發能，作為處理氣體的HF經由 處理氣體導入孔112以lOOsccm的流率被供給到處理室113。用於等離子體產生的高頻電 力密度是0. OlW/cm2，壓力是50Pa，處理時間是5min，並且基板5的溫度是25°C。在0. OOlff/ cm2至0. 25ff/cm2的範圍的高頻電力密度下產生用於基板清洗處理的等離子體，該範圍是膜 沉積處理的情況下的等離子體的高頻電力密度的範圍的大約幾十分之一(several tenth) 至幾分之一。比該電力密度高的高頻電力密度使得難以進行自然氧化膜的選擇性蝕刻。圖12示出了在本發明的第一步驟之後觀察到的表面粗糙度與傳統的幹法處理 和溼法處理的結果的比較。如圖12所示，由本發明的第一步驟獲得的表面粗糙度Ra是 0. 18nm，該粗糙度是與由利用稀氫氟酸溶液溼法處理(溼法清洗)得到的0. 17nm的表面粗 糙度Ra幾乎一樣好的粗糙度。對於沒有供給作為處理氣體的HF氣體的情況，表面粗糙度 Ra變成2. Onm，這是大的粗糙度。此外，即使當處理時間延長到10分鐘時，也確認表面粗糙 度Ra為0. 19nm，該粗糙度是小粗糙度。表面平坦性由於與矽有關地選擇性地去除表面自然 氧化膜和有機物而被改善。可能的機理是使由等離子體產生的高激發能的HF與作為處理 氣體單獨導入的未激發的HF碰撞，從而形成激發能被抑制的HF，激發能被抑制的HF在不蝕 刻表面的Si原子的情況下選擇性地去除表面自然氧化膜。觀察到的結果確認了 使用本發 明能夠通過不需要高溫預處理的幹法清洗來實現與溼法清洗的表面粗糙度等同的表面粗 糙度。獲得根據本發明的表面粗糙度的條件只是通過將由等離子體產生的具有高激發 能的HF與作為處理氣體單獨導入的未激發的HF混合和碰撞來形成激發能被抑制的HF。因 此，只要滿足上述條件，本實施例的結構就不受限制。也就是，根據本實施例，由等離子體產生的自由基經由作為形成於等離子體約束 電極板110的多個通孔的自由基導入孔111朝向基板供給，同時經由形成於電極板的多個 處理氣體供給孔供給處理氣體。然而，從均一性的角度考慮，具體地，當需要對大直徑的基 板進行均一處理時，需要向基板均一地供給自由基和未激發的處理氣體。為此，在本實施例 中，優選採用如下結構該結構允許從與基板相對的電極板噴射地供給自由基，並且也允許 同時噴射地供給處理氣體。雖然本實施例通過施加高頻形成等離子體來產生自由基，但是也可以通過由微波 和其它方法形成等離子體來產生自由基。具體地，也可以施加如圖7所示的由UV、X射線和 微波激發而產生的自由基和如圖8所示的由催化劑化學激發而產生的自由基。在圖7中， 從導入室203向等離子體氣體照射UV、X射線和微波，以將等離子體氣體轉化成等離子體。 在圖7中，附圖標記5表示基板；附圖標記201表示等離子體形成氣體供給系統；附圖標記 202表示等離子體形成氣體供給管；附圖標記204表示等離子體分離用的等離子體約束電 極板，其設置有多個自由基通過孔；附圖標記205表示自由基導入孔；附圖標記206表示處 理氣體導入孔；附圖標記207表示處理室；附圖標記208表示基板保持件；附圖標記209表 示處理氣體供給管；附圖標記210表示處理氣體供給系統；附圖標記211表示排氣系統。處 理氣體系統具有與圖3A至圖3D的結構相同的結構。圖8示出了由加熱催化劑體303將氣 體轉化成等離子體的結構。附圖標記5表示基板；附圖標記301表示等離子體形成氣體供給 系統；附圖標記302表示等離子體形成氣體供給管；附圖標記304表示等離子體分離用的等離子體約束電極板，其設置有多個自由基通過孔；附圖標記305表示自由基導入孔；附圖 標記306表示處理氣體導入孔；附圖標記307表示處理室；附圖標記308表示基板保持件； 附圖標記309表示處理氣體供給管；附圖標記310表示處理氣體供給系統；附圖標記311表 示排氣系統。處理氣體系統具有與圖3A至圖3D的結構相同的結構。關於被導入到等離子體形成室中的等離子體形成氣體，本實施例只使用HF。等離 子體形成氣體只需要至少包含HF，具體地，可以使用被Ar稀釋的HF。通過產生等離子體並 且使該等離子體通過等離子體約束電極板110，自由基進入到處理室113中。對於進入處理 室113中的處理氣體，本實施例只使用HF。處理氣體只需要至少包含HF，具體地，可以使用 被Ar稀釋的HF。通過將經由形成於等離子體約束電極板110的自由基導入孔111導入到 處理室113的自由基與從處理氣體導入孔112導入的處理氣體混合，創造了能抑制自由基 的激發能的氣氛。然後，與基板材料的Si相關地選擇性地去除基板表面上的自然氧化膜和 有機物，由此在抑制表面粗糙化的同時進行基板表面處理。圖13是表面粗糙度(Ra)對處理氣體中的HF的比例的依賴性的圖，其將根據本發 明的包含HF的等離子體氣體的情況與現有技術中的僅由Ar製成等離子體氣體的情況相比較。根據作為現有技術的日本特開平10-172957號，能夠通過由遠程等離子體源激發 的氬氣、氦氣、氙氣、氫氣與導入到下遊側的HF氣體的混合氣體而選擇性地去除氧化膜；在 矽基板上沒有發現任何的損傷。然而，該去除不能滿足近年來對平坦性的要求。等離子體 形成氣體中的HF的比例的表達式HF/(HF+Ar) = 0表示使用單獨的Ar作為等離子體形成 氣體的現有技術的情況。如圖13所示，與現有技術中的使用單獨的Ar作為等離子體形成 氣體、即HF/(HF+Ar) = 0的情況相比，本發明的在等離子體形成氣體中包含HF的情況提供 了明顯良好的表面粗糙度(Ra)。等離子體形成氣體和處理氣體中的HF與Ar的混合比的變 化使得去除自然氧化膜之後的表面粗糙度變化。可以發現等離子體形成氣體中的HF與等 離子體形成氣體的總氣體流量的比例優選處於0. 2至1. 0的範圍，為了進一步獲得與溼法 清洗後的表面粗糙度等同的0. 5nm以下的表面粗糙度，HF與等離子體形成氣體的總氣體流 量的比例優選處於0. 6至1. 0的範圍。在等離子體形成氣體和處理氣體中只包含HF的情 況下，去除自然氧化膜之後的表面粗糙度變得最小、即變得平坦。即使對於HF氣體被用作將被供給到等離子體形成室108的等離子體形成氣體且 自由基經由形成於等離子體分離用的等離子體約束電極板110的多個自由基導入孔111被 供給的情況，當處理氣體僅由Ar構成時，也不能去除基板表面上的自然氧化膜，並且不能 獲得表面處理的目的，其中，等離子體約束電極板110設置有多個自由基通過孔111。對於 HF氣體被用作等離子體形成氣體並且不供給作為處理氣體的氣體的情況，表面粗糙度變成 2. 5nm，這比使用HF作為處理氣體的情況差。本實施例使用Si基板。然而，本發明的基板表面處理不限於Si基板的表面處理。 具體地，僅要求基板表面具有諸如Si和SiGe等IV族半導體的結構。更具體地，基板表面 處理可以適用於去除諸如粘附或沉積到玻璃基板上的薄Si層等IV族半導體的表面上的自 然氧化膜和有機汙染物的情況。施加到高頻施加電極104的高頻電力密度優選處於0. 00Iff/cm2至0. 25ff/cm2的範 圍。
16
圖6示出了在使用HF氣體作為等離子體形成氣體並且使用HF作為處理氣體的情 況下自然氧化膜/Si (自然氧化膜對Si的蝕刻速率比)對高頻電力密度的依賴性。高頻電 力密度的減小抑制了 Si蝕刻，從而僅選擇性地蝕刻自然氧化膜。自然氧化膜的蝕刻量除以 Si的蝕刻量的值被定義為「自然氧化膜/Si」。高頻電力密度的減小相對地減小了 Si的蝕 刻量，使得「自然氧化膜/Si」增加。另一方面，高頻電力密度的增加顯著增加了 Si的蝕刻， 從而減小了「自然氧化膜/Si」。高頻電力密度的增加導致Si的蝕刻，這使得表面變粗糙。 為了減小表面粗糙度，需要增加「自然氧化膜/Si」並且減小高頻電力密度。為此，高頻電力 密度被選擇成處於0. 00Iff/cm2至0. 25ff/cm2的上述範圍，優選處於0. 00Iff/cm2至0. 125W/ cm2的範圍，更優選處於0. 00Iff/cm2至0. 025ff/cm2的範圍。然後，將對作為第二步驟的Si和SiGe外延單晶生長步驟及其條件進行說明。對以下的處理進行說明使用如圖1所示的成膜設備1和如圖3A至3D所示的表 面處理設備100進行第一步驟以去除形成於Si基板的自然氧化膜，然後該基板經由真空輸 送室60被輸送到CVD設備以進行第二步驟，在該第二步驟中，在基板的處理後的表面上進 行Si和SiGe的單晶膜的生長。在第一步驟中，基板的表面被處理，然後，在第二步驟中，在如下條件下在CVD設 備20中處理基板3min 基板溫度為600°C，以36sCCm的速率供給Si2H6，壓力保持在2E_3Pa。 此後，在如下條件下處理基板3min 基板溫度為600°C，以36sCCm的速率分別供給Si2H6和 GeH4，壓力保持在4E-3Pa。如圖14所示，如此處理的基板使得Si上的SiGe單晶生長的表面 粗糙度與使用稀氫氟酸的溼法清洗所處理的基板的表面粗糙度等同，這提供了良好的SiGe 單晶膜。如圖15所示，與在進行溼法清洗之後進行上述Si/SiGe生長的情況相比，本實施 例的情況使得Si基板與生長的Si之間的界面處的氧和碳的原子密度較小。具體地，界面 處的氧和碳的原子密度為2X102°個/cm3以下。該現象的原因是在清洗基板之後，在不將 基板暴露於空氣的情況下在真空中輸送該基板抑制了對氧雜質和碳雜質的吸收。在CVD設 備20中的Si和SiGe的單晶膜的生長的處理中，可以使用諸如Si2H6和GeH4等氫化氣體 (hydrogenated gas)；氫化氣體與諸如B2H6、PH3和AsH3等摻雜材料氣體(doping material gas)的混合氣體；或用SiH4代替Si2H6。下面對作為第三步驟的介電膜濺射成膜步驟、作為第四步驟的所形成的介電膜的 氧化氮化(oxidation-nitrification)步驟和作為第五步驟的電極濺射步驟進行說明。在 第二步驟之後，對基板進行處理，以製造FET器件。該處理包括第三步驟，經由輸送室60 將基板輸送至濺射設備40，在濺射設備40中進行介電材料的濺射成膜；第四步驟，經由輸 送室60將基板輸送到氧化_氮化設備30，以在氧化-氮化設備30中氧化介電材料；和第 五步驟，經由輸送室60將基板輸送到濺射設備40，以在濺射設備40中濺射金屬電極材料。 設備10至50分別被各自的輸送或處理控制器70至74控制。除了濺射之外，可以通過CVD來進行第三步驟中的介電材料成膜。類似地，除了濺 射之外，可以通過CVD來進行第五步驟中的金屬電極材料的成膜。利用圖3A所示的表面處理設備100，進行第一步驟以去除自然氧化膜，進行第二 步驟以使Si單晶膜生長。然後，基板5在不暴露於空氣的情況下通過真空輸送室60並且 進入介電-電極濺射設備40，其中，在該設備中進行HF的濺射成膜，基板在介電材料的表 面不暴露於空氣的情況下經由真空輸送室60被輸送到氧化-氮化設備30，以氧化所形成的介電材料膜，從而進行等離子體和自由基的氧化。此外，基板5在不暴露於空氣的情況下 經由真空輸送室60被輸送到介電_電極濺射設備40，從而進行濺射而形成TiN電極的膜。 評價所獲得的裝置的特性。圖16、圖17和圖18示出了數據。圖16示出了通過分別測量由本發明製備的試樣的電容和由現有技術(採用溼法 清洗代替第一步驟)製備的試樣的電容並且向電極部施加電壓而得到的C-V曲線。與提供 大約30mV的磁滯(hysteresis)的現有技術的試樣相比，本發明的試樣獲得磁滯為IOmV的 良好結果。圖17示出了由本發明獲得的試樣和由現有技術獲得的試樣(採用溼法清洗代替 第一步驟)之間的界面狀態密度和固定電荷密度的比較。通過本發明的處理製備試樣，以 確定C-V曲線，由該曲線算出界面狀態密度和固定電荷密度。如圖17所示，因為在第一步 驟的基板清洗之後，由第二步驟形成的Si膜的表面上的氧雜質和碳雜質少，因此，界面狀 態密度和固定電荷密度均比現有技術中的小。該現象是在幹法清洗之後在真空中連續處理 的效果。圖1所示的成膜設備1具有對各處理設備和各輸送設備在真空中進行全部處理進 行控制的控制器。也就是，輸送控制器70在輸入部接收從相關設備產生的輸入信號，運行 被程序化以根據處理器的流程進行操作的輸送程序，從而向相關設備輸出用於經由真空輸 送器將基板輸送到各處理設備的動作指令(actioncommand)。處理控制器A 71至處理控制 器D 74接收來自處理設備的輸入信號，運行被程序化以根據流程進行操作的程序，從而向 相關設備輸出動作指令。控制器70或71至74的結構是如圖2的附圖標記81所示的由輸 入部82、具有程序和數據的存儲部83、處理器84和輸出部85組成的結構。該結構基本上 是控制相關設備的計算機結構。圖10示出了輸送控制器70和處理控制器A至D(71至74)的控制。在步驟610 中，製備形成有自然氧化膜的Si基板。輸送控制器70產生使裝載鎖定設備50達到IPa以 下的真空的指令(步驟611)。此外，輸送控制器70產生使表面處理設備100達到lE-4Pa 以上的真空水平的真空的指令，然後經由輸送室60將基板5移動到表面處理設備100並且 將該基板放置在基板保持件上。處理控制器A 71控制上述第一步驟、即控制向基板5施加 基板處理的順序(步驟613)。輸送控制器70控制CVD成膜設備20抽真空，以產生lE_4Pa以下的真空水平的真 空，然後經由輸送室60將基板5從表面處理設備100移動到CVD成膜設備20，從而將基板 5放置在CVD成膜設備20中。處理控制器B 72控制上述第二步驟、即控制在CVD成膜設備20中處理單晶生長 (步驟615)。之後，處理控制器B 72經由輸送室60將基板移動到介電-電極濺射設備40， 以進行第三步驟、即介電_電極濺射成膜(步驟616)。處理控制器C 73控制第三步驟、即控制介電-電極濺射設備40中的成膜處理(步 驟617)。輸送控制器70在氧化-氮化設備30中建立lE-4Pa以下的真空水平的真空，並 且經由輸送室60將基板5從介電-電極濺射設備40移動到氧化-氮化設備30中(步驟 618)。處理控制器D 74進行控制以在氧化-氮化設備30中進行第四步驟(步驟619)。之 後，處理控制器D 74經由輸送室60將基板5移動到介電-電極濺射設備40以進行第五步 驟、即金屬電極濺射成膜(步驟620)。處理控制器C 73進行控制以在介電-電極濺射設備40中執行實施例3的成膜處理(步驟621)。然後，輸送控制器70利用裝載鎖定設備50將 輸送室60開放至大氣(步驟622)。通過本發明的上述處理，製造圖19所示的MOS場效應電晶體(FET) 90。採用HfO 膜作為介電柵極絕緣膜95，該介電柵極絕緣膜95在Si基板95的源區(source region) 92 和漏區(drainregion) 93之間位於柵極94的下方。除了 HfO，優選柵極絕緣膜95包括Hf、 La、Ta、Al、W、Ti、Si、Ge 或其合金的膜，更具體地，可採用 HfN、HfON, HfLaO, HfLaN, HfLaON, HfAlLaO, HfAlLaN, HfAlLaON, LaAlO, LaAlN, LaAlON, LaO、LaN、LaON、HfSiO、HfSiON0 各自 的介電常數位於3. 9至100的範圍，並且固定電荷密度處於0至IX IO11CnT2的範圍。柵極 絕緣層的膜厚度被設定成位於0. 5nm至5. Onm的範圍。術語「固定電荷」也被稱為「固定氧化膜電荷」，意思是存在於SiO2膜中且被固定 在SiO2膜中的電荷，並且不在電場中遷移等。固定氧化膜電荷是由氧化膜的結構缺陷引起 的，並且取決於氧化膜的形成狀態或氧化膜的熱處理。通常地，在Si-SiO2界面附近存在源 自於矽中的Si的懸鍵的正的固定電荷。固定氧化膜電荷使得MOS結構的C-V特性沿柵極 電壓軸平行地移動。由C-V法來確定固定電荷密度。作為圖19中的MOS-FET的柵極94，採用諸如Ti、Al、TiN、TaN和W等金屬；多晶矽 (B(硼)_摻雜p型或P(磷)_摻雜:n型)；以及Ni-FUSI(完全矽化物，fully silicide)。由本發明的方法製備的半導體/絕緣體膜接合、即由如下方法製備的半導體/絕 緣體膜接合使得固定電荷和界面狀態比在空氣輸送中製備的接合中的固定電荷和界面狀 態小對Si基板的形成有自然氧化膜的表面進行處理，使Si基板在不暴露於空氣的情況下 生長Si單晶膜，在不將基板暴露於空氣的情況下進行濺射，以形成諸如Hf等介電膜，對該 介電膜進行氧化和氮化。因此，如圖16所示，該接合使得C-V曲線具有小的磁滯和小的漏 電流，由此提供良好的器件特性。術語「界面狀態」表示在不同種類的半導體的接合界面上 出現的電子的能量水平和在半導體與金屬或絕緣材料之間的接合界面上出現的電子的能 量水平。因為界面上的半導體面變成原子間的鍵斷裂的狀態，所以出現被稱為懸鍵的非鍵 合狀態，從而產生允許捕獲電荷的能量水平。界面上的雜質或缺陷也產生允許捕獲電荷的 能量水平、即界面狀態。一般地，界面狀態顯示了長的響應時間並且是不穩定的，從而經常 對器件特性造成不利的影響。低的界面狀態意味著更好的界面。由C-V法確定界面狀態密 度。如圖1所示，本發明的成膜設備使用具有如下單元的構造表面處理單元100、CVD 成膜單元20、介電-電極濺射單元40、氧化-氮化單元30、裝載鎖定室50以及輸送室60。 然而，這些單元中的每一方的數量不一定是一個，根據吞吐量、膜結構等，這些單元中的每 一方的數量可以大於1個。例如，為了增加吞吐量，可以由均具有裝載和卸載功能的多個裝 載鎖定室代替該裝載鎖定室。此外，例如，可以由兩個以上的濺射單元來代替該濺射單元 30，其中該多個濺射單元中的每個濺射單元均具有形成介電膜和形成電極的功能。然而，為了有效地利用根據本發明的允許在保持平坦面的同時進行幹法基板表面 處理的基板處理方法，優選地，表面處理單元100、CVD成膜單元20、裝載鎖定室50以及輸 送室60中的每一方均具有至少一個。利用該構造，裝載鎖定室的存在使得可以在穩定的抽 真空氣氛中高吞吐量地進行幹法基板表面處理，在不將基板暴露於空氣的情況下通過在真 空中經由輸送室將基板輸送到CVD成膜單元而進行的成膜允許Si基板表面和CVD成膜Si/SiGe層之間的界面保持良好的狀態。另外，為了有效地利用根據本發明的允許在保持平坦面的同時進行幹法基板表面 處理的基板處理方法，優選地，表面處理單元100、介電-電極濺射單元40、裝載鎖定室50 以及輸送室60中的每一方均具有至少一個。利用該構造，裝載鎖定室的存在使得可以在穩 定的抽真空氣氛中高吞吐量地進行幹法基板表面處理，在不將基板暴露於空氣的情況下經 由輸送室通過在真空中將基板輸送到介電-電極濺射單元40而進行的成膜允許Si基板表 面與作為通過對Si基板表面進行濺射而製備的絕緣膜的基底(base)的介電膜或導電膜之 間的界面保持良好的狀態。雖然本實施例沒有給出圖中的CVD成膜單元20的具體結構，但是只要該單元設置 有室、用於加熱保持基板用的基板保持件和保持在基板保持件上的基板二者的基板加熱機 構、用於供給包含原料氣體(raw material gas)的氣體以進行CVD成膜的氣體導入機構、 以及用於排出室內空氣的排氣部件，可以採用任何類型的外延成膜單元。類似地，圖中沒有給出濺射單元40的具體結構。然而，只要該單元具有室、用於 保持基板的基板保持件、用於將氣體導入到室中的機構、用於排出室內空氣的排氣部件、用 於安裝由介電體或導電金屬製成的靶材的濺射陰極、高頻電力供給機構或直流電力供給機 構，濺射單元40可以是任何類型的單元。用於將由介電體或導電金屬製成的靶材安裝在濺射單元40中的濺射陰極(未示 出)的數量不一定是一個，為了形成多個連續的或不連續的膜，或為了在其上安裝多個靶 材，可以採用多個濺射陰極。從所形成的膜的厚度分布的均一性的角度考慮，優選地，基板 保持件設置有使所安裝的基板轉動的轉動機構。為了允許通過反應濺射而成膜，優選地，濺 射單元40的氣體導入機構不僅導入諸如Ar等惰性氣體，而且導入諸如N2和O2等反應氣 體，或者導入反應氣體與Ar氣的混合氣體。
權利要求
一種基板清洗設備，所述基板清洗設備包括等離子體形成室(108)、容納有基板保持件的基板清洗處理室(121)、將所述等離子體形成室與所述基板清洗處理室分隔開的等離子體約束電極板(110)，其中在所述等離子體形成室中具有與所述等離子體約束電極板平行地沿所述等離子體形成室的橫向延伸的板狀的高頻施加電極，所述高頻施加電極具有多個通孔(105)，所述通孔從所述高頻施加電極的前表面貫通到後表面地形成，比值V2/V1被設定在0.01至0.8的範圍，其中，V1是所述高頻施加電極的包括所述通孔在內的總體積，V2是所述通孔的總體積；所述等離子體約束電極板具有多個自由基導入孔(111)，所述自由基導入孔被分布形成於所述等離子體約束電極板的表面，用於使所述等離子體形成室與所述基板清洗處理室連通；所述等離子體約束電極板還具有多個處理氣體導入孔，所述處理氣體導入孔被分布形成於所述等離子體約束電極板的表面，並且所述處理氣體導入孔與所述自由基導入孔的至少一部分並置；以及所述等離子體約束電極板被構造成與所述基板保持件的基板支撐面相面對，其中，所述等離子體形成室中產生的等離子體中的自由基經由所述自由基導入孔被導入到所述基板清洗處理室中，同時，處理氣體經由所述處理氣體導入孔被導入到所述基板清洗處理室中，從而，從所述等離子體約束電極板的表面朝向放置於所述基板保持件的基板的表面導入所述自由基和所述處理氣體。
2.根據權利要求1所述的基板清洗設備，其特徵在於，所述等離子體約束電極板具有 處理氣體導入路徑，所述處理氣體導入路徑在將所述等離子體形成室與所述基板清洗處理 室分隔開的方向上橫斷地通過所述等離子體約束電極板，所述多個處理氣體導入孔中的每 一個處理氣體導入孔均與所述處理氣體導入路徑連接，被供給到所述處理氣體導入路徑的 處理氣體經由所述處理氣體導入孔被導入到所述基板清洗處理室中。
3.一種基板清洗方法，其用於清洗放置於基板清洗處理室(121)中的半導體基板的表 面上的氧化膜，所述方法包括如下步驟在等離子體形成室(108)中激發包含HF的等離子體形成氣體，以產生等離子體； 經由分布形成於等離子體約束電極板(110)的表面的多個自由基導入孔而將所述等 離子體中的自由基選擇性地從所述等離子體形成室導入到所述基板清洗處理室中，其中， 所述等離子體約束電極板用於將所述等離子體形成室與所述基板清洗處理室分隔開； 將包含未激發的HF的處理氣體導入到所述基板清洗處理室中；以及 由被導入到所述基板清洗處理室中的所述自由基和所述處理氣體的混合氛圍氣對所 述半導體基板的表面上的所述氧化膜進行清洗處理，其中，經由分布形成於所述等離子體約束電極板的表面並且與所述自由基導入孔的至少一 部分並置的多個處理氣體導入孔，以與自由基導入幾乎平行的方式將所述處理氣體從所述 等離子體約束電極板的表面導入到所述基板清洗處理室中。
4.根據權利要求3所述的基板清洗方法，其特徵在於，所述半導體基板是Si基板，通過 蝕刻以去除所述Si基板上的氧化膜而清洗所述Si基板。
5.一種在MOS結構中形成柵極絕緣膜的方法，所述方法包括如下步驟 由權利要求4所述的方法清洗Si基板的表面；將表面被清洗後的所述Si基板在該Si基板不暴露於大氣的情況下移動到外延室中， 以在所述外延室中在該表面被清洗後的所述Si基板上形成外延層；將形成有所述外延層的所述Si基板在該Si基板不暴露於大氣的情況下移動到濺射室 中，以通過對所述外延層進行濺射而在所述外延層上形成介電膜；以及將形成有所述介電膜的所述Si基板在該Si基板不暴露於大氣的情況下移動到氧 化_氮化室，以通過對所述介電膜進行氧化、氮化或氧氮化而形成所述柵極絕緣膜。
6.根據權利要求5所述的方法，其特徵在於，所述介電膜由從Hf、La、Ta、Al、W、Ti、Si、 Ge所構成的組中選出的一方或其合金製成。
7.一種在基板清洗設備中清洗基板表面的方法，所述基板清洗設備包括等離子體形成 室(108)、基板清洗處理室(121)、以及將所述等離子體形成室與所述基板清洗處理室分隔 開的等離子體約束電極板(110)，所述方法包括如下步驟將板狀基板與所述等離子體約束電極板的表面相面對地放置在所述基板清洗處理室中；經由多個自由基導入孔(111)將在所述等離子體形成室中產生的等離子體中的自由 基從所述等離子體形成室導入到所述基板清洗處理室中，其中，所述自由基導入孔被分布 形成於所述等離子體約束電極板的表面，用於使所述等離子體形成室與所述基板清洗處理 室連通；以及將未激發的處理氣體導入到所述基板清洗處理室中，其中，在所述等離子體形成室中沿橫向延伸的板狀的高頻施加電極向所述等離子體形成室 施加高頻電力密度處於0. 001ff/cm2至0. 25ff/cm2的範圍的高頻電力，所述高頻施加電極具 有從其前表面貫通到後表面而形成的多個通孔(105)，比值V2/V1被設定在0. 01至0. 8的 範圍，其中，Vl是所述高頻施加電極的包括所述通孔在內的總體積，V2是所述通孔的總體 積；以及經由分布形成於所述等離子體約束電極板的表面並且與所述自由基導入孔的至少一 部分並置的多個處理氣體導入孔(112)，以與所述自由基導入平行的方式將所述處理氣體 導入到所述基板清洗處理室，其中，所述處理氣體導入孔與所述基板的表面相面對。
8.根據權利要求7所述的清洗基板表面的方法，其特徵在於，所述基板的表面上的氧 化膜被清洗。
9.根據權利要求8所述的清洗基板表面的方法，該方法是清洗IV族半導體材料基板的 表面上的氧化膜的方法，其中，通過將包含HF的等離子體形成氣體導入到所述等離子體形 成室而產生等離子體，所述處理氣體包含HF。
10.根據權利要求9所述的清洗基板表面的方法，其特徵在於，HF佔所述等離子體形成 氣體的總氣體流量的比例處於0. 2至1. 0的範圍。
11.根據權利要求10所述的清洗基板表面的方法，其特徵在於，所述處理氣體僅是HF。
12.根據權利要求7所述的清洗基板表面的方法，其特徵在於，所述等離子體氣體經由 簇射板(107)被導入到所述等離子體形成室中，所述簇射板具有與所述高頻施加電極相面 對的內表面，所述等離子體形成氣體經由分布形成於所述簇射板的內表面的多個等離子體 形成氣體導入孔(106)被導入到所述等離子體形成室中。
13.—種在MOS結構中形成柵極絕緣膜的方法，所述方法包括如下步驟由權利要求9所述的方法清洗Si基板的表面上的氧化膜；將表面被清洗後的所述Si基板在該Si基板不暴露於大氣的情況下移動到外延室中， 以在該表面被清洗後的所述Si基板上形成外延層；將形成有所述外延層的所述Si基板在該Si基板不暴露於大氣的情況下移動到濺射室 中，以通過濺射在所述外延層上形成介電膜；以及將形成有所述介電膜的所述Si基板在該Si基板不暴露於大氣的情況下移動到氧 化_氮化室，以通過對所述介電膜進行氧化、氮化或氧氮化而形成所述柵極絕緣膜。
14.根據權利要求13所述的形成柵極絕緣膜的方法，其特徵在於，所述介電膜由從Hf、 La、Ta、Al、W、Ti、Si、Ge所構成的組中選出的一方或其合金製成。
全文摘要
當由等離子體產生的自由基經由形成於將等離子體形成室(108)與處理室分隔開的分隔板上的多個孔(111)而被導入到處理室時，自由基與單獨被導入到處理室中的處理氣體混合，抑制自由基的激發能，由此能夠以高的Si選擇性進行基板表面處理，這能夠在不使基板表面的平坦性劣化的情況下進行去除自然氧化膜和有機物的表面處理。等離子體中的自由基經由等離子體分離用的等離子體約束電極板(110)的自由基通過孔(111)被導入到處理室，處理氣體被導入到處理室(121)以與處理室中的自由基混合，然後由自由基和處理氣體的混合氣體清洗基板表面。
文檔編號H01L21/304GK101919030SQ20088012093
公開日2010年12月15日 申請日期2008年9月19日 優先權日2007年11月2日
發明者池本學, 清野拓哉, 真下公子 申請人:佳能安內華股份有限公司