半導體器件的形成方法與流程

2023-10-05 23:49:49

本發明涉及半導體製造技術領域，特別涉及一種半導體器件的形成方法。

背景技術：

在半導體製造技術的工藝流程中包括光刻和刻蝕兩個重要的工藝步驟。在光刻過程中，首先將光阻旋轉塗布在襯底上，然後對旋轉塗布的光阻進行軟烘乾，使之成為固態薄膜；接著對光阻進行曝光處理和顯影處理，在光阻中形成期望的光刻圖案；然後以所述光刻圖案為掩膜，對襯底進行刻蝕步驟，使得光刻圖案轉移至襯底中。在完成對襯底的刻蝕之後，已經不需要光阻作保護層，可以將其去除。

隨著半導體製造技術的進步，半導體器件為了達到更快的運算速度、更大的資料存儲量以及更多的功能，半導體晶片向更高集成度方向發展；而半導體晶片的集成度越高，半導體器件的特徵尺寸(CD，Critical Dimension)越小，對CD控制起到重要作用的光刻工藝後受到了前所未有的挑戰。光刻後形成的光刻圖案的邊緣之間的距離稱為線寬(Line Width)，線寬粗糙度(LWR，Line Width Roughness)和線條邊緣粗糙度(LER，Line Edge Roughness)為衡量線寬的重要指標之一。線寬粗糙度在一定程度上決定了CD的線寬，所以LWR控制的重要性日益顯露。

在線寬逐漸縮小的過程中，LWR造成的問題將超過半導體製造中的CD具備的容許誤差，從而影響半導體器件的性能，降低半導體器件的良率。

技術實現要素：

本發明解決的問題是減小刻蝕待刻蝕層的掩膜圖形的線寬粗糙度的同時，使得掩膜圖形的尺寸與預設目標尺寸相符，從而提高形成的半導體器件的性能和良率。

為解決上述問題，本發明提供一種半導體器件的形成方法，包括：提供待刻蝕層，所述待刻蝕層表面形成有初始光刻膠膜；對所述初始光刻膠膜進 行光刻工藝，形成具有第一線寬粗糙度的光刻膠層；對所述光刻膠層進行側壁回流修復處理，側壁回流修復處理後的光刻膠層具有小於第一線寬粗糙度的第二線寬粗糙度；在所述側壁回流修復處理之後，在所述光刻膠層頂部表面和側壁表面形成固化層；在所述固化層上形成尺寸修復層。

可選的，將所述光刻膠層置於第一等離子體環境中，採用第一等離子體處理工藝進行所述側壁回流修復處理。

可選的，形成所述第一等離子體的氣體包括H2。

可選的，形成所述第一等離子體的氣體還包括N2、He、Ar、CH2F2或CH3F。

可選的，所述第一等離子體處理過程中，用於產生第一等離子體的第一射頻功率源的模式為脈衝模式；在所述第一等離子體處理過程中，向所述第一等離子體施加第一偏置功率。

可選的，所述第一等離子體處理的工藝參數為：H2流量為10sccm至500sccm，N2流量為0sccm至500sccm，腔室壓強為10毫託至200毫託，第一射頻功率源的功率為200瓦至1000瓦，第一射頻功率源的頻率為0.1KHz至100KHz，第一偏置功率為0瓦至200瓦，第一射頻功率源的佔空比為10％至90％。

可選的，所述固化層為類石墨塗層。

可選的，將所述光刻膠層置於第二等離子體環境中，採用第二等離子體處理工藝形成所述固化層。

可選的，形成所述第二等離子體的氣體包括HBr。

可選的，所述第二等離子體處理過程中，用於形成第二等離子體的第二射頻功率源的模式為脈衝模式；在所述第二等離子體處理過程中，向所述第二等離子體施加第二偏置功率。

可選的，所述第二等離子體處理的工藝參數為：HBr的流量為50sccm至500sccm，O2流量為0sccm至100sccm，Ar流量為100sccm至500sccm，腔室壓強為10毫託至200毫託，第二射頻功率源的功率為200瓦至1000瓦，第二射頻功率源的頻率為0.1KHz至100KHz，第二偏置功率為0瓦至200瓦， 所述第二射頻功率源的佔空比為10％至90％。

可選的，採用含有HBr的氣體在所述固化層表面形成所述尺寸修復層。

可選的，形成所述尺寸修復層的工藝參數為：HBr流量為50sccm至500sccm，O2流量為0sccm至100sccm，CH2F2流量為0sccm至100sccm，Ar流量為100sccm至500sccm，腔室壓強為10毫託至200毫託，提供射頻源功率為200瓦至1000瓦，提供偏置功率為0瓦至200瓦。

可選的，所述第一線寬粗糙度包括第一低頻線寬粗糙度；所述第二線寬粗糙度包括第二低頻線寬粗糙度。

可選的，在形成固化層之後、形成尺寸修復層之前，還包括步驟：對所述固化層和光刻膠層進行直流修復處理，在所述固化層表面形成矽層，且所述矽層具有小於第二線寬粗糙度的第三線寬粗糙度。

可選的，所述矽層的低頻線寬粗糙度小於固化層的低頻線寬粗糙度。

可選的，所述直流修復處理的方法包括：將所述固化層和光刻膠層置於處理腔室內，且處理腔室內壁材料包括矽；提供等離子體，所述等離子體在直流偏置電壓的作用下轟擊處理腔室內壁，使處理腔室內壁的矽原子脫落，所述脫落的矽原子附著在固化層表面，形成所述矽層。

可選的，形成所述矽層的工藝參數為：N2流量為50sccm至500sccm，Ar流量為100sccm至500sccm，腔室壓強為10毫託至200毫託，提供源功率為200瓦至1000瓦，提供偏置功率為0瓦至200瓦，提供的直流偏置電壓為-50V至-500V。

可選的，所述光刻膠層具有預設目標尺寸；所述尺寸修復層的尺寸、矽層的尺寸、固化層的尺寸、以及側壁回流處理後的光刻膠層的尺寸之和等於預設目標尺寸。

可選的，還包括步驟：在形成所述尺寸修復層之後，以所述光刻膠層、固化層以及尺寸修復層為掩膜，刻蝕所述待刻蝕層形成刻蝕層。

與現有技術相比，本發明的技術方案具有以下優點：

本發明提供的半導體器件的形成方法的技術方案中，在對初始光刻膠膜 進行光刻工藝後，形成具有第一線寬粗糙度的光刻膠層；然後對光刻膠層進行側壁回流修復處理，使得光刻膠層具有小於第一線寬粗糙度的第二線寬粗糙度；接著在光刻膠層頂部表面和側壁表面形成固化層，防止光刻膠層發生過度回流導致變形；最後在固化層上形成尺寸修復層。尺寸修復層、固化層和光刻膠層的疊層結構的線寬粗糙度明顯小於光刻工藝後形成的光刻膠層的線寬粗糙度，且尺寸修復層還可以彌補光刻膠層損失的尺寸，在以所述疊層結構為掩膜刻蝕待刻蝕層時，掩膜圖形的形貌良好且尺寸與預設目標相符，從而改善半導體器件的電學性能，提高半導體器件的良率。

進一步，所述第一線寬粗糙度為第一低頻線寬粗糙度；所述第二線寬粗糙度為第二低頻線寬粗糙度，從而提高刻蝕待刻蝕層的掩膜的低頻線寬粗糙度，有效的改善刻蝕待刻蝕層後形成的刻蝕層的形貌。

進一步，在形成所述固化層之後，形成尺寸修復層之前，在所述固化層表面形成矽層，所述矽層的低頻線寬粗糙度小於固化層的低頻線寬粗糙度，從而進一步減小刻蝕待刻蝕層的掩膜的低頻線寬粗糙度。

附圖說明

圖1至圖7為本發明實施例提供的半導體器件形成過程的剖面結構示意圖。

具體實施方式

由背景技術可知，在形成半導體器件的工藝過程中，光刻膠層的線寬粗糙度是影響半導體器件性能和良率的重要因素之一。

經研究發現，光刻膠層除線寬粗糙度外，光刻膠層的「粗糙度輪廓」還可包括線邊緣粗糙度，還有短、中、長距離線寬粗糙度變化，其參數對應於沿著線寬發生變化的方向而呈現不同的長度規模。除了線寬粗糙度或者線邊緣粗糙度的絕對值外，發生這種變化的長度規模也是半導體器件製造的關鍵之一。

光刻膠層長距離線寬粗糙度變化對應於低頻(Low Frequency)線寬粗糙度；光刻膠層中距離線寬粗糙度變化對應於中頻(Middle Frequency)線寬粗糙度；光刻膠層短距離粗糙度變化對應於高頻(High Frequency)線寬粗糙度。 其中，光刻膠層的低頻線寬粗糙度是導致半導體器件電學性能差良率低的主要原因之一。

為此，本發明提供一種半導體器件的形成方法，對初始光刻膠膜進行光刻工藝，形成具有第一線寬粗糙度的光刻膠層；對所述光刻膠層進行側壁回流修復處理，側壁回流修復處理後的光刻膠層具有小於第一線寬粗糙度的第二線寬粗糙度；在所述側壁回流修復處理之後，在所述光刻膠層頂部表面和側壁表面形成固化層；在所述固化層上形成尺寸修復層。本發明在減小掩膜圖形的低頻線寬粗糙度的同時，使得掩膜圖形的尺寸與預設目標尺寸相符，從而提高形成的半導體器件的良率，改善半導體器件的性能。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

圖1至圖7為本發明實施例提供的半導體器件形成過程的剖面結構示意圖。

參考圖1，提供基底100以及位於所述基底100表面的待刻蝕層101；在所述待刻蝕層101表面形成初始光刻膠膜102。

所述基底100的材料為矽、鍺、鍺化矽、碳化矽、砷化鎵或者鎵化銦；所述基底100還可以為絕緣體上的矽襯底或者絕緣體上的鍺襯底。

所述待刻蝕層101的材料包括單晶矽、多晶矽、非晶矽、非晶碳、氧化矽、氮化矽、低k介質材料、高k介質材料、銅、鋁或鎢等。

本實施例中，所述基底100為矽襯底，所述待刻蝕層101的材料為多晶矽。

所述基底100與待刻蝕層101之間還可以形成若干功能層，所述功能層的材料可以為氧化矽、氮化矽、氮氧化矽、高k介質材料、低k介質材料或者超低k介質材料等絕緣材料，所述功能層的材料還可以為銅、鋁、鎢、氮化鈦、氮化鉭或者氮化鋁等導電材料。

所述初始光刻膠膜102用於後續形成定義圖形的光刻膠層。本實施例中，採用旋轉塗覆工藝，形成所述初始光刻膠膜102。

為了提高圖形傳遞精度，提高後續曝光處理過程中的曝光精確度，避免初始光刻膠膜102在曝光處理過程中受到不必要的曝光在待刻蝕層101與初始光刻膠膜102之間形成有機旋轉塗覆層以及位於有機旋轉塗覆層表面的抗反射塗層。

參考圖2，對所述初始光刻膠膜102(參考圖1)進行光刻處理，形成具有第一線寬粗糙度的光刻膠層103。

具體的，對所述初始光刻膠膜102進行曝光處理以及顯影處理，形成所述光刻膠層103。所述光刻膠層103定義出後續刻蝕待刻蝕層102的形貌和尺寸；後續以所述光刻膠層103為掩膜，刻蝕待刻蝕層101，將光刻膠層103的圖形形貌和尺寸傳遞至待刻蝕層101。

所述第一線寬粗糙度包括第一低頻線寬粗糙度。受到光刻工藝的限制，所述光刻膠層103的線寬粗糙度較大，此時光刻膠層103具有第一低頻線寬粗糙度；若後續直接以所述光刻膠層103為掩膜對待刻蝕層101進行刻蝕，則待刻蝕層101刻蝕後形成的圖形形貌將與預期目標偏差較大，為此，本實施例後續會對光刻膠層103進行修整，以減小光刻膠層103的低頻線寬粗糙度，同時保證後續刻蝕待刻蝕層101形成的圖形尺寸與預期目標相符。

參考圖3，對所述光刻膠層102進行側壁回流修復處理，側壁回流修復處理後的光刻膠層103具有小於第一線寬粗糙度的第二線寬粗糙度。

所述第二線寬粗糙度包括第二低頻線寬粗糙度；在側壁回流修復處理後，所述第二低頻線寬粗糙度小於第一低頻線寬粗糙度。

將所述光刻膠層103置於第一等離子體環境中，採用第一等離子體處理工藝進行所述側壁回流修復處理。形成所述第一等離子體的氣體包括H2；形成所述第一等離子體的氣體還包括N2、He、Ar、CH2F2或CH3F。

將H2等離子體化之後，會產生H基團、離子和VUV(Vacuum Ultra Violet，真空紫外線)光子，光刻膠層103表面一定厚度的光刻膠會與離子以及VUV光子發生反應，因而在離子和VUV光子的協同作用下，使得光刻膠層103的玻璃轉化溫度(glass transition temperature)減小，或者，光刻膠層103表面一定厚度的光刻膠會與H基團以及VUV光子發生反應，因而在H基團和VUV 光子的協同作用下，使得光刻膠層103的玻璃轉化溫度減小，或者，光刻膠層表面一定厚度的光刻膠會與H基團、離子以及VUV光子發生反應，使得光刻膠的剝離轉化溫度減小，光刻膠層103的玻璃轉化溫度減小會使得光刻膠層的聚合物鏈發生重組，而聚合物鏈重組能夠驅使光刻膠層103發生回流(reflow)，使得光刻膠層103的側壁更為平滑，進而減小光刻膠層的低頻線寬粗糙度。

所述第一等離子體處理過程中，用於產生第一等離子體的第一射頻功率源的模式為脈衝模式，使得用於產生第一等離子體的第一射頻功率源周期性的打開和關閉，以減少VUV光子的含量，防止光刻膠層103的回流程度過大而導致光刻膠層103圖形坍塌。

在一個具體實施例中，所述第一射頻功率源的佔空比為10％至90％，即第一射頻功率源打開的時間與第一射頻功率源打開和關閉的時間之和為10％至90％。

在所述第一等離子體處理過程中，向所述第一等離子體施加第一偏置功率，使得第一等離子體能夠沿著垂直於待刻蝕層101表面的方向運動，使得第一等離子體能夠垂直於待刻蝕層101表面的方向對光刻膠層103進行轟擊，在第一等離子體的轟擊作用下，能夠對光刻膠層103進行修正，使得光刻膠層103的低頻線寬粗糙度進一步減小。

所述第一偏置功率不宜過大，否則會導致光刻膠層103的尺寸嚴重減小。在一個具體實施例中，所述第一偏置功率為0瓦至200瓦。

本實施例中，所述側壁回流修復處理的工藝參數為：H2流量為10sccm至500sccm，N2流量為0sccm至500sccm，腔室壓強為10毫託至200毫託，第一射頻功率源的功率為200瓦至1000瓦，第一射頻功率源的頻率為0.1KHz至100KHz，第一偏置功率為0瓦至200瓦，第一射頻功率源的佔空比為10％至90％。

側壁回流修復處理後，光刻膠層103具有第二線寬粗糙度，所述第二線寬粗糙度小於第一線寬粗糙度；光刻膠層103具有第二低頻線寬粗糙度，且所述第二低頻線寬粗糙度小於第一低頻線寬粗糙度。

參考圖4，在所述側壁回流修復處理之後，在所述光刻膠層103頂部表面和側壁表面形成固化層104。

具體的，將所述光刻膠層103置於第二等離子體環境中，採用第二等離子體處理工藝形成所述固化層104。形成所述第二等離子體的氣體包括HBr，在由HBr產生的第二等離子體作用下，光刻膠層103表面會形成類石墨塗層(graphite-like layer)，隨著第二等離子體處理的進行，所述類石墨塗層越來越厚，從而阻止光刻膠層103進一步回流，使得光刻膠層103固化，從而防止光刻膠層103發生圖形坍塌。

因此，所述固化層104為類石墨塗層。

所述第二等離子體處理過程中，用於形成第二等離子體的第二射頻功率源的模式為脈衝模式，即第二射頻功率源為周期性的打開和關閉。若固化層104的厚度過厚，會增加光刻膠層103的低頻線寬粗糙度；當用於形成所述第二等離子體的第二射頻功率源為脈衝模式時，即所述第二射頻功率源周期性的打開和關閉時，能夠減小形成的固化層104的厚度，使得光刻膠層103的線寬粗糙度能夠得到更大程度的減小，特別是光刻膠層103的低頻線寬粗糙度得到更大程度的減小。

本實施例中，所述第二射頻功率源的佔空比為10％至90％，即第二射頻功率源打開的時間與第二射頻功率源打開和關閉的時間之和的比為10％至90％。

在第二等離子體處理過程中，向所述第二等離子體施加第二偏置功率。使得第二等離子體能夠沿著垂直於待刻蝕層101表面的方向運動，使得第二等離子體沿著垂直於待刻蝕層101表面的方向對光刻膠層103進行轟擊，在第二等離子體的轟擊作用下，能夠對光刻膠層103進行進一步修整，使得光刻膠層103的線寬粗糙度進一步減小，特別是有助於進一步減小光刻膠層103的低頻線寬粗糙度。

所述第二偏置功率不宜過大，否則第二等離子體對光刻膠層103的轟擊作用過強，容易導致光刻膠層103被大量的刻蝕去除。本實施例中，所述第二偏置功率為0瓦至200瓦；所述第二偏置功率的模式可以為持續打開，所 述第二偏置功率的模式也可以為脈衝模式，即第二偏置功率周期性的打開和關閉。

本實施例中，所述第二等離子體處理的工藝參數為：HBr的流量為50sccm至500sccm，O2流量為0sccm至100sccm，Ar流量為100sccm至500sccm，腔室壓強為10毫託至200毫託，第二射頻功率源的功率為200瓦至1000瓦，第二射頻功率源的頻率為0.1KHz至100KHz，第二偏置功率為0瓦至200瓦，所述第二射頻功率源的佔空比為10％至90％。

採用上述工藝參數進行第二等離子體處理，能夠使形成的固化層104既起到使光刻膠層103固化的作用，還能夠使光刻膠層103的低頻線寬粗糙度進一步減小，需要說明的是，此處光刻膠層103的低頻線寬粗糙度實際上指的是：光刻膠層103以及位於光刻膠層103表面的固化層104組成的疊層結構的低頻線寬粗糙度。

參考圖5，對所述固化層104和光刻膠層103進行直流修復處理，在所述固化層104表面形成矽層105，且所述矽層105具有小於第二線寬粗糙度的第三線寬粗糙度。

所述第三線寬粗糙度包括第三低頻線寬粗糙度，所述第三低頻線寬粗糙度小於第二低頻線寬粗糙度。

所述直流修復的方法包括：將所述固化層104和光刻膠層103置於處理腔室內，且處理腔室內壁材料包括矽原子；在所述處理腔室內通入等離子體，對所述處理腔室施加直流偏置電壓，所述等離子體在直流偏置電壓的作用下轟擊處理腔室內壁，使處理腔室內壁的矽原子脫落，所述脫落的矽原子附著在固化層104表面，從而形成所述矽層105。

具體的，可以將Ar等離子體化形成Ar等離子體，在直流偏置電壓的作用下，Ar等離子體轟擊處理腔室內壁；或者，可以將N2等離子體化形成N等離子體，在直流偏置電壓的作用下，N等離子體轟擊處理腔室內壁。

需要說明的是，本實施例中，等離子體在直流偏置電壓作用下轟擊的目標為處理腔室內壁，因此需要根據等離子體帶電的正負性，確定直流偏置電壓的正負性，從而使等離子體對處理腔室內壁進行轟擊，而不會對固化層104 進行轟擊。

本實施例中，採用上述直流修復的方法，形成的矽層105的低頻線寬粗糙度小於固化層104的低頻線寬粗糙度，從而進一步減小光刻膠層103的低頻線寬粗糙度；並且由於所述直流修復處理與前述的第一等離子體處理、第二等離子體處理在同一處理腔室內進行，從而使得半導體器件的生產周期縮短。需要說明的是，此處光刻膠層103的低頻線寬粗糙度指的是，光刻膠層103、固化層104以及矽層105的疊層結構的低頻線寬粗糙度。

本實施例中，形成所述矽層105的工藝參數為：N2流量為50sccm至500sccm，Ar流量為100sccm至500sccm，腔室壓強為10毫託至200毫託，提供源功率為200瓦至1000瓦，提供偏置功率為0瓦至200瓦，提供的直流偏置電壓為-50V至-500V。

其中，直流偏置電壓為-50V至-500V的意義在於，在所述直流偏置電壓作用下，N等離子體、Ar等離子體轟擊位於固化層104正上方的處理腔室內壁，在直流偏置電壓的作用下等離子體獲得能夠轟擊位於固化層104正上方處理腔室內壁的動能。

在其他實施例中，若處理腔室內壁的材料不包括矽原子，則形成矽層的方法包括：提供矽靶材，採用等離子體在直流偏置功率的作用下轟擊矽靶材，使矽原子從矽靶材上脫落附著在固化層表面，形成所述矽層。

參考圖6，在所述固化層104上形成尺寸修復層106。

本實施例中，由於在固化層104表面形成有矽層105，因此所述尺寸修復層106位於矽層105表面。

所述光刻膠層103具有預設目標尺寸，所述預設目標尺寸即為理想情況下對初始光刻膠膜102(參考圖1)進行光刻工藝後形成的光刻膠層的尺寸；由於光刻膠層103經歷了前述第一等離子體處理工藝以及第二等離子體處理工藝，所述光刻膠層103的尺寸變小，即使在光刻膠層103上形成有固化層104以及矽層105，光刻膠層103、固化層104以及矽層105的疊層結構的尺寸仍與預設目標尺寸之間有偏差。

為此，本實施例形成所述尺寸修復層106，使得尺寸修復層106、矽層105、 固化層104以及光刻膠層103構成的疊層結構的尺寸與預設目標尺寸一致，從而防止後續刻蝕待刻蝕層101形成的刻蝕層的形貌與預期目標形貌之間出現偏差。

並且，在固化層104上形成尺寸修復層106後，所述尺寸修復層106的低頻線寬粗糙度小於矽層105的低頻線寬粗糙度，從而有利於進一步提高形成的刻蝕待刻蝕層101的掩膜圖形形貌。

參考圖7，以所述具有尺寸修復層106的光刻膠層103為掩膜，刻蝕所述待刻蝕層101(參考圖6)，形成刻蝕層110。

本實施例中，採用幹法刻蝕工藝，刻蝕所述待刻蝕層101。所述刻蝕待刻蝕層101的掩膜為：光刻膠層103、固化層104、矽層105以及尺寸修復層106構成的疊層結構。所述疊層結構的低頻線寬粗糙度明顯限於光刻工藝後的光刻膠層103的低頻線寬粗糙度，因此刻蝕後形成的刻蝕層110的低頻線寬粗糙度低；並且，由於所述疊層結構的尺寸與預設目標尺寸一致，因此刻蝕後形成的刻蝕層110的尺寸也與預設目標尺寸相符。

本實施例在提高形成的刻蝕層110的低頻線寬粗糙度，改善刻蝕層110的形貌的同時，避免形成的刻蝕層110的尺寸與預設目標尺寸之間出現偏差，從而提供形成的半導體器件的良率，改善半導體器件的電學性能。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。