用於精密控制採樣時間的微調電路的製作方法
2024-01-31 16:07:15
專利名稱：用於精密控制採樣時間的微調電路的製作方法
技術領域：
在此描述的本發明大致涉及由電子電路使用的時鐘和數據信號，尤其涉及用於小幅移動信號的電路和方法。
背景技術：
為了滿足更快的電路需求，可以在公共總線上組合一組集成電路並由公共控制器對其進行控制。在此結構中，每個集成電路都以與其他集成電路協同的方式共享高速傳輸的數據。例如，一組存儲器設備(諸如DRAM、EEPROM或只讀存儲器(ROM))可被連接至公共數據總線並受控於存儲器控制器以形成一個存儲器系統。儘管如此，總線的數據速率還是大大快於單個存儲器的最大運行速度，從而就要求延遲數據。因此就運行每個存儲器設備以使得當一個存儲器設備在處理接收到的數據時，另一個存儲器則在接收新的數據。這樣一帶有恰當數目的存儲器設備和有效的存儲器控制器的存儲器系統可實現極高速率的數據傳輸，但是考慮到在每個集成電路內的變化，只有在總線上每個集成電路都可按需被延遲的情況下才能夠實現最佳速率。
由於這些存儲器系統內的數據通信信號的傳輸速率持續增加，因此就需要新的電路和方法來精確同步在存儲器控制器和存儲器設備之間傳輸的命令數據、寫入數據和讀取數據。時鐘周期中可用於同步有效數據的部分變得很短，並且會在傳輸速率增加時因為諸如佔空因數變量、給定存儲器設備的總線位置、定時漂移以及負載變化等的已知效應而導致同步數據的差錯。因此就需要提供較短的數據和/或時鐘延遲以減輕或消除佔空因數變化、總線位置等上述問題所造成的有害影響。
此外，內部電路路徑深受集成電路工藝參數、電路運行溫度和電路工作電壓的影響。例如，在工作運行溫度上升時集成電路的執行大為減緩。在工作電壓下降時集成電路的執行也大為減緩。在上述情況的任一或全部情況下時，就必須延長第一和第二時鐘信號相位的持續時間，從而為適應增加的第一和第二最小執行時間周期提供充足的第一和第二執行時間。
在前述的所有情況下，高解析度的時間延遲能夠減輕或最小化上述問題。合適的時間延遲能夠消除或最小化電路的瓶頸和阻塞點，從而能夠在電路的每一部分都在其最優速度下工作的情況下改善整個電路的吞吐量。現有技術在嘗試提供極高解析度的時間延遲方面一直沒有成功。例如，Keeth的美國專利No.6,115,318和No.6,016,282、Horne等人的美國專利No.5,812,832、Frisch等人的美國專利No.5,644,261以及Hanzawa等人的美國專利申請No.2001/0017558，它們都揭示了允許小幅移動信號並包含與第一微調電路並聯的第二微調分支電路的微調電路。這些電路依賴通過時間延遲元件(諸如緩衝器)的傳播延遲來提供時間延遲。然而，這些參考電路都沒有描述或建議一種能夠提供小於任何時間延遲元件傳播延遲的時間移動方法。現有技術的採樣系統無法在採樣定時中補償高解析度變化或選擇最佳延遲時間。現有技術的任何系統也無法為集成電路提供由於諸如電源電壓下降或工作溫度升高等變化引起的補償吞吐量的方法。
因此，就需要一種以增幅提供高解析度時間延遲的電子電路以及一種確定對於給定電路這些增幅哪一個是最優的方法。
發明內容
本發明的微調時間延遲電路允許信號在指定範圍內小幅移動以補償電子電路或系統中的變化，從而實現最優採樣。變化的來源可以是，例如晶片非時間恆定部分中工藝、溫度或電壓的改變。本發明的微調時間延遲電路可編程並允許對時鐘信號或數據信號以小幅增量移動從而在逐個晶片的基礎上實現最優採樣時間。例如可以選擇10皮秒的移動幅度。此外，時鐘或數據信號都能夠通過微調時間延遲電路進行移動。因此，當數據信號和時鐘信號都通過微調時間延遲電路運行時，時鐘信號就能夠相對於數據信號有效地在時間上向後移動。
因此，本發明是為採樣信號產生微小延遲的電子設備。該設備包括串聯耦合併產生第一電路分支的第一多個延遲裝置。包括相互串聯耦合的第二多個延遲裝置的第二電路分支與第一電路分支並聯耦合。此外，偏移延遲裝置與第二電路分支串聯耦合。選擇該偏移延遲裝置以使其具有與第一多個延遲裝置中每一個都不同的延遲值。將多個抽頭耦合至所述延遲裝置的每一個的輸出以耦合外部電路和所述電子設備。此外，各種包括相互串聯耦合的附加多個延遲裝置的可任選附加電路分支與第一和第二電路分支串聯耦合。該附加可任選的電路分支中的每一個還都包括串聯耦合至上述附加多個延遲裝置的偏移延遲裝置。
本發明還是一種選擇延遲抽頭用於補償電路或系統中變化以實現最優採樣的方法。該方法包括輸入一信號並基於原始輸入信號生成多個時間延遲信號。將多個時間延遲信號與參考相比較以確定是否完成所需延遲。隨後就基於生成的多個時間延遲信號和信號補償來選擇延遲抽頭。
圖1是本發明微調時間延遲電路的一個典型實施例。
圖2是本發明微調時間延遲電路的一個可選典型實施例。
圖3是來自圖1或圖2微調時間延遲電路輸出抽頭的輸出電壓的典型時序圖。
圖4是選擇圖1或圖2微調時間延遲電路的輸出延遲抽頭以實現特定延遲的典型方法。
具體實施例方式
參考圖1，一個微調時間延遲電路100的典型實施例包括多個信號延遲分支1111，1112，...，111n以及多個輸出延遲抽頭113。第一信號延遲分支1111包括多個第一緩衝器(例如電壓跟隨器)1011，1012，...，101m。與第一信號延遲分支1111並聯的至少有第二信號延遲分支1112，以及任選的多個附加分支，諸如第n個信號延遲分支111n。微調時間延遲電路100的多個分支可用於增加差時控制的整個精度。第二至可選第n個信號延遲分支中的每一個都含有其後緊接著串聯的多個緩衝器1051，1052，...，105p和1091，1092，...，109q的偏移緩衝器103和107。所有的緩衝器都可被選以具有相同或類似的傳播延遲。然而，選擇偏移緩衝器103和107以提供與多個第一緩衝器1011，1012，...，101m不同的傳播延遲。
例如，如果選擇所有緩衝器以具有100皮秒的傳播延遲，則偏移緩衝器103和107就分別具有150皮秒和175皮秒的傳播延遲，隨後的表1就示出了每個延遲輸出抽頭113的延遲時間。
表1
參考圖2，另一個微調時間延遲電路200的典型實施例包括多個信號延遲分支2111，2112，...，211n以及多個輸出延遲抽頭213。第一信號延遲分支2111包括多個第一反相器對2011a，2011b，...，201ma，201mb。不同於微調時間延遲電路100，圖2的實施例使用反相器對而不是緩衝器。因為反相器通常產生輸入信號的反相信號，所以就需要第二反相器來重新反相第一反相器的輸出。反相器對假設要求信號的正確「相位」。如果相位不重要，就無需反相器對，並且就可在每個反相器之間使用抽頭。
與第一信號延遲分支2111並聯的至少有第二信號延遲分支2112，並可任選有多個附加分支，諸如第n個信號延遲分支211n。微調時間延遲電路200的多個分支可用於增加差時控制的整個精度。第二至可選第n個信號延遲分支中的每一個都含有其後緊接著串聯的多個反相器對2051a，2051b，...，205pa，205pb和2091a，2091b，...，209qa，209qb的偏移反相器對203a，203b和107a，107b。所有的反相器對都可被選以具有相同或類似的傳播延遲。然而，選擇緩衝器203a，203b和207a，207b以提供與多個第一反相器對2011a，2011b，...，201ma，201mb不同的傳播延遲。
例如，如果選擇所有反相器以具有100皮秒的傳播延遲，則偏移反相器203a和203b就分別具有150皮秒的傳播延遲，而偏移反相器207a和207b就分別具有175皮秒的傳播延遲，隨後的表2就示出了每個延遲輸出抽頭213的延遲時間。
表2
參見圖3，典型的延遲輸出時序圖300具有在第一組輸出延遲抽頭113或213(例如，輸出延遲抽頭D10，D11，...，D1j)處測得並代表來自微調時間延遲電路100或200的信號延遲輸出的第一組波形3011，3012，...，301m。時間延遲305指示順序的輸出延遲抽頭之間生成的時間延遲。每個第二組波形3031，3032，...，303p是在第二組輸出延遲抽頭113或213(例如，輸出延遲抽頭D20，D21，...，D2k)處測得並代表來自微調時間延遲電路100或200的信號延遲輸出。差時時間延遲307指示第一信號延遲分支1111，2111和第二信號延遲分支1112，2112之間輸出的信號時間差，從而圖形化地示出了高解析度時間延遲是如何生成的。例如，在抽頭D10(圖1)處採樣的時鐘信號和在抽頭D20採樣的數據信號將具有50皮秒的延遲(參見圖1)。可以通過例如選擇多個緩衝器的第一1011和偏移緩衝器103以具有最小差時傳播延遲(例如，100和110皮秒相應分別導致10皮秒差時延遲)以實現更短的時間延遲。
此外，即使是更精密的延遲幅度(即小於任何緩衝器組件最短傳播延遲的延遲)也可通過從用於數據信號和時鐘信號的類似電路的抽頭輸出來實現。例如，數據信號和時鐘信號被分別輸入進類似的延遲電路100、數據信號延遲電路100d和時鐘信號延遲電路100c(100c和100d未作為特定電路示出)。數據信號延遲電路100d的數據信號延遲分支111d1具有傳播延遲為100皮秒的第一偏移緩衝器103d。時鐘信號延遲電路100c的時鐘信號延遲分支111c2具有傳播延遲為110皮秒的第一偏移緩衝器103c。因此，數據信號延遲分支111d1和時鐘信號延遲分支111c2之間的輸出時間差就是10皮秒。
參見圖4，一種用於延遲抽頭選擇過程400的典型方法通過選擇多個輸出延遲抽頭113、213的至少一個來對變化進行調整(例如上述過程變化、溫度變化)。輸入信號進入微調時間延遲電路100、200(401)。該信號可以是時鐘信號或數據信號。微調時間延遲電路100、200生成多個N時間延遲信號(403)，根據在此描述的為微調時間延遲電路100、200組件所選值來延遲多個時間延遲信號的每一個。將該信號與參考信號或期望值(例如可以是電氣生成、計算或從查表中選擇的值)相比較(例如，在一個或多個平衡路徑延遲解碼器中，未示出)(405)。基於比較步驟405做出是否實現所需延遲的判定(407)。如果所需延遲未完成，就重複比較步驟405直到完成407的延遲。一旦完成了所需延遲407，就由一個或多個平衡路徑延遲解碼器選擇與所需延遲相關聯的延遲抽頭(409)，從而完成延遲抽頭選擇過程400。
為了便於理解本發明，已經描述了允許信號在指定範圍內小幅移動以補償電路或系統中變化從而實現最優採樣的各種典型實施例。雖然沒有明確地呈現，但是本領域普通技術人員能夠預想出能夠實現相同或類似目的的變化電路。例如，可以使用結合了緩衝器和反相器的延遲元件而不是單獨使用一種延遲元件或在此示出的其他元件來構造混合微調時間延遲電路。此外，可以使用其他的信號延遲元件來代替緩衝器和/或反相器，而且此代替仍在本發明的範圍內。因此，本發明的範圍僅由所附權利要求限定。
權利要求
1.一種在採樣信號中產生微小延遲的電子設備，所述電子設備包括串聯耦合併產生第一電路分支的第一多個延遲裝置；串聯耦合併產生第二電路分支的第二多個延遲裝置；所述第二電路分支與所述第一電路分支並聯耦合；與所述第二電路分支串聯耦合的偏移延遲裝置，選擇所述偏移延遲裝置以使其具有與所述第一多個延遲裝置中每一個都不同的延遲值；以及與所述多個延遲裝置的每一個的輸出相耦合的多個抽頭，配置所述多個抽頭以耦合外部電路和所述電子設備。
2.如權利要求1所述的電子設備，其特徵在於，所述第一和第二多個延遲裝置包括電壓跟隨器。
3.如權利要求1所述的電子設備，其特徵在於，所述第一和第二多個延遲裝置包括反相器。
4.如權利要求1所述的電子設備，其特徵在於，所述多個延遲裝置包括電壓跟隨器和反相器。
5.如權利要求1所述的電子設備，其特徵在於，所述偏移延遲裝置包括電壓跟隨器。
6.如權利要求1所述的電子設備，其特徵在於，所述偏移延遲裝置包括至少一個反相器。
7.如權利要求1所述的電子設備，其特徵在於，還包括一個或多個附加電路分支，其中所述一個或多個附加電路分支的每一個都包括串聯耦合的附加的多個延遲裝置和一附加的偏移延遲裝置，所述一個或多個附加電路分支相互並聯耦合併與所述第一電路分支並聯耦合。
8.如權利要求7所述的電子設備，其特徵在於，所述附加的多個延遲裝置和所述附加的偏移延遲裝置包括電壓跟隨器。
9.如權利要求7述的電子設備，其特徵在於，所述附加的多個延遲裝置和所述附加的偏移延遲裝置包括反相器。
10.如權利要求1所述的電子設備，其特徵在於，還包括在所述偏移延遲裝置輸出處的附加延遲抽頭。
11.一種在採樣信號中產生微小延遲的電子設備，所述電子設備包括串聯耦合併產生第一電路分支的第一多個電壓跟隨器；串聯耦合併產生第二電路分支的第二多個電壓跟隨器；所述第二電路分支與所述第一電路分支並聯耦合；與所述第二電路分支串聯耦合的偏移電壓跟隨器，選擇所述偏移電壓跟隨器以使其具有與所述第一多個電壓跟隨器中每一個都不同的延遲值；以及與所述多個電壓跟隨器的每一個的輸出相耦合的多個抽頭，配置所述多個抽頭以耦合外部電路和所述電子設備。
12.如權利要求11所述的電子設備，其特徵在於，還包括一個或多個附加電路分支，其中所述一個或多個附加電路分支的每一個都包括串聯耦合的附加的多個電壓跟隨器和一附加的偏移電壓跟隨器，所述一個或多個附加電路分支相互並聯耦合併與所述第一電路分支並聯耦合。
13.一種在採樣信號中產生微小延遲的電子設備，所述電子設備包括串聯耦合併產生第一電路分支的第一多個反相器；串聯耦合併產生第二電路分支的第二多個反相器；所述第二電路分支與所述第一電路分支並聯耦合；與所述第二電路分支串聯耦合的至少一個偏移反相器，選擇所述至少一個偏移反相器以使其具有與所述第一多個反相器中每一個都不同的延遲值；以及與所述多個反相器的每一個的輸出相耦合的多個抽頭，配置所述多個抽頭以耦合外部電路和所述電子設備。
14.如權利要求12所述的電子設備，其特徵在於，還包括一個或多個附加電路分支，其中所述一個或多個附加電路分支的每一個都包括串聯耦合的附加的多個反相器和至少一個附加的偏移反相器，所述一個或多個附加電路分支相互並聯耦合併與所述第一電路分支並聯耦合。
15.如權利要求14所述的電子設備，其特徵在於，所述附加的多個反相器和所述附加的偏移反相器耦合成對。
16.一種選擇延遲抽頭用於補償電路或系統中變化以實現最優採樣的方法，所述方法包括輸入信號；基於所述原始輸入信號生成多個時間延遲信號；將所述多個時間延遲信號與參考相比較；驗證所需延遲的完成；以及基於生成的所述多個時間延遲信號以及所述信號比較來選擇延遲抽頭。
17.如權利要求16所述的方法，其特徵在於，所述多個時間延遲信號的每一個都是根據所述原始輸入信號被延遲的，並且被延遲不同的時間量。
18.如權利要求16所述的方法，其特徵在於，所述參考是電氣生成的信號。
19.如權利要求16所述的方法，其特徵在於，所述參考是計算值。
20.如權利要求16所述的方法，其特徵在於，所述參考是從查表中選擇的。
21.如權利要求16所述的方法，其特徵在於，使用平衡路徑延遲解碼器來比較所述時間延遲信號。
22.如權利要求16所述的方法，其特徵在於，還包括重複比較信號和參考直到完成所需延遲的驗證。
全文摘要
微調時間延遲電路100用於微調捕獲時鐘信號和/或數據信號以補償由系統或晶片中非時間恆定部分中其他變化引起的波動。其他變化包括工藝、溫度或電壓的差異。微調採樣時間移動電路100允許對信號的小幅移動以實現最優採樣。時間移動信號的各種延遲量可在多個輸出延遲抽頭113處提供。
文檔編號H03H11/26GK1879301SQ200480033336
公開日2006年12月13日 申請日期2004年10月5日 優先權日2003年10月10日
發明者J·L·法甘, M·A·波薩德, D·S·科恩 申請人:愛特梅爾股份有限公司