調諧器用輸入電路及半導體裝置的製作方法
2024-02-19 18:43:15
專利名稱：調諧器用輸入電路及半導體裝置的製作方法
技術領域：
本發明涉及調諧器用輸入電路及半導體裝置，特別涉及採用外差檢波方式的調諧器用輸入電路及半導體裝置。
背景技術：
近年來，為了改善接收頻道的選擇特性，多數調諧器次用外差檢波方式，如圖1所示，高頻信號RF利用具有第1本機振蕩電路52及第1混頻器53的變換器54，變換為第1中頻信號IF1。第1中頻信號IF1通過帶阻濾波器56供給後級電路57。後級電路57具有檢波電路或第2混頻器64。檢波電路對第1中頻信號IF1進行檢波。第2混品電路將第1中頻信號IF1變換為第2中頻信號。變換電路54在第1半導體晶片61上形成，後級電路57在第2半導體晶片62上形成。變換器54採用單端型作為高頻信號RF的輸入心事。所謂「單端型」的形式是，在用吉爾伯特單元構成的第1混頻器53的一輸入端輸入高頻信號RF，將另一輸入端通過接地電容58在第1半導體晶片61的內部接地。
為了降低諧調器的成本及減少安裝面積，如圖2所示，最好將變換器54及後級電路57在同一半導體晶片59上形成。但是，圖2所示的半導體晶片59上的變換器54與後級電路57之間的絕緣性，與圖1所示的第1半導體晶片61上的變換器61與第2半導體晶片62上的後級電路57之間的絕緣性相比要低。因而，存在變換器54與後級電路57之間信號洩漏的問題。
例如，由後級電路57產生的檢波信號LS或第2中頻信號LS及其高次諧波信號LS，通過半導體基板並通過接地電容58向第1混頻器53的另一輸入端洩漏。洩漏的信號LS經第1混貧氣53進行頻率變換，落在中頻帶，在特定頻道引起拍頻幹擾。
現在考慮後級電路57包含第2本機振蕩電路60的情況。通常，第2本機振蕩電路60生成的本機信號LS大於高頻信號RF。本機信號LS及其高次諧波信號LS被包含在由後級電路57產生的信號中，因而，本機信號LS及其高次諧波信號LS容易洩漏，容易產生拍頻幹擾。
發明內容
本發明的調諧器用輸入電路，具有供給第1高頻信號的第1輸入端及供給第2高頻信號的第2輸入端，包括變換器，所述變換器包括生成將所述第1及第2高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路，將所述第1本機信號和所述第1高頻信號及所述第2高頻信號進行混頻生成所述第1中頻信號的第1混頻器，以及對所述第1中頻信號進行處理的後級電路。
本發明的調諧器用輸入電路，具有供給高頻信號的第1輸入端及在半導體晶片外部進行交流接地的第2輸入端，包括變換器，所述變換器包括生成將所述高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路，將所述第1本機信號與所述高頻信號進行混頻後生成所述第1中頻信號的第1混頻器，以及對所述第1中頻信號進行處理的後級電路。
本發明的半導體裝置，配置在半導體晶片上並具有供給第1高頻信號的第1輸入端及供給第2高頻信號的第2輸入端，包括半導體晶片，配置在所述半導體晶片上的變換器，所述變換器包括生成將所述第1及第2高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路和將所述第1本機信號和所述第1高頻信號及所述第2高頻信號進行混頻生成所述第1中頻信號的第1混頻器，以及配置在所述半導體晶片上的對所述第1中頻信號進行處理的後級電路。
本發明的半導體裝置，配置在半導體晶片上並具有供給高頻信號的第1輸入端及在所述半導體晶片外部進行交流接地的第2輸入端，包括半導體晶片，配置在所述半導體晶片上的變換器，所述變換器包括生成將所述高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路和將所述第1本機信號與所述高頻信號進行混頻後生成所述第1中頻信號的第1混頻器，以及配置在所述半導體晶片上的對所述第1中頻信號進行處理的後級電路。
圖1所示為採用外差檢波方式的調諧器用輸入電路之一例的方框圖。
圖2所示為圖1所示的變換器與後級電路在同一個半導體晶片上形成的調諧器用輸入電路方框圖。
圖3所示為本發明實施例的調諧器用輸入電路方框圖。
圖4所示為本發明實施例的第1變形例的調諧器用輸入電路方框圖。
圖5所示為本發明實施例的第2變形例的調諧器用輸入電路方框圖。
具體實施例方式
下面，參照附圖對實施例進行說明。附圖中各相同或類似的部分賦以相同或類似的標號，並省略或簡化這些相同或類似的部分的說明。
如圖3所示，本發明實施例的調諧器用輸入電路至少具有半導體晶片13，第1輸入端3a，第2輸入端3b，變換器21及後級電路10。第1高頻信號RF1供給第1輸入端3a，第2高頻信號FR2供給第2輸入端3b。變換器21將第1及第2高頻信號RF1及RF2變換為第1中頻信號IF1。後級電路10對第1中頻信號IF1進行處理。具體來說，後級電路10對第1中頻信號IF1進行檢波，並輸出檢波信號DS。第1及第2輸入端3a及3b，變換器21及後級電路10配置在同一個半導體晶片13上。
變換器21具有第1本機振蕩電路4及第1混頻器1。第1本機振蕩電路4生成將第1及第2高頻信號RF1及RF2變換為第1中頻信號IF1時使用的第1本機信號LS1。由於第1本機信號LS1的頻率根據第1及第2高頻信號RF1及RF2的頻率和第1中頻信號IF1的頻率唯一決定，因此根據調諧器接收的頻帶決定。第1混貧氣1由吉爾伯特單元構成，具有兩個輸入。第1混頻器1的兩個輸入分別與第1及第2輸入端3a及3b連接。第1混頻器1將第1本機信號LS1，第1高頻信號RF1及第2高頻信號RF2進行混頻，生成第1中頻信號IF1。換句話說，第1混頻器1利用第1本機信號LS1的頻率，將第1及第2高頻信號RF1及RF2變換為第1中頻信號IF1。
本發明實施例的調諧器用輸入電路還具有中頻放大器(IF放大器)7，帶阻濾波器9及鎖相環電路(PLL電路Phase Locked Loop Circuit)5。IF放大器7及PLL電路5配置在半導體晶片13上。IF放大器7將第1混頻器1輸出的第1中頻信號IF1進行放大。帶阻濾波器9具有一定(fixed)的通帶。利用IF放大器7放大的的二一兆時度年個磅毫年升毫年時秒度IF1通過帶阻濾波器9後，輸出給後級電路10。因而，第1中頻信號IF1中，僅有一定通帶的頻率分量輸出給後級電路10。PLL電路5與第1本機振蕩電路4連接，控制第1本機振蕩電路4生成的第1本機信號LS1的頻率。
PLL電路5至少具有相位比較器，低通濾波器及基準振蕩器。相位比較器將第1本機信號LS1的頻率與來自基準振蕩器的基準振蕩頻率進行相位比較，生成控制信號CS。PLL電路5通過對第1本機振蕩電路4提供控制信號CS，來控制第1本機信號LS1的頻率。PLL電路5由於具有晶體振蕩器作為基準振蕩器，因此第1本機振蕩電路4能夠生成精度高，穩定的第1本機信號LS1。
帶阻濾波器9配置在半導體晶片13的外部。帶阻濾波器9的一端通過半導體晶片13上的外部端子8，與IF放大器7連接。帶阻濾波器9的另一端通過半導體晶片13上的外部端子8b，與後級電路10連接。
後級電路10具有第2本機振蕩電路17，檢波電路16及前置放大器15。前置放大器15與外部端子8b連接，將第1中頻信號IF1進行放大。第2本機振蕩電路17生成將第1中頻信號IF1進行檢波時使用的第2本機信號LS2。第2本機信號LS2的頻率與第1中頻信號IF1為相同的頻率。檢波電路1 6與前置放大器15及第2本機振蕩電路17連接，將第2本機信號LS2與第1中頻信號IF1進行混頻，將檢波信號DS輸出。換句話說，檢波電路16利用第2本機信號LS2，對第1中頻信號IF1進行檢波。檢波信號DS通過外部端子12，引出到半導體晶片13的外部。
如上所述，第1高頻信號RF1供給第1輸入端3a，第2高頻信號RF2供給第2輸入端3b。第1及第2輸入端3a及3b與第1混頻器1的輸入連接。第1混頻器1的輸入在半導體晶片13的內部不進行交流接地。因而，根據本發明的實施例，檢波信號DS，第2本機信號LS2及第2本機信號LS2的幾次諧波不向第1混頻器1洩漏。結果，能夠減輕拍頻幹擾。
另外，在本發明的實施例中，帶阻濾波器9另外附加在半導體晶片13的外面。但是，也可從將帶阻濾波器9配置在半導體晶片13內。
(第1變形例)如圖4所示，本發明實施例的第1變形例的調諧器用輸入電路具有半導體晶片13，配置在半導體晶片13上的第1輸入端3A及第2輸入端3b，與第1及第2輸入端3a及3b連接的變換器21，與變換器21連接的PLL電路5，與變換器21連接的IF放大器7，與IF放大器7連接的帶阻濾波器9，以及與帶阻濾波器9連接的後級電路10。變換器21，PLL電路5，IF放大器7及後級電路10配置在半導體晶片13上。帶阻濾波器9配置在半導體晶片13的外部。帶阻濾波器9的一端通過半導體晶片13上的外部端子8a與IF放大器7連接。帶阻濾波器9的另一端通過半導體晶片13上的外部端子8b與後級電路10連接，第2輸入端3b通過半導體晶片13外部的接地電容22接地。
變換器21具有與第1及第2輸入端3a及3b連接的第1混頻器1，以及與第1混頻器1及PLL電路5連接的第1本機振蕩電路4。第1混頻器1由吉爾伯特單元構成，具有2個輸入。第1混頻器1的2個輸入分別與第1及第2輸入端3a及3b連接。
後級電路10具有通過外部端子8b與帶阻濾波器9連接的前置放大器15，與前置放大器15連接的檢波電路16，以及與檢波電路16連接的第2本機振蕩電路17。
高頻信號RF供給第1輸入端3a。第1本機振蕩電路4生成將高頻信號RF變換為第1中頻信號IF1時使用的第1本機信號LS1，由於第1本機信號LS1的頻率根據高頻信號RF的頻率及第1中頻信號IF1的頻率唯一決定，因此根據調諧器接收的頻帶決定。第1混頻器1將第1本機信號LS1及高頻信號RF進行混頻，生成第1中頻信號IF1。因而，變換器21能夠將高頻信號RF變換為第1中頻信號IF1。
PLL電路5至少具有相位比較器，低通濾波器及基準振蕩器。相位比較器將第1本機信號LS1的頻率與來自基準振蕩器的基準振蕩頻率進行相位比較，生成控制信號CS。PLL電路5通過對第1本機振蕩電路4提供控制信號CS，來控制第1本機信號LS1的頻率。
IF放大器7將第1混頻器1輸出的第1中頻信號IF1進行放大。利用IF放大器7放大的第1中頻信號IF1通過帶阻濾波器9後，輸出給後級電路10。
前置放大器15將第1中頻信號IF1進行放大。第2本機振蕩電路17生成將第1中頻信號IF1進行檢波時使用的第2本機信號LS2。檢波電路16將第2本機信號LS2與第1中頻信號IF1進行混頻，將檢波信號DS輸出。檢波信號DS通過外部端子12，引出到半導體晶片13的外部。因而，後級電路10能夠將第1中頻信號IF1進行檢波，將檢波信號DS輸出。
如上所述，高頻信號RF供給第1輸入端3a。第2輸入端3b通過半導體晶片13外部的接地電容22接地。因而，根據本發明實施例的第1變形例，檢波信號DS，第2本機信號LS2及第2本機信號LS2的n次諧波不向第1混頻器1洩漏。結果，能夠減輕拍頻幹擾。
(第2變形例)如圖5所示，本發明實施例的第2變形例的調諧器用輸入電路具有半導體晶片13，配置在半導體晶片13上的第1輸入端3a及第2輸入端3b，與第1及第2輸入端3a及3b連接的變換器21，與變換器21連接PLL電路5，與變換器21連接的IF放大器7，與IF放大器7連接的帶阻濾波器9，以及與帶阻濾波器9連接的後級電路24。變換器21，PLL電路5，IF放大器7及後級電路24配置在半導體晶片13上。帶阻濾波器9配置在半導體晶片133的外部。氮族濾波器的一端通過半導體晶片13上的外部端子8s與IF放大器7連接，帶阻濾波器9的另一端通過半導體晶片13上的外部端子8b與後級電路24連接。
變換器21具有與第1及第2輸入端3a及3b連接的第1混頻器1，以及與第1混頻器1及PLL電路5連接的第1本機振蕩電路4。第1混頻器1由吉爾伯特單元構成，具有2個輸入。第1混貧氣1的2個輸入分別與第1及第2輸入端3a及3b連接。
後級電路24具有通過外部端子8b與帶阻濾波器9連接的前置放大器15，與前置放大器15連接的第2混頻器23，以及與第2混貧氣23連接的第2本機振蕩電路27。
第1高頻信號RF1供給第1輸入端3a，第2高頻信號RF2供給第2輸入端3b。第1本機振蕩電路4生成將第1及第2高頻信號RF及RF2變換為第1中頻信號IF1時使用的第1本機信號LS1。第1本機信號LS1的頻率根據第1及第2高頻信號RF1及RF2的頻率和第1中頻信號IF1的頻率唯一決定。因此根據調諧器接收的頻帶決定。第1混頻器1將第1本機信號LS1，第1高頻信號RF1與第2高頻信號RF2進行混頻，生成第1中頻信號IF1。因而，變換器21能夠將第1及第2高頻信號RF1及RF2變換為第1中頻信號IF1。
PLL電路5至少具有相位比較器，低通濾波器及基準振蕩器。相位比較器將第1本機信號LS1的頻率與來自基準振蕩器的基準振蕩頻率進行相位比較，生成控制信號CS。PLL電路5通過對第1本機振蕩電路4提供控制信號CS，來控制第1本機信號LS1的頻率。
IF放大器7將第1混頻器1輸出的第1中頻信號IF1進行放大。利用IF放大器7放大的第1中頻信號IF1通過帶阻濾波器9後，輸出給後級電路24。
前置放大器15將第1中頻信號IF1進行放大。第2本機振蕩電路27生成將第1中頻信號IF1變換為第2中頻信號IF2時使用的第本機信號LS3。第2混頻器23將第2本機信號LS3與第1中頻信號IF1進混頻，將第2中頻信號IF2輸出。第2中頻信號IF2通過外部端子12，引出到半導體晶片13的外部。因而，後級電路24能夠處理第1中頻信號IF1。具體來說，後級電路24能夠將第1中頻信號IF1變換為第2中頻信號IF2。
如上所述，第1高頻信號RF1供給第1輸入端3a，第2高頻信號RF2供給第2輸入端3b。因而，根據本發明實施例的第2變形例，第2中頻信號IF2，第2本機信號LS2及第2本機信號LS2的n次諧波不向第1混頻器1洩漏。結果，能夠減輕拍頻幹擾。
圖3～圖5所示的調諧器用輸入電路能夠作為具有半導體晶片13，配置在半導體晶片13上的第1及第2輸入端3a及3b，變換器21以及後級電路10及24的調諧器用輸入裝置或半導體裝置實現。
本領域的技術人員能掌握其它的優點和修改。因此，本發明不限於本發明實施例的具體的描述，只要在本發明精神以及權利要求書的範圍內，當然可以進行種種變化和修改。
權利要求
1.一種調諧器用輸入電路，具有供給第1高頻信號的第1輸入端及供給第2高頻信號的第2輸入端，其特徵在於，包括變換器，所述變換器包括生成將所述第1及第2高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路，將所述第1本機信號和所述第1高頻信號及所述第2高頻信號進行混頻生成所述第1中頻信號的第1混頻器，以及對所述第1中頻信號進行處理的後級電路。
2.如權利要求1所述的調諧器用輸入電路，其特徵在於，所述後級電路包括生成將所述第1中頻信號進行檢波時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻而將所述第1中頻信號進行檢波的檢波電路。
3.如權利要求1所述的調諧器用輸入電路，其特徵在於，所述後級電路包括生成將所述第1中頻信號變換為第2中頻信號時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻生成所述第2中頻信號的第2混頻器。
4.如權利要求1所述的調諧器用輸入電路，其特徵在於，還包括控制所述第1本機信號的頻率的鎖相環電路。
5.如權利要求1所述的調諧器用輸入電路，其特徵在於，還包括僅使一定頻帶通過的帶阻濾波器。
6.一種調諧器用輸入電路，具有供給高頻信號的第1輸入端及在半導體晶片外部進行交流接地的第2輸入端，其特徵在於，包括變換器，所述變換器包括生成將所述高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路，將所述第1本機信號與所述高頻信號進行混頻後生成所述第1中頻信號的第1混頻器，以及對所述第1中頻信號進行處理的後級電路。
7.如權利要求6所述的調諧器用輸入電路，其特徵在於，所述後級電路包括生成將所述第1中頻信號進行檢波時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻而將所述第1中頻信號進行檢波的檢波電路。
8.如權利要求6所述的調諧器用輸入電路，其特徵在於，所述後級電路包括生成將所述第1中頻信號變換為第2中頻信號時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻生成所述第2中頻信號的第2混頻器。
9.如權利要求6所述的調諧器用輸入電路，其特徵在於，還包括控制所述第1本機信號的頻率的鎖相環電路。
10.如權利要求6所述的調諧器用輸入電路，其特徵在於，還包括僅使一定頻帶通過的帶阻濾波器。
11.一種半導體裝置，配置在半導體晶片上並具有供給第1高頻信號的第1輸入端及供給第2高頻信號的第2輸入端，其特徵在於，包括半導體晶片，配置在所述半導體晶片上的變換器，所述變換器包括生成將所述第1及第2高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路和將所述第1本機信號和所述第1高頻信號及所述第2高頻信號進行混頻生成所述第1中頻信號的第1混頻器，以及配置在所述半導體晶片上的對所述第1中頻信號進行處理的後級電路。
12.如權利要求11所述的半導體裝置，其特徵在於，所述後級電路包括生成將所述第1中頻信號進行檢波時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻而將所述第1中頻信號進行檢波的檢波電路。
13.如權利要求11所述的半導體裝置，其特徵在於，所述後級電路包括生成將所述第1中頻信號變換為第2中頻信號時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻生成所述第2中頻信號的第2混頻器。
14.如權利要求11所述的半導體裝置，其特徵在於，還包括配置在所述半導體晶片上的控制所述第1本機信號的頻率的鎖相環電路。
15.如權利要求11所述的半導體裝置，其特徵在於，還包括僅使一定頻帶通過的帶阻濾波器。
16.一種半導體裝置，配置在半導體晶片上並具有供給高頻信號的第1輸入端及在所述半導體晶片外部進行交流接地的第2輸入端，其特徵在於，包括半導體晶片，配置在所述半導體晶片上的變換器，所述變換器包括生成將所述高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路和將所述第1本機信號與所述高頻信號進行混頻後生成所述第1中頻信號的第1混頻器，以及配置在所述半導體晶片上的對所述第1中頻信號進行處理的後級電路。
17.如權利要求16所述的半導體裝置，其特徵在於，所述後級電路包括生成將所述第1中頻信號進行檢波時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻而將所述第1中頻信號進行檢波的檢波電路。
18，如權利要求16所述的半導體裝置，其特徵在於，所述後級電路包括生成將所述第1中頻信號變換為第2中頻信號時使用的第2本機信號的第2本機振蕩電路，以及將所述第2本機信號與所述第1中頻信號進行混頻生成所述第2中頻信號的第2混頻器。
19.如權利要求16所述的半導體裝置，其特徵在於，還包括配置在所述半導體晶片上的控制所述第1本機信號的頻率的鎖相環電路。
20.如權利要求16所述的半導體裝置，其特徵在於，還包括僅使一定頻帶通過的帶阻濾波器。
全文摘要
本發明揭示一種調諧器用輸入電路，具有供給第1高頻信號的第1輸入端及供給第2高頻信號的第2輸入端，包括變換器，所述變換器包括生成將所述第1及第2高頻信號變換為第1中頻信號時使用的第1本機信號的第1本機振蕩電路，將所述第1本機信號和所述第1高頻信號及所述第2高頻信號進行混頻生成所述第1中頻信號的第1混頻器，以及對所述第1中頻信號進行處理的後級電路。
文檔編號H03D7/00GK1412942SQ02147538
公開日2003年4月23日 申請日期2002年10月11日 優先權日2001年10月12日
發明者市村和也 申請人:株式會社東芝