一種可編程的非交疊時鐘產生電路及其工作方法
2024-02-19 11:59:15 2
專利名稱：一種可編程的非交疊時鐘產生電路及其工作方法
技術領域：
本發明涉及一種可編程的非交疊時鐘產生電路及其工作方法，屬於時鐘信號產生電路的技術領域。
背景技術：
非交疊時鐘常應用於開關電容電路和電荷泵(charge pump)等電路中。非交疊時鐘電路產生非交疊時鐘，控制節點不會同時被兩個電壓驅動，產生提前關斷的時鐘，以減少電荷注入效應的影響。圖1為非交疊時鐘的時序圖，b的上升沿出現在a下降沿到達tl後，a的上升沿出現在b的下降沿到達t2後，a, b兩者正沿脈寬期間無高電平重疊區域，其中，tl，t2為非交疊時間。延時是由緩衝模塊產生的，產生延時的緩衝模塊有多種實現方法:1)以反相器實現延時，見圖2 ;2)以電容和反相器共同實現延時，見圖3中；3)以RC單元和反相器共同實現延時，見圖4。如圖5所示，現有的非交疊時鐘產生電路括反相器3、或非門1、2、延時模塊4、5。當輸入時鐘為高電平「I」時，或非門I的輸出為低電平「0」，經過延時模塊4延時後送到或非門2，而輸入時鐘經過反相器3後由高電平「I」變為低電平「0」，兩個低電平經過或非門2後輸出高電平「 I」，經延時模塊5輸出高電平「 I」 ；當輸入時鐘為低電平「O」時，輸入時鐘經反相器3後變為高電平「1」，經或非門2後輸出低電平「0」，該低電平經延時模塊5後輸出低電平「0」，而或非門I 一個輸入端為低電平「0」，另一端仍保持輸入時鐘高電平(上一個狀態)時時鐘輸出端的輸出高電平「1」，使得或非門I的輸出為低電平「0」，經延時模塊4後輸出低電平「0」，此種情況下輸出時鐘輸出端clka和時鐘輸出端clkb都為低電平「O」 ；還是在輸入時鐘為低電平「O」時，時鐘輸出端clkb為低電平「0」，而對於另一支路，當時鐘輸出端clkb為低電平「O」而不再保持輸入時鐘為高電平「I」時的高電平「I」時，或非門I的兩個輸入端都為低電平「0」，或非門I的輸出就會變為高電平「1」，經延時模塊4延時後時鐘輸出端clka為高電平「 I」 ；當輸入時鐘再次變為高電平「I」時，或非門I的一個輸入端為高電平「1」，輸出必為低電平「0」，經延時模塊4後時鐘輸出端Clka為低電平「0」，輸入時鐘經反相器3後由高電平「I」變為低電平「O」輸入到或非門2，或非門2另一個輸入仍為高電平「1」，此高電平是保持的上一狀態即輸入時鐘為O時的時鐘輸出端clka輸出的高電平「I」,所以輸出為低電平「0」，經延時模塊5後時鐘輸出端clkb為低電平「O」;還是在輸入時鐘為高電平「I」時，當或非門2的另一輸入端不再保持上一狀態即輸入時鐘為O時的時鐘輸出端clka輸出的高電平「I」的時候，此端輸入為低電平「0」，這時，或非門2的兩個輸入都為低電平「0」，輸出為高電平「1」，經延時模塊5後輸出時鐘輸出端clkb為高電平「I」。由以上的分析可知不會產生兩個輸出時鐘輸出端clka和時鐘輸出端clkb同時為高電平「I」的情況，從而該電路能產生非交疊時鐘。然而，上述現有的非交疊時鐘產生電路產生的非交疊時鐘延時是固定的，然而在實際中卻希望非交疊時鐘產生電路能夠根據輸入時鐘信號的頻率不同而改變延時。
發明內容
針對現有技術的不足，本發明提供一種可編程的非交疊時鐘產生電路。本發明還提供一種上述電路的工作方法。本發明的技術方案如下:一種可編程的非交疊時鐘產生電路，包括兩條信號支路和反相模塊3，所述兩條信號支路中的支路A，包括串聯連接的邏輯模塊11、延時模塊12和選擇控制模塊13，所述選擇控制模塊13與信號輸出端clka相連；所述兩條信號支路中的支路B，包括串聯連接的邏輯模塊21、延時模塊22和選擇控制模塊23，所述選擇控制模塊23和信號輸出端clkb相連；信號輸入端elk與反相模塊3的輸入端和邏輯模塊11的一個輸入端相連，所述邏輯模塊11的另一個輸入端與信號輸出端clkb相連；所述反相模塊3的輸出端與邏輯模塊21的一個輸入端相連，所述邏輯模塊21的另一個輸入端與信號輸出端clka相連；所述延時模塊12包括串聯的η個延時單元；所述選擇控制模塊13包括反饋點選擇模塊131和延時可編程控制模塊132 ;所述可編程控制模塊132包括m個控制端，所述反饋點選擇模塊131包括m個控制位，相鄰延時單元之間設置有串聯節點η-1個，所述串聯節點(即反饋點)分別與反饋點選擇模塊131上的輸入端相連，每個延時單元的延時T滿足公式(I)nXT〈(Tclk/2)(I)公式(I)中，n=2~m, m為大於2的整數，T為一個延時單元的延時，Tclk為輸入信號elk的周期。可編程控制模塊132通過對反饋點選擇模塊131的m個控制位進行控制，進而選擇不同數量的延時單元串聯入所述的支路A，從而實現非交疊時間的可編程。所述延時模塊22包括串聯的η個延時單元；所述選擇控制模塊23包括反饋點選擇模塊231和延時可編程控制模塊232 ;所述可編程控制模塊232包括m個控制端，所述反饋點選擇模塊231包括m個控制位，相鄰延時單元之間設置有串聯節點η-1個，所述串聯節點(即反饋點)分別與反饋點選擇模塊231上的輸入端相連，每個延時單元的延時T滿足公式(I)nXT〈(Tclk/2)(I)公式(I)中，n=2~m, m為大於2的整數，T為一個延時單元的延時，Tclk為輸入信號elk的周期。可編程控制模塊232通過對反饋點選擇模塊231的m個控制位進行控制，進而選擇不同數量的延時單元串聯入所述的支路B，從而實現非交疊時間的可編程。例，延時可編程控制模塊132通過對反饋點選擇模塊131的控制位編碼，選擇第il個串聯節點，其中il為大於等於I且小於等於η的整數，則信號在支路A中的總延時為ilXTo 延時可編程控制模塊232分別通過對反饋點選擇模塊231的控制位編碼，選擇第i2個串聯節點，其中i2為大於等於I且小於等於η的整數，則信號在支路B中的總延時為i2XTo根據本發明優選的，選擇控制模塊13為數據選擇器。根據本發明優選的，所述的延時單元包括兩個串聯的反相器。如圖2所示。根據本發明優選的，所述的延時單元包括兩個串聯的反相器，在所述每個反相器的輸出端分別連接一個電容接地。如圖3所示。根據本發明優選的，所述的延時單元包括串聯的RC電路和兩個反相器。如圖4所
/Jn ο根據本發明優選的，所述的反相模塊3為反相器。根據本發明優選的，所述的邏輯模塊11、21均為或非門。根據本發明優選的，所述一種可編程的非交疊時鐘產生電路中邏輯模塊11、21均為與非門，在所述支路A的信號輸出端clka之前還串聯有一個反相器，在所述支路B的信號輸出端clkb之前還串聯有一個反相器。如圖8所不。一種上述可編程的非交疊時鐘產生電路的工作方法，包括步驟如下:I)信號沿信號輸入端Clk輸入至所述可編程的非交疊時鐘產生電路；2)在延時可編程控制模塊132通過對反饋點選擇模塊131的控制位編碼:選擇延時模塊中第il個串聯節點與反饋點選擇模塊131上的輸入端連通，其中il為大於等於I且小於等於η的整數，則信號在支路A中的總延時為ilXT ;在延時可編程控制模塊232通過對反饋點選擇模塊231的控制位編碼:選擇延時模塊中第i2個串聯節點與反饋點選擇模塊231上的輸入端連通，其中i2為大於等於I且小於等於η的整數，則信號在支路B中的總延時為i2XT。本發明的優勢在於:本發明所述的電路改變現有的非交疊時鐘產生電路結構，使其產生非固定的非交疊時鐘延時,根據輸入時鐘信號的頻率不同而改變延時,擴大了所述非交疊時鐘電路的應用範圍。
圖1是非交疊時鐘的時序圖；圖2是由反相器實現的延時單元；圖3是由電容和反相器實現的延時單元；圖4是由RC電路和反相器實現的延時單元；圖5是現有的非交疊時鐘產生電路的原理圖；圖6是本發明的可編程的非交疊時鐘電路的原理圖；圖7是本發明的A支路中延時模塊12中延時單元121_12n分別與反饋點選擇模塊131的連接圖；圖8是本發明的B支路中延時模塊22中延時單元221-22n分別與反饋點選擇模塊231的連接圖；圖9是基於與非門邏輯實現的可編程的非交疊時鐘電路。圖1-7中，1、或非門；2、或非門；3、反相器；4、延時模塊；5、延時模塊；11、邏輯模塊；12、延時模塊；121_12n分別為延時模塊12中的延時單元；13、選擇控制模塊；131、反饋點選擇模塊；132、延時可編程控制模塊。21、邏輯模塊；22、延時模塊；221-22n分別為延時模塊22中的延時單元；23、選擇控制模塊；231、反饋點選擇模塊；232、延時可編程控制模塊。
具體實施例方式下面結合附圖和實施例對本發明進一步說明，但不限於此。實施例1、如圖6、7、8所示。一種可編程的非交疊時鐘產生電路，包括兩條信號支路和反相模塊3，所述兩條信號支路中的支路A，包括串聯連接的邏輯模塊11、延時模塊12和選擇控制模塊13，所述選擇控制模塊13與信號輸出端clka相連；所述兩條信號支路中的支路B，包括串聯連接的邏輯模塊21、延時模塊22和選擇控制模塊23，所述選擇控制模塊23和信號輸出端clkb相連；信號輸入端elk與反相模塊3的輸入端和邏輯模塊11的一個輸入端相連，所述邏輯模塊11的另一個輸入端與信號輸出端clkb相連；所述反相模塊3的輸出端與邏輯模塊21的一個輸入端相連，所述邏輯模塊21的另一個輸入端與信號輸出端clka相連；所述延時模塊12包括串聯的η個延時單元；所述選擇控制模塊13包括反饋點選擇模塊131和延時可編程控制模塊132 ;所述可編程控制模塊132包括m個控制端，所述反饋點選擇模塊131包括m個控制位，相鄰延時單元之間設置有串聯節點η-1個，所述串聯節點(即反饋點)分別與反饋點選擇模塊131上的輸入端相連，每個延時單元的延時T滿足公式(I)
nXT〈(Tclk/2)(I)公式(I)中，n=2~m, m為大於2的整數，T為一個延時單元的延時，Tclk為輸入信號elk的周期。可編程控制模塊132通過對反饋點選擇模塊131的m個控制位進行控制，進而選擇不同數量的延時單元串聯入所述的支路A，從而實現非交疊時間的可編程。所述延時模塊22包括串聯的η個延時單元；所述選擇控制模塊23包括反饋點選擇模塊231和延時可編程控制模塊232 ;所述可編程控制模塊232包括m個控制端，所述反饋點選擇模塊231包括m個控制位，相鄰延時單元之間設置有串聯節點η-1個，所述串聯節點(即反饋點)分別與反饋點選擇模塊231上的輸入端相連，每個延時單元的延時T滿足公式(I)nXT〈(Tclk/2)(I)公式(I)中，n=2~m, m為大於2的整數，T為一個延時單元的延時，Tclk為輸入信號elk的周期。可編程控制模塊232通過對反饋點選擇模塊231的m個控制位進行控制，進而選擇不同數量的延時單元串聯入所述的支路B，從而實現非交疊時間的可編程。所述選擇控制模塊13為數據選擇器。所述的延時單元包括兩個串聯的反相器。如圖2所示。所述的反相模塊3為反相器。所述的邏輯模塊11、21均為或非門。實施例2、一種如實施例1所述的可編程的非交疊時鐘產生電路的工作方法，包括步驟如下:
1)信號沿信號輸入端elk輸入至所述可編程的非交疊時鐘產生電路；2)在延時可編程控制模塊132通過對反饋點選擇模塊131的控制位編碼:選擇延時模塊中第il個串聯節點與反饋點選擇模塊131上的輸入端連通，其中il為大於等於I且小於等於η的整數，則信號在支路A中的總延時為ilXT ;在延時可編程控制模塊232通過對反饋點選擇模塊231的控制位編碼:選擇延時模塊中第i2個串聯節點與反饋點選擇模塊231上的輸入端連通，其中i2為大於等於I且小於等於η的整數，則信號在支路B中的總延時為i2XT。下面結合附圖7對實施例1、2做進一步說明:輸入信號經過反相器3 (反相器有一個輸入端和一個輸出端,功能是對輸入信號取反輸出)接到或非門21的一個輸入端,該或非門21的另一輸入端與信號輸出端clka相連，該或非門21的輸出端接到延時模塊22的輸入端。當輸入信號為高電平「I」時，或非門11的一個輸入端為高電平「1」，由或非門11的功能(當有一個輸入端為高電平時，其輸出為低電平)可得，或非門11的輸出為低電平「0」，經過延時模塊12延時後送到或非門21，而輸入信號經過反相器3後由高電平「I」變為低電平「O」，兩個低電平經過或非門21後輸出高電平「 1」，經延時模塊22輸出高電平「 I」 ；當輸入信號為低電平「O」時，輸入信號經反相器3後變為高電平「1」，經或非門21後必輸出低電平「0」，該低電平經延時模塊22後輸出低電平「0」，而或非門11 一個輸入端為低電平「0」，另一端仍保持輸入信號高電平(上一個狀態)時輸出端clkb為高電平「1」，使得或非門11的輸出為低電平「0」，經延時模塊12後輸出低電平「0」，此種情況下，信號輸出端clka和信號輸出端clkb都為低電平「O」 ;還是在輸入信號為低電平「O」時，信號輸出端clkb必為低電平「0」，而對於另一支路，當信號輸出端clkb為低電平「O」而不再保持輸入信號為高電平「I」時的高電平「1」，或非門11的兩個輸入端都為低電平「0」，或非門11的輸出就會變為高電平「1」，經延時模塊12延時後信號輸出端clka為高電平「I」 ；當輸入信號再次變為高電平「I」時，或非門11的一個輸入端為高電平「1」，輸出必為低電平「0」，經延時模塊12後信號輸出端clka為低電平「0」，輸入信號經反相器3後由高電平「I」變為低電平「O」輸入到或非門21，或非門21另一個輸入仍為高電平「1」，此高電平是保持的上一狀態即輸入信號為O時的信號輸出端clka輸出的高電平「I」,所以輸出為低電平「O」,經延時模塊22後信號輸出端clkb為低電平「O」;還是在輸入信號為高電平「I」時，當或非門21的另一輸入端不再保持上一狀態即輸入信號為O時的信號輸出端clka輸出的高電平「I」的時候，此端輸入為低電平「0」，這時，或非門21的兩個輸入都為低電平「0」，輸出為高電平「1」，經延時模塊22後信號輸出端clkb為高電平「I」。由以上的分析可知不會產生信號輸出端clka和clkb同時為高電平「I」的情況，從而該電路能產生非交疊時鐘。此例中，選擇控制模塊13、23通過選擇反饋點的不同來實現非交疊時間的可編程。設選擇控制模塊13、23的控制位有m位(m為大於2的整數)，n個Delay 單元(n=2~m),則應滿足 n*T〈 (Tclk/2)。實施例3、如實施例1所述的電路，不同之處在於，所述的延時單元包括兩個串聯的反相器，在所述每個反相器的輸出端分別連接一個電容接地。如圖3所示。實施例4、如實施例1所述的電路，不同之處在於，所述的延時單元包括串聯的RC電路和兩個反相器。如圖4所示。實施例5、
如圖9所示。如實施例1所述的電路，不同之處在於，所述一種可編程的非交疊時鐘產生電路中邏輯模塊11、21均為與非門，在所述支路A的信號輸出端clka之前還串聯有一個反相器，在所述支路B的信號輸出端clkb之前還串聯有一個反相器。
權利要求
1.一種可編程的非交疊時鐘產生電路，其特徵在於，該電路包括兩條信號支路和反相模塊(3)，所述兩條信號支路中的支路A，包括串聯連接的邏輯模塊(11)、延時模塊(12)和選擇控制模塊(13)，所述選擇控制模塊(13)與信號輸出端clka相連；所述兩條信號支路中的支路B，包括串聯連接的邏輯模塊(21)、延時模塊(22)和選擇控制模塊(23)，所述選擇控制模塊(23)和信號輸出端clkb相連；信號輸入端elk與反相模塊(3)的輸入端和邏輯模塊(11)的一個輸入端相連，所述邏輯模塊(11)的另一個輸入端與信號輸出端clkb相連；所述反相模塊3的輸出端與邏輯模塊(21)的一個輸入端相連，所述邏輯模塊(21)的另一個輸入端與信號輸出端clka相連； 所述延時模塊(12)包括串聯的η個延時單元；所述選擇控制模塊(13)包括反饋點選擇模塊(131)和延時可編程控制模塊(132);所述可編程控制模塊(132)包括m個控制端，所述反饋點選擇模塊(131)包括m個控制位，相鄰延時單元之間設置有串聯節點η-1個，所述串聯節點(即反饋點)分別與反饋點選擇模塊(131)上的輸入端相連， 每個延時單元的延時T滿足公式(1) nXT〈(Tclk/2)(1) 公式(I)中，n=2~m，m為大於2的整數，T為一個延時單元的延時，Tclk為輸入信號elk的周期。可編程控制模塊(132)通過對反饋點選擇模塊(131)的m個控制位進行控制，進而選擇不同數量的延時單元串聯入所述的支路A，從而實現非交疊時間的可編程； 所述延時模塊(22)包括串聯的η個延時單元；所述選擇控制模塊(23)包括反饋點選擇模塊(231)和延時可編程控制模塊(232);所述可編程控制模塊(232)包括m個控制端，所述反饋點選擇模塊(231)包括m個控制位，相鄰延時單元之間設置有串聯節點η-1個，所述串聯節點(即反饋點)分別與反饋點選擇模塊(231)上的輸入端相連， 每個延時單元的延時T滿足公式(1) nXT〈(Tclk/2)(1) 公式(I)中，n=2~m，m為大於2的整數，T為一個延時單元的延時，Tclk為輸入信號elk的周期。
2.根據權利要求1所述的一種可編程的非交疊時鐘產生電路，其特徵在於，所述選擇控制模塊(13)為數據選擇器。
3.根據權利要求1所述的一種可編程的非交疊時鐘產生電路，其特徵在於，所述的延時單元包括兩個串聯的反相器。
4.根據權利要求1所述的一種可編程的非交疊時鐘產生電路，其特徵在於，所述的延時單元包括兩個串聯的反相器，在所述每個反相器的輸出端分別連接一個電容接地。
5.根據權利要求1所述的一種可編程的非交疊時鐘產生電路，其特徵在於，所述的延時單元包括串聯的RC電路和兩個反相器。
6.根據權利要求1所述的一種可編程的非交疊時鐘產生電路，其特徵在於，所述的反相模塊(3)為反相器。
7.根據權利要求1所述的一種可編程的非交疊時鐘產生電路，其特徵在於，所述的邏輯模塊(11)、( 21)均為或非門。
8.根據權利要求1所述的一種可編程的非交疊時鐘產生電路，其特徵在於，所述一種可編程的非交疊時鐘產生電路中邏輯模塊(11)、(21)均為與非門，在所述支路A的信號輸出端clka之前還串聯有一個反相器，在所述支路B的信號輸出端clkb之前還串聯有一個反相器。
9.一種如權利要求1所述可編程的非交疊時鐘產生電路的工作方法，其特徵在於，該工作方法包括步驟如下: 1)信號沿信號輸入端elk輸入至所述可編程的非交疊時鐘產生電路； 2)在延時可編程控制模塊(132)通過對反饋點選擇模塊(131)的控制位編碼:選擇延時模塊中第il個串聯節點與反饋點選擇模塊(131)上的輸入端連通，其中il為大於等於I且小於等於η的整數，則信號在支路A中的總延時為ilXT ; 在延時可編程控制模塊(232)通過對反饋點選擇模塊(231)的控制位編碼:選擇延時模塊中第i2個串聯節點與反饋點選擇模塊(231)上的輸入端連通，其中i2為大於等於I且小於等於η的整數，則信號 在支路B中的總延時為i2XT。
全文摘要
本發明涉及一種可編程的非交疊時鐘產生電路，包括兩條信號支路和反相模塊(3)，所述兩條信號支路中的支路A，包括串聯連接的邏輯模塊(11)、延時模塊(12)和選擇控制模塊(13)，所述選擇控制模塊(13)與信號輸出端clka相連；所述兩條信號支路中的支路B，包括串聯連接的邏輯模塊(21)、延時模塊(22)和選擇控制模塊(23)，所述選擇控制模塊(23)和信號輸出端clkb相連；本發明所述的電路改變現有的非交疊時鐘產生電路結構，使其產生非固定的非交疊時鐘延時，根據輸入時鐘信號的頻率不同而改變延時，擴大了所述非交疊時鐘電路的應用範圍。
文檔編號H03K3/78GK103138717SQ20131002369
公開日2013年6月5日 申請日期2013年1月22日 優先權日2013年1月22日
發明者周莉, 潘蘆葦, 孫濤, 陳鵬, 高園園 申請人:山東大學