具有不均等工作時限的管線式模/數轉換器的製作方法
2024-02-11 16:06:15
專利名稱：具有不均等工作時限的管線式模/數轉換器的製作方法
技術領域：
本發明有關於一種模/數轉換器，且特別是有關於一種具管線式結構的模/數轉換器。
背景技術：
模/數轉換器(Analog to Digital Conversion)成為一種將模擬信號轉換成數字形式的一種過程。而決定數位訊號的值指的是將部分模擬信號定量化(quantize)，簡稱量化。目前使用於工作頻率較高且應用範圍廣泛的模/數轉換器(Analog to Digital Conversion，ADC)類型為管線式(Pipelinde)模/數轉換器。管線式模/數轉換器特別用於必須要求高速、高解析度之處。因此常用於電信用途，像數字視頻傳輸信號、多種數字傳輸線等。
圖1所示為常規技術的管線式模/數轉換器的方塊圖。請參照圖1，管線式模/數轉換器由多級(stage)的轉換電路100、106、108與解碼器(decoder)105耦接而成，每一級轉換電路100中的模/數子轉換器(Analog to Digital SubConverter，ADSC)110將從前一級取得的模擬信號101取樣(sample)閂鎖以及量化，產生數字位信號103。然後，已量化的數字位信號103再利用乘數/模轉換器(Multiply Digital to Analog Converter，MDAC)115依據參考電壓(Vref)再次轉換還原成已轉換的模擬信號116。利用減法器118，將先前的模擬信號101減去已轉換的模擬信號116得到剩餘的模擬信號117。此剩餘的模擬信號117經由放大器(Amplifier)放大成模擬信號104，並且傳送到下一級。每一級將會一直經由此管線向下重複此程序，以執行模/數轉換。第一級轉換電路106所產生的數字位信號107即為所要轉換的模擬信號的最高有效位(mostsignificant bit，MSB)，亦即二進位數中最左邊的位，對於模/數轉換的二進位數字影響最大。最後一級(第n級)轉換電路108所產生的數字位信號109即為所要轉換的模擬信號的最低有效位(least significant bit，LSB)，亦即二進位數中最右邊的位。
當此模擬信號在第一級轉換電路106已經處理完畢時，剩餘的模擬信號將會直接輸入至第二級作處理，而第一級便能夠處理新輸入的模擬信號，並依此類推至以下的每一級。每級轉換電路100的數字位信號103均會傳遞至解碼器105，則當模擬信號一級一級連續不斷的將數字位信號103傳輸至最後一級轉換電路108時，解碼器105會收集並整理每一級轉換電路100、106、108所產生的每一個數字位信號103、107、109，而產生與初始輸入的模擬信號相對應的最終的數位訊號150。因為每一級轉換器僅解析一個位就將結果輸入到下一級，則前一級的轉換器均在準備解析下一個模擬取樣。若此管線式模/數轉換器為取樣N位的模擬信號，則當第一級模擬取樣完成量化時，必須經過(N/2)+1個時限(timg)周期後，每一個模擬取樣才會完成量化。
在常規技術中，可靠且有效的管線式操作使用非重疊(non-overlapping)的時限(timing)信號。圖2是常規技術的管線式模/數轉換器的部分時序圖。圖2僅顯示出圖1的轉換電路100的時序圖，其他關於圖1的解碼器105等時序並未繪出。請同時參考圖1與圖2，其中A(n)表示一部分的模擬信號，A(n)的虛線箭頭指的是此一部分的模擬信號從上一級的轉換電路傳送至下一級的轉換電路的路徑，T表示為一個時限周期，nT表示目前位於第幾個時限周期中。每一級轉換電路100的時限周期中，均具有兩種時間-取樣時限與放大時限。取樣時限指的是轉換電路100中的ADSC 100作取樣閂鎖並且量化上一級傳送的剩餘的模擬信號101以產生數字位信號103所花費的時間。而放大時限指的是將數字位信號103傳送予MDAC 115進行處理、閂鎖並量化後產生模擬信號116，再將上一級轉換電路傳送的模擬信號101利用減法器118減去模擬信號116而產生模擬信號117，並且將模擬信號117利用放大器120放大輸出成模擬信號104所花費的時間。
非重疊(non-overlapping)的時間信號將時限周期的一半作為取樣時限，時限周期的另一半則為放大時限，也就是每一段的取樣時限與時限周期均等長，而放大時限加上取樣時限則為一個時限周期。因此，放大時限與取樣時限的時間長度均為T/2。以A(n)的模擬信號的傳送路徑為例，此信號於nT時序時，A(n)正經由第(j)級轉換電路100的MDAC 115的信號處理與放大器120的放大輸出，第(j+1)級轉換電路100的ADSC 110也於此時接收第(j)級轉換電路100的放大器120的放大輸出的模擬數據A(n)，因此由第(j)級的放大時限跳至第(j+1)級的取樣時限。於nT+T/2時序時，第(j+1)級轉換電路100將此A(n)信號作MDAC 115的信號處理與放大器120的放大輸出，第(j+2)級轉換電路100的ADSC 110也於此時接收第(j+1)級轉換電路100的放大器120的放大輸出的模擬數據A(n)。以上述步驟依序向下一級的轉換電路致能。
如前述常規的管線式模/數轉換器，在轉換電路100的時限周期的放大時限中，因一部分的時間花費在MDAC 115的信號處理上，而另一部分的時間花費在放大器120的輸出模擬信號上。但取樣時限僅僅於放大器104輸出模擬信號後，取樣、量化的信號方為有效，若利用常規技術的非重疊時間信號，則在取樣時限時必定會等待上一級的MDAC 115處理信號轉換而白白浪費時間，放大器120也因為這段時間無意義的處於致能狀態，而耗損了無謂的電能。
發明內容
本發明的目的就是在提供一種具有不均等工作時限(work timing)的管線式模/數轉換器，利用降低取樣時限(timg)，並相對增加放大時限(timg)以增加模/數轉換效率，以及減少模/數轉換時耗費的電能。
本發明的另一目的是提供一種具有不均等工作時限的管線式模/數轉換方法，利用降低取樣時限，並相對增加放大時限，以增加模/數轉換效率，以及減少模/數轉換時耗費的電能。
本發明提出一種具有不均等工作時限的管線式模/數轉換器，用來取得模擬信號以產生相對應的數位訊號，此管線式模/數轉換器包括多級的轉換電路與解碼器。每一級的轉換電路包括模/數子轉換器、乘數/模轉換器、減法器、以及放大器。模/數轉換器於取樣時限中，取得上一級轉換電路產生的模擬信號，閂鎖並產生數字位信號。之後，將此數字位信號利用乘數/模轉換器依據參考電壓來產生第二模擬信號。將上一級的轉換電路產生的模擬信號經由減法器減去乘數/模轉換器產生的第二模擬信號，以產生一第三模擬信號。最後，利用放大器，放大此第三模擬信號而產生模擬信號，並將模擬信號傳送至下一級的轉換電路，並且持續傳送模擬信號往下一級的轉換電路直到轉換完成。其中，乘數/模轉換器、減法器、以及放大器的運作時間經過此放大時限，運個放大時限與模/數子轉換器內的取樣時限相比之下的時間較長。而解碼器則取得全部的轉換電路內的模/數子轉換器產生的數字位信號，並產生相對應模擬信號的數位訊號。
依照本發明的較佳實施例所述具有不均等工作時限的管線式模/數轉換器，上述的放大時限的時間為取樣時限的時間的三倍。
依照本發明的較佳實施例所述具有不均等工作時限的管線式模/數轉換器，上述的每一個模/數子轉換器可解析1位的位數。
依照本發明的較佳實施例所述具有不均等工作時限的管線式模/數轉換器，上述的每一個模/數子轉換器可解析1.5位的位數。
本發明提出另一種具有不均等工作時限的管線式模/數轉換方法，具有下列步驟經過一個取樣時限，在取樣時限中，取得上一級輸入的模擬信號以轉換乘數位信號。其次，經過一個放大時限，在放大時限中，取得轉換後的數字位信號，將轉換後的數字位信號依據一參考電壓以產生第二模擬信號，將上一級輸入的模擬信號減去第二模擬信號以產生第三模擬信號，最後再將第三模擬信號放大輸入至下一級成為下一級的模擬信號。其中，放大時限的時間長度大於取樣時限的時間長度。反覆經過取樣時限以及放大時限，以重複上述步驟直至數/模轉換完成。
依照本發明的較佳實施例所述具有不均等工作時限的管線式模/數轉換方法，上述的放大時限的時間為取樣時限的時間的三倍。
依照本發明的較佳實施例所述具有不均等工作時限的管線式模/數轉換方法，上述的每一級於取樣時限中轉換的數字位信號為解析1位的位數。
依照本發明的較佳實施例所述具有不均等工作時限的管線式模/數轉換方法，上述的每一級於取樣時限中轉換的數字位信號為解析1.5位的位數。
本發明因利用降低取樣時限的時間長度，相對提高放大時限的長度，將放大時限中的MDAC處理信號時段不與下一階轉換電路的取樣時限重疊，而大幅降低時間的浪費，也由於整個時限周期的縮減，更增加模/數轉換的效率。也因為降低取樣時限的時間長度，消耗電能也因此降低許多。對於提升管道式模/數轉換器的效率與降低電能消耗有很大的功效。
為讓本發明的上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合附圖，詳細說明如下。
圖1所示為常規技術的管線式模/數轉換器的方塊圖。
圖2是常規技術的管線式模/數轉換器的部分時序圖。
圖3是依照本發明一較佳實施例所示的一種管道式模/數轉換器的部分時序圖。
主要元件符號說明100轉換電路101、104、116、117模擬信號103數字位信號105解碼器110模/數轉換器115乘數/模轉換器118減法器120放大器150數位訊號具體實施方式
常規技術的管道式模/數轉換器內的轉換電路的時限周期的放大時限中，因大部分的時間花費在MDAC的信號處理，而另一小部分的時間花費在放大器的輸出模擬信號上，MDAC與放大器同時為開啟狀態。但取樣時限致能期間，僅僅於上一級的放大器輸出模擬信號時所取樣、量化的信息方為正確可用，上一級的MDAC作信號處理時的取樣卻不能夠使用。常規技術的時限周期於取樣時限時必定會等待上一級的MDAC處理信號轉換而白白浪費時間，SADC因此在這段時間內無意義的處於致能狀態，而耗損了無謂的電能。本發明利用縮短取樣時限，相對的增長放大時限，可有效的增加模/數轉換效率。
在此列舉一個較佳實施例以說明本發明，圖3是依照本發明一較佳實施例所繪示的一種管道式模/數轉換器的部分時序圖。圖3僅顯示出管道式模/數轉換器的轉換電路的時序圖，其他關於管道式模/數轉換器的解碼器等時序並未繪出。本實施例的方塊圖與常規技術的方塊圖相同。於本實施例中因演算法的不同，因此每級解析的位數為1位或1.5位。若使用1.5位的每一級轉換電路，則每級的輸出可能為1、0、或-1，並依據以下方程式計算出輸出Dj:Vj+1＝2×Vj-Dj×Vref，Vref為數位訊號的參考電壓。若使用1位的每一級轉換電路，則每級的輸出可能為1或0。請同時參照圖1與圖3，其中A(n)表示一部分的模擬信號，A(n)的虛線箭頭指的是此一部分的模擬信號從上一級的轉換電路傳送至下一級的轉換電路的路徑，T表示為一個時限周期。每一級轉換電路100的時限周期中，均具有兩種時間-取樣時限與放大時限。取樣時限指的是轉換電路100中的ADSC 110作取樣閂鎖並且量化上一級傳送的剩餘的模擬信號101以產生數字位信號103所花費的時間。而放大時限指的是將數字位信號103傳送予MDAC 115作處理並量化後產生模擬信號116，再將上一級轉換電路傳送的模擬信號101利用減法器118減去模擬信號116而產生模擬信號117，並且將模擬信號117利用放大器120放大輸出成模擬信號104所花費的時間。
取樣時限於本實施例中為時限周期的25％，也就是T/4，放大時限於本實施例中為時限周期的75％，也就是3T/4，其中放大時限由於MDAC 115信號處理的時間較久，因此給予較長的時限周期。以A(n)的模擬信號的傳送路徑為例，此信號A(n)於取樣時限中，經過T/4的時間，由第(j)級轉換電路100內的ADSC 110中從第(j-1)級轉換電路100(未示出)取樣得之，並且產生數字位信號103。於放大時限的3T/4的時間中，第(j)級轉換電路100內的MDAC 115將數字位信號103轉換成模擬信號116，並利用減法器118將A(n)的殘餘的模擬信號101減去模擬信號116。再將放大器120致能並放大輸出模擬信號117而產生模擬信號104，之後，進入第(j+1)級轉換電路的取樣時限中，第(j+1)級轉換電路100內的ADSC 110開始取得上一級產生的模擬信號，並且將此模擬信號閂鎖量化，以產生數字位信號103。於第(j+1)級的放大時限的3T/4的時間中，第(j+1)級轉換電路100內的MDAC 115於這段時間將數字位信號103轉換成模擬信號116，並利用減法器118將A(n)的殘餘的模擬信號101減去模擬信號116。再將放大器120致能並放大輸出模擬信號117而產生模擬信號104，之後再進入第(j+2)級轉換電路的取樣時限。如此重複不斷持續下去，直到此模/數轉換完成為止。
另，非理想化的MDAC包括有限的操作放大增益、有限的安定時間、與電容匹配，以上能夠用下列的方程式表示Vrcs＝G*(Vin-VDAC)G=(1+CSCF)(1-e-t)11+1Af]]>其中，(1+Cs/CF)為電壓增益項，第二括弧內的指數項為單一極點操作的放大器的安定時間(T為SC增益的時間常數，此時間常數為操作型放大器開路-3dB的帶寬，並用以決定反饋因子)，第三項與有限的操作增益A與反饋因子f有關。操作型放大器開路-3dB的帶寬的處理必須依據最大的單一傳輸帶寬，並且會在放大器相位中消耗十分多的能量去構成、維持操作型放大器的開路帶寬以達到最大的單一傳輸帶寬來安定輸出要求。本實施例的放大器以單極點的操作型放大器來設計之。在200M取樣/每秒的操作中，每兩個非覆蓋相位間必須小於2.5ns，所以操作型放大器開路帶寬必須要求至1.2GHz已安定於8位解析的0.5位容錯。而在同樣要求下，本發明只需要求至800MHz，如此一來即可達到此要求，更可以節省電能。
綜上所述，本發明因利用降低取樣時限的時間長度，相對提高放大時限的長度，將放大時限中的MDAC處理信號時段不與下一階轉換電路的取樣時限重疊，而大幅降低時間的浪費，也由於整個時限周期的縮減，更增加模/數轉換的效率。也因為降低取樣時限的時間長度，消耗電能也因此降低許多。對於提升管道式模/數轉換器的效率與降低電能消耗有很大的功效。
雖然本發明已以較佳實施例公開如上，然其並非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和範圍的情況下，可進行更動與修改，因此本發明的保護範圍以所提出的權利要求書所限定的範圍為準。
權利要求
1.一種具有不均等工作時限的管線式模/數轉換器，用以取得一模擬信號，以產生相對應的一數位訊號，包括多個級轉換電路，每一個該級轉換電路包括一模/數轉換器，經過一取樣時限，以取得上一級的該級轉換電路產生的該模擬信號，並產生一數字位信號；一乘數/模轉換器，以取得該模/數子轉換器產生的一數字位信號，並將該數字位信號依據一參考電壓以產生一第二模擬信號；一減法器，取得上一級的該級轉換電路產生的該模擬信號以及該乘數/模轉換器產生的該第二模擬信號，將該上一級的該級轉換電路產生的該模擬信號減去該乘數/模轉換器產生的該第二模擬信號，以產生一第三模擬信號；以及一放大器，以取得該減法器產生的該第三模擬信號，並放大輸出該模擬信號以傳送至下一級的該級轉換電路中，其中該乘數/模轉換器、該減法器、以及該放大器的運作時間為一放大時限，該放大時限與該取樣時限相比之下時間較長；以及一解碼器，其取得該多個轉換電路內的該多個模/數子轉換器產生的該多個數字位信號，並產生相對應的該模擬信號的一數位訊號。
2.如權利要求1所述的具有不均等工作時限的管線式模/數轉換器，其中該放大時限的時間為該取樣時限的時間的三倍。
3.如權利要求1所述的具有不均等工作時限的管線式模/數轉換器，其中每一個該多個模/數子轉換器解析1位的位數。
4.如權利要求1所述的具有不均等工作時限的管線式模/數轉換器，其中每一個該多個模/數子轉換器解析1.5位的位數。
5.一種具有不均等工作時限的管線式模/數轉換方法，包括下列步驟經過一取樣時限，於取樣時限中，取得上一級輸入的一模擬信號以轉換成一數字位信號；經過一放大時限，於放大時限中，取得轉換後的該數字位信號，將轉換後的該數字位信號依據一參考電壓以產生一第二模擬信號，將上一級輸入的該模擬信號減去該第二模擬信號以產生一第三模擬信號，最後再將該第三模擬信號放大輸入至下一級成為該模擬信號。其中，該放大時限的時間長度大於該取樣時限的時間長度；以及反覆經過該取樣時限以及該放大時限，以重複上述步驟直至數/模轉換完成。
6.如權利要求5所述的具有不均等工作時限的管線式模/數轉換方法，其中該放大時限的時間為該取樣時限的時間的三倍。
7.如權利要求5所述的具有不均等工作時限的管線式模/數轉換方法，其中每一級於取樣時限中轉換該數字位信號為解析1位的位數。
8.如權利要求5所述的具有不均等工作時限的管線式模/數轉換方法，其中每一級於取樣時限中轉換該數字位信號為解析1.5位的位數。
全文摘要
一種具有不均等工作時限的管線式模/數轉換器，包括多個轉換電路與解碼器。每個轉換電路包括模/數子轉換器、乘數/模轉換器、減法器、以及放大器。其中，模/數子轉換器的運作時間為取樣時限，乘數/模轉換器、減法器、以及放大器的運作時間為放大時限，放大時限與取樣時限相比之下較長。解碼器取得轉換電路內的模/數子轉換器產生的數字位信號，並產生數位訊號。
文檔編號H03M1/12GK1764072SQ20041008695
公開日2006年4月26日 申請日期2004年10月20日 優先權日2004年10月20日
發明者王惠琪 申請人:聯華電子股份有限公司