一種通用異步串行通信控制器的製作方法
2024-02-13 18:41:15
專利名稱：一種通用異步串行通信控制器的製作方法
技術領域：
本發明屬於通用異步串行數據通信領域，涉及一種通用異步串行通信控制器，尤 其是一種包含PCI接口和多路UART控制模塊的通用異步串行通信控制器。
背景技術：
業界廣泛使用的通用異步串行通信控制器大部分為進口晶片，如EXAR公司的 ST16C554、ST16C654、XR16C854以及XR16C864等，此類晶片在實際使用中面臨如下問題一 是通道數最多為4，當系統需要的通道數大於4的話，單片無法滿足要求；二是收發FIFO深 度最大為128位元組，處理器訪問相對頻繁；三是接收FIFO觸發級固定為4級，靈活性相對 較差；四是處理器接口為異步總線，數據吞吐率不高，且在CPCI系統中使用時，需要額外的 PCI控制器，集成度低。高吞吐率UART接口(美國專利7191262)在工業標準16550基礎上，擴展1路輔 助收發通道，增加了與子系統間的吞吐率，但UART通道的性能並沒有提升；一種異步串行 通訊控制器件(中國專利CN101122894A)能夠實現多通道數據通信，完成串口數據路由交 換的功能，但並不能作為通用控制器使用；異步通信控制器(中國專利CN201349219Y)提供 了 485數據通信幀地址自動識別以及收發方向自動控制功能，但控制器通用性差，且性能 有限；異步串行數據線信息收發方法及異步串行收發器(中國專利CN101383819A)提出一 種定量收發非字符信息的方法與相應的異步串行收發器，功能相對專用，不能作為通用控 制器使用。業界通用異步串行通信控制器以及相關專利成果已不能滿足高性能、小型化系統 應用需求。
發明內容
本發明針對實際系統需求，以及現有控制器與成果的不足，提出一種多通道、大數 據緩存、使用靈活、高吞吐率的通用異步串行通信控制器。本發明的目的在於克服上述現有技術的缺點，提供一種通用異步串行通信控制 器，該控制器由雙向IO處理模塊、PCI從控制器、內部總線接口、中斷管理、一通道UART控 制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART 控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊構成；所 述雙向IO處理模塊用於實現外部PCI總線信號與內部PCI從控制器信號的接口，將PCI從 控制器相應的輸入輸出信號合併成PCI總線的雙向信號；所述PCI從控制器模塊用於實現 PCI總線的協議控制，將PCI總線操作轉換成本地總線操作，完成與PCI總線的數據交換； 所述內部總線接口模塊用於將PCI從控制器本地總線操作轉換成標準的片內總線操作，對 連接在片內總線上的中斷管理模塊、一通道UART控制模塊、二通道UART控制模塊、三通道 UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通 道UART控制模塊和八通道UART控制模塊進行尋址訪問；所述中斷管理模塊用於對一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通 道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊輸 出的8路中斷進行管理，並將中斷輸出給PCI從控制器，以申請PCI總線中斷服務；所述一 通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、 五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模 塊分別用於各UART通道數據通信的協議控制。所述一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道 UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通 道UART控制模塊的結構相同，都是由內部總線接口、控制/狀態寄存器、發送控制、接收控 制、波特率時鐘產生、Modem控制、中斷控制、發送FIFO、發送移位寄存器、接收FIFO、接收移 位寄存器和485控制模塊構成；所述內部總線接口模塊用於實現與外部數據交換；所述控 制/狀態寄存器模塊用於設置模塊功能，以及返回工作狀態；所述發送控制模塊根據數據 格式設置，給字節數據添加起始位、校驗位和停止位，組成發送字符，並按照數據波特率設 置，控制發送字符數據由發送埠輸出；所述接收控制模塊用於監測接收端狀態，在採樣到 有效起始位時，開始接收數據，並完成校驗以及有效數據存儲，如果檢測到校驗錯、幀錯或 Break條件時，保存狀態；所述波特率時鐘產生模塊根據分頻設置，對系統時鐘進行分頻， 產生波特率時鐘，用於數據發送與接收；所述Modem控制模塊用於Modem控制信號的產生與 狀態監測；所述中斷控制模塊根據中斷屏蔽設置以及模塊工作狀態，完成中斷的產生和清 除；所述發送FIFO為512位元組的發送數據緩衝；所述發送移位寄存器用於將當前發送字節 數據串行移位輸出；所述接收FIFO為512位元組的接收數據緩衝，並為每個單元提供3位的 錯誤標誌；所述接收移位寄存器用於將串口上的數據移位輸入，實現串並轉換；所述485控 制模塊根據控制器狀態，在發送數據時輸出有效的方向控制信號，用於共享總線通信時，外 部收發器輸出三態門的控制，以及接收使能控制。本發明的通用異步串行通信控制器，其功能具體包括提供33M/32位PCI總線接 口、八通道高性能UART數據通信、以及內部中斷管理等。控制器內部各UART通道相互獨立，但功能相同，具體包括512位元組發送FIFO ； 512位元組接收FIF0(各單元還具有3位錯誤標誌)；支持發送/接收FIFO復位；接收FIFO觸 發級具有固定和自定義兩種配置方式；獨立的發送和接收控制；串行數據格式可編程(數 據位可設置為5、6、7或8位寬，停止位可設置為1、1.5或2位寬)；數據校驗可編程(無校 驗、奇校驗、偶校驗或粘連校驗四種形式)；數據波特率可編程；支持Modem信號控制與檢 測；支持多種錯誤狀態報告(接收FIFO溢出、校驗錯和幀錯)；支持Break條件產生與檢測； 支持內部自環測試；支持5種類型中斷(接收線狀態、接收數據有效、超時、發送緩衝空以及 Modem狀態)；提供簡單的中斷屏蔽與管理功能；支持485半雙工數據通信和方向控制；提 供485接收使能控制等。為了實現上述功能，控制器主要由12個模塊組成，具體包括雙向10處理、PCI從 控制器、內部總線接口、中斷管理、UART控制模塊1-8。雙向10處理模塊主要用於實現外部 PCI總線信號與內部PCI從控制器信號的接口，將PCI從控制器相應的輸入輸出信號合併 成PCI總線的雙向信號；PCI從控制器模塊主要用於實現PCI總線的協議控制，將PCI總線 操作轉換成本地總線操作，完成與PCI總線的數據交換；內部總線接口模塊主要用於將PCI從控制器本地總線操作轉換成標準的片內總線操作，對連接在片內總線上的中斷管理模塊 以及UART控制模塊1-8進行尋址訪問；中斷管理模塊主要用於對UART控制模塊1_8輸出 的8路中斷進行管理，並將中斷輸出給PCI從控制器，以申請PCI總線中斷服務；UART控制 模塊1-8主要分別用於各UART通道數據通信的協議控制。UART控制模塊作為實現通用異步串行通信的核心，主要由12個子模塊組成，具體 包括內部總線接口、控制/狀態寄存器、發送控制、接收控制、波特率時鐘產生、Modem控 制、中斷控制、發送FIFO、發送移位寄存器、接收FIFO、接收移位寄存器、485控制。內部總線 接口模塊主要用於實現與外部數據交換；控制/狀態寄存器模塊主要用於設置模塊功能， 以及返回工作狀態；發送控制模塊主要根據數據格式設置，給字節數據添加起始位、校驗 位和停止位，組成發送字符，並按照數據波特率設置，控制發送字符數據由發送埠輸出； 接收控制模塊主要用於監測接收端狀態，在採樣到有效起始位時，開始接收數據，並完成校 驗以及有效數據存儲，如果檢測到校驗錯、幀錯或Break條件時，保存狀態；波特率時鐘產 生模塊主要根據分頻設置，對系統時鐘進行分頻，產生波特率時鐘，用於數據發送與接收； Modem控制模塊主要用於Modem控制信號的產生與狀態監測；中斷控制模塊主要根據中斷 屏蔽設置以及模塊工作狀態，完成中斷的產生和清除；發送FIFO為512位元組的發送數據緩 衝；發送移位寄存器用於將當前發送字節數據串行移位輸出；接收FIFO為512位元組的接收 數據緩衝，並為每個單元提供3位的錯誤標誌；接收移位寄存器用於將串口上的數據移位 輸入，實現串並轉換；485控制模塊主要根據控制器狀態，在發送數據時輸出有效的方向控 制信號，用於共享總線通信時，外部收發器輸出三態門的控制，以及接收使能控制等。本發明所能達到的效果具體包括(1)本發明中UART通道數為8，應用覆蓋面比四通道的控制器更廣；(2)本發明中各UART通道的收發FIFO深度為512位元組，處理器訪問頻率比業界控 制器至少降低4倍；(3)本發明中接收FIFO觸發級可固定為4級，也可由用戶自定義為0-511，且支持 共享485總線通信和接收使能控制，使用靈活；(4)本發明中處理器接口為PCI總線，集成度高、易於系統集成，且數據吞吐率高， 最高達132MB/s。
圖1是本發明中控制器的結構框圖；圖2為本發明控制器中UART模塊的結構框圖。
具體實施例方式下面結合附圖對本發明做進一步詳細描述參見圖1、2，根據本發明的內容，設計詳細實現方案。控制器結構如圖1所示，1為雙向10處理模塊、2為PCI從控制器模塊、3為內部 總線接口模塊、4為中斷管理模塊、5為一通道UART控制模塊、6為二通道UART控制模塊、7 為三通道UART控制模塊、8為四通道UART控制模塊、9為五通道UART控制模塊、10為六通 道UART控制模塊、11為七通道UART控制模塊、12為八通道UART控制模塊、13為PCI總線信號、14為內部總線信號、15為一通道UART接口信號、16為二通道UART接口信號、17為三 通道UART接口信號、18為四通道UART接口信號、19為五通道UART接口信號、20為六通道 UART接口信號、21為七通道UART接口信號、22為八通道UART接口信號。控制器通過PCI總線信號13與外部PCI主設備交互；雙向IO處理模塊1對PCI 從控制器模塊2的部分信號進行雙向處理，並由PCI總線信號13與外部連接；PCI從控制 器模塊2的本地總線與內部總線信號14的橋接則通過內部總線接口模塊3實現；中斷管理 模塊4、一通道UART控制模塊5、二通道UART控制模塊6、三通道UART控制模塊7、四通道 UART控制模塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道UART控制模塊 11和八通道UART控制模塊12則通過內部總線信號14與內部總線接口模塊3連接；一通 道UART控制模塊5、二通道UART控制模塊6、三通道UART控制模塊7、四通道UART控制模 塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道UART控制模塊11和八通 道UART控制模塊12輸出中斷由中斷管理模塊4統一管理，並輸出給PCI從控制器模塊2 ； UART通道1-8分別由一通道UART控制模塊5、二通道UART控制模塊6、三通道UART控制 模塊7、四通道UART控制模塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道 UART控制模塊11和八通道UART控制模塊12通過一通道UART接口信號15、二通道UART接 口信號16、三通道UART接口信號17、四通道UART接口信號18、五通道UART接口信號19、 六通道UART接口信號20、七通道UART接口信號21、八通道UART接口信號22與外部收發 電路連接。雙向IO處理模塊1、PCI從控制器模塊2和內部總線接口模塊3的主要作用是將 PCI總線操作轉換成內部總線操作，這部分邏輯按照PCI V2. 1和Wishbone VB. 3標準規範 進行設計；中斷管理模塊4為八通道中斷管理，採用兼容A8259設計。一通道UART控制模塊5、二通道UART控制模塊6、三通道UART控制模塊7、四通道 UART控制模塊8、五通道UART控制模塊9、六通道UART控制模塊10、七通道UART控制模塊 11和八通道UART控制模塊12的結構相同，如圖2所示，23為內部總線接口模塊、24為發送 控制模塊、25為512位元組的發送FIF0、26為發送移位寄存器、27為波特率時鐘產生模塊、28 為512位元組的接收FIF0、29為接收移位寄存器、30為接收控制模塊、31為控制/狀態寄存 器模塊、32為中斷控制模塊、33為Modem控制模塊、34為485控制模塊、35為串口發送端、 36為波特率時鐘輸出、37為串口接收端、38為Modem發送請求信號、39為Modem數據終端 準備好信號、40為Modem允許發送信號、41為Modem數據裝置準備好信號、42為Modem響鈴 標識信號、43為Modem數據載體檢測信號、44為485輸出使能信號。波特率時鐘產生模塊27根據控制/狀態寄存器模塊31的設置，對內部總線信號 14中的時鐘進行分頻，產生需要的波特率時鐘，由波特率時鐘輸出36輸出，並提供給接收 控制模塊30和發送控制模塊24用於串行數據收發；待發送數據通過內部總線信號14、內 部總線接口模塊23存入512位元組的發送FIFO 25，發送控制模塊24根據控制/狀態寄存器 模塊31的相應設置，將512位元組的發送FIFO 25頂層數據取到發送移位寄存器26中，添加 相應的起始位、校驗位和停止位，通過發送移位寄存器26串行移位由串口發送端35輸出； 接收控制模塊30根據控制/狀態寄存器模塊31的相關設置，通過接收移位寄存器29將串 口接收端37輸入信號進行檢測，並將有效數據存入512位元組的接收FIFO 28，數據接收過程 產生的各種狀態存入控制/狀態寄存器模塊31中相應的寄存器，512位元組的接收FIFO 28中的有效數據通過內部總線信號14和內部總線接口模塊23讀出；外部可以通過內部總線 信號14和內部總線接口模塊23對控制/狀態寄存器模塊31內部寄存器進行訪問衝斷控 制模塊32根據控制/狀態寄存器模塊31中寄存器位狀態，由內部總線接口模塊23和內部 總線信號14輸出中斷請求；Modem控制模塊33根據控制/狀態寄存器模塊31中相應寄存 器位狀態，輸出Modem發送請求信號38和Modem數據終端準備好信號39，並檢測Modem允 許發送信號40、Modem數據裝置準備好信號41、Modem響鈴標識信號42和Modem數據載體 檢測信號43狀態，存入控制/狀態寄存器模塊31中相應的寄存器；485控制模塊34根據 控制/狀態寄存器模塊31設置以及發送狀態，由485輸出使能信號44控制485輸出使能。根據上述方案，用Verilog HDL語言對控制器的邏輯設計進行描述，並完成邏輯綜 合與布局布線；同時，設計一款CPCI驗證板，將控制器設計映射到可編程邏輯器件中實現， 並對控制器的功能進行測試。測試結果表明本發明具有很好的可實施性，且性能滿足預期。以上內容是結合具體的優選實施方式對本發明所作的進一步詳細說明，不能認定 本發明的具體實施方式
僅限於此，對於本發明所屬技術領域的普通技術人員來說，在不脫 離本發明構思的前提下，還可以做出若干簡單的推演或替換，都應當視為屬於本發明由所 提交的權利要求書確定專利保護範圍。
權利要求
一種通用異步串行通信控制器，其特徵在於該控制器由雙向IO處理模塊、PCI從控制器、內部總線接口、中斷管理、一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊構成；所述雙向IO處理模塊用於實現外部PCI總線信號與內部PCI從控制器信號的接口，將PCI從控制器相應的輸入輸出信號合併成PCI總線的雙向信號；所述PCI從控制器模塊用於實現PCI總線的協議控制，將PCI總線操作轉換成本地總線操作，完成與PCI總線的數據交換；所述內部總線接口模塊用於將PCI從控制器本地總線操作轉換成標準的片內總線操作，對連接在片內總線上的中斷管理模塊、一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊進行尋址訪問；所述中斷管理模塊用於對一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊輸出的8路中斷進行管理，並將中斷輸出給PCI從控制器，以申請PCI總線中斷服務；所述一通道UART控制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊分別用於各UART通道數據通信的協議控制。
2.如權利要求1所述一種通用異步串行通信控制器，其特徵在於所述一通道UART控 制模塊、二通道UART控制模塊、三通道UART控制模塊、四通道UART控制模塊、五通道UART 控制模塊、六通道UART控制模塊、七通道UART控制模塊和八通道UART控制模塊的結構相 同，都是由內部總線接口、控制/狀態寄存器、發送控制、接收控制、波特率時鐘產生、Modem 控制、中斷控制、發送FIFO、發送移位寄存器、接收FIFO、接收移位寄存器和485控制模塊 構成；所述內部總線接口模塊用於實現與外部數據交換；所述控制/狀態寄存器模塊用於 設置模塊功能，以及返回工作狀態；所述發送控制模塊根據數據格式設置，給字節數據添加 起始位、校驗位和停止位，組成發送字符，並按照數據波特率設置，控制發送字符數據由發 送埠輸出；所述接收控制模塊用於監測接收端狀態，在採樣到有效起始位時，開始接收數 據，並完成校驗以及有效數據存儲，如果檢測到校驗錯、幀錯或Break條件時，保存狀態；所 述波特率時鐘產生模塊根據分頻設置，對系統時鐘進行分頻，產生波特率時鐘，用於數據發 送與接收；所述Modem控制模塊用於Modem控制信號的產生與狀態監測；所述中斷控制模 塊根據中斷屏蔽設置以及模塊工作狀態，完成中斷的產生和清除；所述發送FIFO為512字 節的發送數據緩衝；所述發送移位寄存器用於將當前發送字節數據串行移位輸出；所述接 收FIFO為512位元組的接收數據緩衝，並為每個單元提供3位的錯誤標誌；所述接收移位寄 存器用於將串口上的數據移位輸入，實現串並轉換；所述485控制模塊根據控制器狀態，在 發送數據時輸出有效的方向控制信號，用於共享總線通信時，外部收發器輸出三態門的控 制，以及接收使能控制。
全文摘要
本發明公開了一種通用異步串行通信控制器，該控制器由雙向IO處理模塊、PCI從控制器、內部總線接口、中斷管理、1-8通道UART控制模塊構成；所述雙向IO處理模塊用於實現外部PCI總線信號與內部PCI從控制器信號的接口，將PCI從控制器相應的輸入輸出信號合併成PCI總線的雙向信號；本發明應用覆蓋面比四通道的控制器更廣；各UART通道的收發FIFO深度為512位元組，處理器訪問頻率比業界控制器至少降低4倍；且支持共享485總線通信和接收使能控制，使用靈活；處理器接口為PCI總線，集成度高、易於系統集成，且數據吞吐率高，最高達132MB/s。
文檔編號H04L29/10GK101986613SQ201010263970
公開日2011年3月16日 申請日期2010年8月26日 優先權日2010年8月26日
發明者劉澤響, 吉偉, 翟雯豔 申請人:中國航天科技集團公司第九研究院第七七一研究所