一種低功耗控制電路及存儲裝置製造方法
2024-01-27 21:33:15 2
一種低功耗控制電路及存儲裝置製造方法
【專利摘要】本發明屬於半導體存儲裝置的電源管理【技術領域】，並提供了一種低功耗控制電路，及其基於該低功耗控制電路的一種具數據掉電保護的存儲裝置。在本發明中公開了一種低功耗控制電路，與NVDIMM中的IC晶片電連接，所述NVDIMM設有儲能裝置；所述低功耗控制電路包括：電連接於儲能裝置的電源管理模塊和電壓轉換模塊以及MCU，所述MCU接收到IC晶片根據內存中數據備份或者恢復的讀寫完成情況向MCU所發送的關斷指令後，至少部分地停止向電壓轉換模塊發送使能信號，以關閉IC晶片所需的輸入工作電壓。通過本發明，可有效地降低計算機在待機狀態下的功耗，降低了IC晶片的核心溫度，並提高了IC晶片的使用壽命。
【專利說明】一種低功耗控制電路及存儲裝置
【技術領域】
[0001]本發明涉及半導體存儲裝置的電源管理【技術領域】，尤其涉及與NVDMM配套使用並用於降低NVDIMM待機功耗的一種低功耗控制電路，以及基於該低功耗控制電路的一種具數據掉電保護的存儲裝置。
【背景技術】
[0002]NVDIMM (Non-volatile DIMM)是集成易失性存儲器(例如:DRAM)和非易失性存儲器(例如:NAND)的一種具數據掉電保護的存儲裝置。其通常設有超級電容，具有在計算機在發生異常掉電時(例如人為誤操作或者市電突發停電)，對DRAM中運行的現場數據，在超級電容的電力供應下，將DRAM的數據備份至NAND中；同時，在計算機重新上電之後，能夠將計算機在發生掉電時後已備份至NAND中的數據重新恢復至DRAM中。
[0003]現有技術中，通常通過IC晶片實現數據的備份及恢復。然而，IC晶片在計算機異常掉電且在數據備份完畢後，以及發生異常掉電後計算機重新開機並完成數據恢復後這兩個狀態下，IC晶片仍然處於工作狀態。
[0004]因此處於工作狀態中的IC晶片仍然會消耗大量的電力，從而降低配置該等NVDIMM (亦即具數據掉電保護功能的半導體數據存儲裝置)的計算機的元數據的安全性；同時，長期持續地向IC晶片供電，也會導致IC晶片的核心溫度過高，從而導致IC晶片發熱量過高，影響IC晶片的使用壽命。
[0005]有鑑於此，有必要對現有技術中與NVDMM相配套使用的待機功耗管理技術予以改進，以解決上述技術缺陷。
【發明內容】
[0006]本發明的目的在於公開一種低功耗控制電路，用於降低NVDMM等具有掉電數據備份以及重新上電後數據能夠恢復至內存中的非易失性存儲器件的控制電路，用以降低NVDMM中的控制晶片(例如IC晶片)在待機時的功耗，以降低IC晶片的發熱量，延長其使用壽命。
[0007]為實現上述發明目的，本發明提供了一種低功耗控制電路，該低功耗控制電路與NVDI麗中的IC晶片電連接，所述NVDI麗設有儲能裝置；
所述低功耗控制電路包括:
電連接於儲能裝置的電源管理模塊和電壓轉換模塊以及MCU，所述MCU接收到IC晶片根據內存中數據備份或者恢復的讀寫完成情況向MCU所發送的關斷指令後，至少部分地停止向電壓轉換模塊發送使能信號，以關閉IC晶片所需的輸入工作電壓。
[0008]作為本發明的進一步改進，所述低功耗控制電路還包括:與儲能裝置電連接的電源輸出模塊；所述儲能裝置包括充放電接口電路、儲能單元，並通過充放電接口電路至少向電壓轉換模塊輸出直流電。
[0009]作為本發明的進一步改進，所述MCU首先檢測所述電源輸出模塊所輸出的Power-OK的電平跳變信號，然後檢測所述電源輸出模塊所輸出的+5VSB或者PS-0N的電平狀態信號，以判斷是否存在異常掉電，並在異常掉電發生時，MCU向IC晶片發送掉電信號。
[0010]作為本發明的進一步改進，所述電壓轉化模塊至少包括兩個電壓轉化電路；其中，一個電壓轉換電路向IC晶片輸出1.5V和3.3V的輸入工作電壓，另一個電壓轉換電路向IC晶片輸出1.0VU.2V和1.8V的輸入工作電壓。
[0011]作為本發明的進一步改進，所述關斷指令包括:部分關斷指令和全部關斷指令。
[0012]作為本發明的進一步改進，所述電壓轉換模塊或者電源管理模塊包括:DC-DC轉換電路、低壓差線性穩壓器、電荷泵。
[0013]作為本發明的進一步改進，所述電源輸出模塊包括ATX電源模塊。
[0014]作為本發明的進一步改進，所述DC-DC轉換電路包括Buck-Boost變換器。
[0015]作為本發明的進一步改進,所述Buck-Boost變換器包括:隔離型Buck-Boost變換器、自激式Buck-Boost變換器或者級聯型Buck-Boost變換器。
[0016]同時，本發明還公開了一種基於上述第一個發明目的的一種具數據掉電保護的存儲裝置，包括:
若干易失性存儲器、若干非易失性存儲器、與所述易失性存儲器數量相等的多路復用器和一個IC晶片，所述IC晶片包含一種邏輯，所述邏輯在計算機異常掉電時，能夠將數據從易失性存儲器備份至非易失性存儲器，並在計算機重新上電後，能夠將數據從非易失性存儲器恢復至易失性存儲器，
所述存儲裝置還包括如上述所述的低功耗控制電路。
[0017]與現有技術相比，本發明的有益效果是:在本發明中，在計算機異常掉電且數據備份完畢後以及計算機開機後IC晶片控制數據恢復完畢後這兩個狀態下，IC晶片可發送部分關斷指令或者全部關斷指令至MCU，並通過MCU停止向電壓轉換模塊發送使能信號，以關閉IC晶片所需的輸入工作電壓。通過本發明，可有效地降低計算機在待機狀態的功耗，降低了 IC晶片的核心溫度，並提高了 IC晶片的使用壽命。
【專利附圖】
【附圖說明】
[0018]圖1為與數據掉電保護的存儲裝置相互配套使用的一種低功耗控制電路的示意圖；
圖2為圖1中低功耗控制電路一【具體實施方式】的示意圖；
圖3為圖2中充放電接口電路的示意圖；
圖4為電壓轉換電路的示意圖；
圖5為MCU的IO原理圖；
圖6為電壓轉換模塊另一種【具體實施方式】的示意圖；
圖7為計算機異常掉電且數據備份完畢後該低功耗控制電路部分關斷IC晶片輸入工作電壓的邏輯流程圖；
圖8為計算機開機後IC晶片控制數據恢復完畢後該低功耗控制電路全部關斷IC晶片輸入工作電壓的邏輯流程圖。
[0019]其中，說明書附圖中的附圖標記具體說明如下:
低功耗控制電路-100 ;IC晶片-1 ;儲能裝置-2 ;非易失性存儲器-3 ;易失性存儲器-4 ;多路復用器-5 ;H0ST-6 ;電源管理模塊-10 ;電壓轉換模塊-20 ;電壓轉換電路-201、202、203、204、205、206、207 ;MCU_30 ;控制器模塊-11。
【具體實施方式】
[0020]下面結合附圖所示的各實施方式對本發明進行詳細說明，但應當說明的是，這些實施方式並非對本發明的限制，本領域普通技術人員根據這些實施方式所作的功能、方法、或者結構上的等效變換或替代，均屬於本發明的保護範圍之內。
[0021]「實施方式」儘管有時會指同一實施方式,但並非限定於總是指同一實施方式。除非在上下文中特別指出「包括」以及該等詞語應當理解為「包括但不限於」。另外，「此」、「以上」、「以下」和其他相似詞語的使用是基於本申請的整體而言的，而並非針對本申請的某一特定部分的描述。權利要求中使用「或者」一詞，當理解為兩個或者更多的項目時其包含如下含義:所列項目中的任何一個項目中的所有項目。「若干」一詞應當理解為「一個、兩個或者兩個以上的技術特徵或者項目」。「邏輯」一詞指影響一個裝置運行的信號和/或信息，軟體、硬體和固件都可稱之為「邏輯」。
[0022]在闡述本發明各實施例之前，首先對本發明所涉及的技術術語作簡單闡述。
[0023]1、IC晶片的各個輸入工作電壓:
(1)1.0V:主要用於GTP (吉比特收發器)傳輸電路和內部核心電壓；
(2)1.2V:主要用於GTP (吉比特收發器)傳輸中止電路和外部參考電壓；
(3)1.5V:為DRAM的接口工作電壓；
(4)1.8V:為輔助工作電壓，主要為NAND、IC晶片供電；
(5)3.3V:為主要IO接口電壓。
[0024]2、多路復用器:MUX (Multiplexer)是一種高速信號切換裝置，其內部有受外部電壓信號控制的多個高速電子開關，每個高速電子開關的導通或者關閉均與控制信號相互獨立。
[0025]實施例一:
請參圖1至圖5所示的本發明一種低功耗控制電路的一種實施方式。
[0026]在本實施方式中，該低功耗控制電路100與具數據掉電保護的存儲裝置(NVDIMM)相互配套使用。其中，該NVDMM包括:若干易失性存儲器4 (DRAM)、若干非易失性存儲器3(NAND)、與所述易失性存儲器4數量相等的多路復用器5 (MUX)和一個IC晶片I。
[0027]該IC晶片I包含一種邏輯，所述邏輯在計算機異常掉電時，能夠將數據從易失性存儲器4備份至非易失性存儲器3，並在計算機重新上電後，能夠將數據從非易失性存儲器3恢復至易失性存儲器4。
[0028]具體的，該IC晶片I包括FPGA、ASIC或其他具對數據和指令進行處理與邏輯運算的半導體裝置，並優選為ASIC。
[0029]該低功耗控制電路100，與NVDI麗中的IC晶片I電連接，所述NVDI麗設有儲能裝置2。
[0030]具體的，該低功耗控制電路100包括:
電連接於儲能裝置2的電源管理模塊10和電壓轉換模塊20以及MCU30，所述MCU30接收到IC晶片I根據內存(即NVDMM中的DRAM)中數據備份或者恢復的讀寫完成情況向MCU30所發送的關斷指令後，至少部分地停止向電壓轉換模塊20發送使能信號，以關閉IC晶片I所需的輸入工作電壓。
[0031]其中，該關斷指令包括:部分關斷指令和全部關斷指令。當IC晶片I向MCU30發送部分關斷指令後，該MCU30僅保留向負責為IC晶片I輸出1.5V和3.3V工作電壓的電壓轉換模塊20中的電壓轉換電路的使能信號，從而實現切斷其他電壓轉換電路與IC晶片I之間的電力供應，從而使IC晶片I進入低功耗的工作狀態。
[0032]在本實施方式中，該低功耗控制電路100還包括:與儲能裝置2電連接的電源輸出模塊40 ;所述儲能裝置2包括充放電接口電路21、儲能單元22，並通過充放電接口電路21同時向電源管理模塊10和電壓轉換模塊20輸出+5V直流電。
[0033]其中，MCU30首先檢測所述電源輸出模塊40所輸出的Power-OK的電平跳變信號，然後檢測所述電源輸出模塊40所輸出的+5VSB或者PS-ON的電平狀態信號，以判斷是否存在異常掉電，並在異常掉電發生時，MCU30向IC晶片I發送掉電信號，並將該掉電信號發送至IC晶片1，從而在IC晶片I與多路復用器5的控制下，實現DRAM4中的運行的數據備份至NAND3，並在計算機重新上電後將備份至NAND3中的數據重新恢復至DRAM4中。
[0034]具體的，在本實施方式中，該電源輸出模塊40包括ATX電源模塊，並優選為具24pin 輸出的 ATX 電源模塊，其包括 +12V、+3.3V、+5VSB、PS-ON、-12V、GND、+5VDC, -12VDC等多種規格的電源輸出形式。其最主要的特點是通過+5VSB和PS-ON的組合來實現計算機電源的開啟或關閉。所以，只要能控制PS-ON的電平狀態信號，就能夠控制電源的開啟和關閉。其中，+5VSB為待機電壓，當計算機處於待機狀態(Stand-By)時，用以激活或者喚醒計算機。
[0035]我們首先分析正常運行的計算機在發生意外掉電的情況下易失性存儲器3(DRAM)中的數據備份至非易失性存儲器4 (NAND)的過程。
[0036]參圖7與圖8所示，在此過程中，分為兩個「子狀態」。首先是數據備份的第一個「子狀態」，其次是數據備份完成後的第二個「子狀態」。在第一個「子狀態」中，儲能單元22與充放電接口電路21所組成的儲能裝置2會代替電源輸出模塊40，給整個NVDIMM及該低功耗控制電路100供電，並在計算機重新上電後，由電源輸出模塊40經過充放電接口電路21為儲能單元22進行充電。具體的，在本實施方式中，該儲能單元22為五個單個容量為100法拉、額定輸出電壓為2.7?3.0V的超級電容(Super Capacitor)串聯而成。
[0037]當然，也可採用更高輸出電壓規格的若干超級電容，通過並聯或者混聯的形式形成+5V的工作電壓。
[0038]圖3示出了該充放電接口電路21的示意圖。在圖3中，電源輸出模塊40連接限流元件，並在控制器的控制下，通過MOS開關Q3、Q4、Q5向電源管理模塊10、電壓轉換模塊20輸出+5V的工作電壓。
[0039]需要說明的是，為保證計算機在第一次斷電數據備份-恢復的整個過程完畢之後，有充足的時間對儲能單元22中的超級電容進行充電，以備連續出現的第二次異常掉電。MCU30能夠一直把超級電容的剩餘電壓使用到固定的臨界點。具體的，在本實施方式中，該臨界點設置的數值為2.5V。當到達該臨界點後，電源管理模塊10停止向MCU30供電。
[0040]其中，圖4中示出了該電壓轉換電路201、202、203、204、205、206或者207的示意圖。圖4中，EN埠連接MCU30的P0.1埠，並通過C11、R11和R12所組成的反饋電路FB維持該電壓轉換電路201、202、203、204、205、206或者207向IC晶片I所輸出的各種規格的
輸入工作電壓的穩定性。
[0041]為簡化表不,在圖4中僅不出了向IC晶片I所輸出的一種規格的輸入工作電壓，本領域技術人員可以想像到，可根據需要對輸出工作電壓的規格和數量作調整，以滿足IC晶片I所需的各種規格的輸入工作電壓。
[0042]當MCU30檢測到電源輸出模塊40中的Power-OK的下降沿和+5VSB (或者PS-0N)的電平狀態信號，來判斷計算機是異常掉電還是正常關機。具體的，當MCU30檢測到Power-OK有下降沿且+5VSB (或者PS-0N)為高電平時，則認為計算機為正常關機；如果檢測到Power-OK有下降沿且+5VSB (或者PS-0N)為低電平時，則認為計算機為異常掉電。
[0043]當MCU30判定為異常掉電後，MCU30，向電壓轉換電路202發生使能信號Enable-2。參圖2所示，該電壓轉化模塊20包括兩個電壓轉化電路201、202。其中，電壓轉換電路201向IC晶片輸出1.5V和3.3V的輸入工作電壓，電壓轉換電路202向IC晶片輸出1.0V、1.2V和1.8V的輸入工作電壓。然後，MCU30向IC晶片I中的控制器模塊11發送掉電信號。
[0044]當計算機在發生異常掉電後數據備份過程中以及計算機重新上電進行數據恢復的過程中，IC晶片I不會向MCU發送部分關斷指令或者全部關斷指令。此時，MCU30默認為當需要進行數據備份以及數據恢復的過程中，持續地向兩個電壓轉換電路201、202發送使能信號Enable-1和Enable-2 ;並且,IC晶片I通過SM_bus (一種內部總線形式)受控於H0ST6，並與其進行系統狀態以及控制指令的傳輸。當IC晶片I的輸入工作電壓恢復供應後開始工作，具體過程如下所示:
首先，IC晶片I中設置的控制器模塊11從非易失性存儲3中加載IC晶片I正常工作需要的參數，並發送中斷信號給H0ST6，通知H0ST6進行掉電現場保護，H0ST6將工作狀態等信息保存到易失性存儲器4後，發送命令通知IC晶片I的控制器模塊11，控制器模塊11收到該命令後發送掉電信號至MCU30 ;然後，控制器模塊11切換多路復用器5 (MUX)，將易失性存儲器4的使用權從H0ST6切換給IC晶片I ;最後，IC晶片I將易失性存儲器4中的數據備份至非易失性存儲3中。
[0045]當數據備份完成後的第二個「子狀態」中，該IC晶片I能夠發送全部關斷指令給MCU30，MCU30收到該全部關斷指令後，關閉送給電壓轉換電路201、202的使能信號(Enable-l、Enable-2)，從而關閉自電壓轉換電路201、202輸入至IC晶片I的1.0V、1.2V、1.8V、3.3V的輸入工作電壓。此時，控制器模塊11管理IC晶片I進入完全停止工作狀態的低功耗的待機狀態。
[0046]計算機重新上電後，H0ST6讀取IC晶片I中指定寄存器值(即圖7中的標誌位信息)，獲取上次是否異常掉電信息。如果上次為正常關機，則H0ST6正常啟動；否則HOST進入數據恢復狀態，並通知IC晶片I中控制器模塊11進行數據恢復。具體的，控制器模塊11先切換多路復用器5 (MUX)，將易失性存儲器4的使用權從H0ST6切換給IC晶片1，將保存的數據從非易失性存儲3中恢復到該易失性存儲器4中。
[0047]當數據恢復完成後，控制器模塊11將切換多路復用器5 (MUX)，以將易失性存儲器4的使用權切還給H0ST6，然後喚醒H0ST6，H0ST6被喚醒後直接進入上次掉電時的工作狀態。在H0ST6進入正常工作狀態後，H0ST6發送命令至IC晶片I的控制器模塊11，然後通過上述IC晶片I的控制器模塊11發送部分關斷指令至MCU30，由MCU30關閉送給電壓轉換電路202的使能信號(Enable-2)，從而關閉送給IC晶片I的1.0V、1.2V、1.8V的輸入工作電壓。控制器模塊11管理IC晶片I進入低功耗的待機狀態。
[0048]具體的，所述電壓轉換模塊20或者電源管理模塊10包括=DC-DC轉換電路、低壓差線性穩壓器(LDO)、電荷泵(Pump)。更具體的，該DC-DC轉換電路優選為Buck-Boost變換器。
[0049]更進一步的，該Buck-Boost變換器包括:隔離型Buck-Boost變換器、自激式Buck-Boost變換器或者級聯型Buck-Boost變換器,並進一步優選為級聯型Buck-Boost變換器。
[0050]在本實施方式中，可將IC晶片I在待機狀態下的功耗從4W降低為1W，從而使IC晶片I在處於待機狀態的功耗降低75%，從而降低了 IC晶片I的核心溫度，並提高了 IC晶片I的使用壽命。
[0051]需要說明的是，本實施方式中所指出的「HOST」應理解為計算機主機、伺服器主機或其他具有數據邏輯運算處理功能的計算裝置。
[0052]同時，為了進一步地提高數據備份和恢復的速度，節約儲能單元22中電量的消耗，可將IC晶片並行設置多個易失性存儲器4、多個非易失性存儲器3以及多個多路復用器5 (MUX)。
[0053]實施例二:
參圖6所示的本發明一種低功耗控制電路的另一種實施方式。
[0054]本實施方式與實施例一的主要區別在於:在本實施方式中，該電壓轉換模塊20包括五個分別根據MCU30所發送的使能信號Enable-1、Enable-2、Enable-3、Enable-4、Enable-5的電壓轉換電路203、204、205、206、207，並依次分別向IC晶片I輸出規格為
1.5V、3.3V、1.0V、1.2V和1.8V的輸入工作電壓。
[0055]實施例三:
結合參照圖1與圖2所示，在本實施方式中，該低功耗控制電路100不設置電源管理模塊10，同時在電源輸出模塊40中輸出3.3V的直流電，以驅動MCU30的正常工作。
[0056]在本實施方式中，該儲能裝置2的儲能單元22通過充放電接口電路21僅向該電壓轉換模塊20輸出+5V的直流電。
[0057]同時，為確保該MCU30在計算機發生異常掉電時確保其正常工作，可將該MCU30設置為電性連接一輸出電壓為+3.3V的鈕扣電池(未示出)。
[0058]實施例四:
重新結合圖1所示。在本實施方式中示出了一種具數據掉電保護的存儲裝置，包括:若干易失性存儲器4 (DRAM)、若干非易失性存儲器3 (NAND)、與所述易失性存儲器數量4相等的多路復用器5和一個IC晶片I。其中，該IC晶片I包含一種邏輯，該邏輯在計算機發生異常掉電時，能夠將數據從易失性存儲器4備份至非易失性存儲器3 ;並在計算機重新上電後，能夠將數據從非易失性存儲器3恢復至易失性存儲器4。
[0059]在本實施方式中，該存儲裝置還包括如上述實施例一或實施例二或實施例三中任意一種實施方式所述的低功耗控制電路100。
[0060]需要說明是的，本申請所示出的各實施方式僅僅是示範性描述。本領域技術人員可以想到的是，本發明所示出的易失性存儲器4可以是DRAM也可以是SRAM，非易失性存儲器3可為NAND，也可為Fe-RAM、E2PROM或者其他具有掉電後數據存儲功能的存儲裝置。
[0061]上文所列出的一系列的詳細說明僅僅是針對本發明的可行性實施方式的具體說明，它們並非用以限制本發明的保護範圍，凡未脫離本發明技藝精神所作的等效實施方式或變更均應包含在本發明的保護範圍之內。
[0062]對於本領域技術人員而言，顯然本發明不限於上述示範性實施例的細節，而且在不背離本發明的精神或基本特徵的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示範性的，而且是非限制性的，本發明的範圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和範圍內的所有變化囊括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。
[0063]此外，應當理解，雖然本說明書按照實施方式加以描述，但並非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施例中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
【權利要求】
1.一種低功耗控制電路，與NVDI麗中的IC晶片電連接，所述NVDI麗設有儲能裝置；其特徵在於，所述低功耗控制電路包括: 電連接於儲能裝置的電源管理模塊和電壓轉換模塊以及MCU，所述MCU接收到IC晶片根據內存中數據備份或者恢復的讀寫完成情況向MCU所發送的關斷指令後，至少部分地停止向電壓轉換模塊發送使能信號，以關閉IC晶片所需的輸入工作電壓。
2.根據權利要求1所述的低功耗控制電路，其特徵在於，所述低功耗控制電路還包括:與儲能裝置電連接的電源輸出模塊；所述儲能裝置包括充放電接口電路、儲能單元，並通過充放電接口電路至少向電壓轉換模塊輸出直流電。
3.根據權利要求2所述的低功耗控制電路，其特徵在於，所述MCU首先檢測所述電源輸出模塊所輸出的Power-OK的電平跳變信號，然後檢測所述電源輸出模塊所輸出的+5VSB或者PS-ON的電平狀態信號，以判斷是否存在異常掉電，並在異常掉電發生時，MCU向IC晶片發送掉電信號。
4.根據權利要求1所述的低功耗控制電路，其特徵在於，所述電壓轉化模塊至少包括兩個電壓轉化電路；其中，一個電壓轉換電路向IC晶片輸出1.5V和3.3V的輸入工作電壓，另一個電壓轉換電路向IC晶片輸出1.0VU.2V和1.8V的輸入工作電壓。
5.根據權利要求1所述的低功耗控制電路，其特徵在於，所述關斷指令包括:部分關斷指令和全部關斷指令。
6.根據權利要求1所述的低功耗控制電路，其特徵在於，所述電壓轉換模塊或者電源管理模塊包括=DC-DC轉換電路、低壓差線性穩壓器、電荷泵。
7.根據權利要求2所述的低功耗控制電路，其特徵在於，所述電源輸出模塊包括ATX電源模塊。
8.根據權利要求6所述的低功耗控制電路，其特徵在於，所述DC-DC轉換電路包括Buck-Boost 變換器。
9.根據權利要求8所述的低功耗控制電路，其特徵在於，所述Buck-Boost變換器包括:隔離型Buck-Boost變換器、自激式Buck-Boost變換器或者級聯型Buck-Boost變換器。
10.一種具數據掉電保護的存儲裝置，包括: 若干易失性存儲器、若干非易失性存儲器、與所述易失性存儲器數量相等的多路復用器和一個IC晶片，所述IC晶片包含一種邏輯，所述邏輯在計算機異常掉電時，能夠將數據從易失性存儲器備份至非易失性存儲器，並在計算機重新上電後，能夠將數據從非易失性存儲器恢復至易失性存儲器， 其特徵在於，所述存儲裝置還包括如權利要求1至9中任意一項所述的低功耗控制電路。
【文檔編號】G05B19/04GK103777537SQ201410041498
【公開日】2014年5月7日 申請日期:2014年1月28日 優先權日:2014年1月28日
【發明者】劉賢春, 吳有餘, H·F·黃, 李驚雷 申請人:無錫雲動科技發展有限公司