一種通用型測試板及其使用方法

2024-01-30 01:12:15

專利名稱：一種通用型測試板及其使用方法
技術領域：
本發明涉及晶片測試裝置的設計和製作領域，尤其涉及一種通用型測試板 及其使用方法。
背景技術：
目前，晶片生產製作完成之後都需要進行封裝，例如釆用雙列直插式封裝
(DIP),方形扁平式封裝(QFP)或其他類型封裝。不同的晶片封裝類型具有 不同的管腳分布和管腳數。這些封裝好的晶片均要進行功能驗證和測試。在進 行該操作時需要將這些封裝晶片置於特定的測試板上進行測試。常規的測試板， 如

圖1所示，包括兩個連接器2 (connector),兩個電源連接器3以及晶片插座 1。這種類型的測試板針對雙列直插式封裝晶片。進行測試時，將待測試晶片4 置於測試板的具有若干管腳插槽的晶片插座1上，兩個連接器均通過測試專用 的排線與測試機相連後進行測試。針對管腳分布在封裝晶片四個側邊的封裝芯 片的測試板，根據不同的引腳數，相對上述測試板，晶片插座的四邊分布的連 接器數目會有差別。
封裝後晶片的引腳大致分兩類信號引腳和電源引腳，在測試時，這兩類 引腳需要嚴格區分。因為電源引腳需要通過較大的電流，而信號引腳只需要通 過很小的電流。如果不加以區分，測試機就會無法把需要的電源供給給待測芯 片，測試將不能正常進行。常規測試板上的信號通道與電源通道與晶片上的信 號引腳和電源引腳——對應，信號通道通過連接器2與測試才幾相連，電源通道 通過電源連接器3與測試機相連，針對特定的晶片管腳，測試板上的這些通道 就被固定下來。由於待測試的晶片類型有許多，例如靜態存儲晶片(SRAM)， 動態存儲晶片(DRAM),可擦除且可編程的只讀存儲器(EEPROM),快閃記憶體芯 片(flash)等。這些不同晶片，它們的引腳差別很大，電源引腳和信號引腳在 封裝晶片上分布的位置也有很大區別。常規的測試板都是針對特定的類型的芯
3片專門進行設計的，信號通道和電源通道已經被固定下來，這樣即使封裝類型 相同晶片管腳分布的不同仍會導致無法使用相同的測試板。測試板的這種設計 導致了測試板應用的不靈活，針對不同類型的晶片還需要花費大量成本購買不 同類型晶片產品的測試板。

發明內容
本發明的目的在於提供一種通用型測試板以及使用方法，以解決對不同管 腳分布的封裝晶片進行測試時，需要購買專用的測試板的問題。
為解決上述技術問題，本發明的通用型測試板，該測試板除了包括數個具 有兩列插針的連接器，數個具有兩列插針的電源連接器和一個具有若干管腳插 槽的晶片插座，它還包括數個具有數列插針的緩沖連接器和數個具有兩列插針 的電源緩沖連接器。其中，緩沖連接器的插針與晶片插座和連接器相連，電源 緩衝連接器的插針與電源連接器的插針連接。緩沖連接器包括三列插針和一組 接線器，三列插針中的一列插針與晶片插座相連，另一列插針與連接器上的一 列插針——對應連接。與晶片插座相連的緩衝連接器的一列插針通過該組接線 器和與連接器相連的緩沖連接器的一列插針一一連接。
本發明通用型測試板的使用方法，該通用型測試板用於測試具有若干管腳
待測晶片，使用方法包括以下步驟步驟l:將具有若干管腳待測晶片置於晶片 插座上；步驟2:根據待測晶片的管腳分布，對所述緩沖連接器的插針的連接通 道進4亍電源通道酉己置。
進一步地，緩衝連接器包括三列插針和一組接線器，三列插針中的一列插 針與晶片插座相連，另一列插針與連接器相連，與晶片插座相連的一列插針通 過一組接線器和與連接器相連的一列插針一一連接。步驟2中的插針的連接通 道進行電源通道的配置是去掉所述接線器，用跳線將與晶片插座相連的插針與 所述電源緩沖連接器上的插針連接。
與現有的測試板以及測試方法相比，本發明的通用型測試板及其使用方法， 通過對緩衝連接器插針的連接通道進行電源或信號通道的配置，使得待測晶片 無論是電源管腳還是信號引腳均可與緩衝連接器直接相連，不用再受待測晶片 管腳分布的限制。這樣可有效解決不同的晶片需要專用測試板進行測試的問題。
以下結合附圖和具體實施方式
對本發明的通用型測試板以及使用方法作進 一步詳細"^兌明。
圖1為常規測試板結構的示意圖。
圖2為本發明通用型測試板結構示意圖。
圖3為圖2通用型測試板電源通道配置的使用方法的示意圖。
具體實施例方式
目前DIP封裝是晶片封裝中常用的一種封裝類型，以測試DIP封裝類的待 測晶片的通用型測試板為例。請參閱圖2，此通用型測試板包括兩個分別都具有 兩列插針11的連接器2，兩個具有兩列插針ll的電源連接器3，具有若干管腳 插槽的晶片插座1以及兩個具有數列插針11的緩沖連接器13和兩個具有兩列 插針11的電源緩沖連接器6。緩沖連接器13與連接器2和晶片插座1連接，電 源緩衝連接器6與電源連接器3連接。電源緩衝連接器6的插針與電源連接器3 的插針連接。
緩衝連接器13具有三列插針和一組接線器12 (Jumper),其中一列插針lla 與連接器2相連，即與連接器2的一列插針——對應連接；另一列插針llb已 與晶片插座1連接，即與晶片插座1的管腳插槽對應連接好。而與連接器2連 接的插針列lla與與晶片插座1連接的llb通過接線器12來連接。同樣插針列 llc和lld連接方法也一樣。
上述實施例的通用型測試板的使用方法，首先將具有若干管腳的待測晶片 置於具有若干管腳插槽的晶片插座1上。然後根據待測晶片的管腳分布，對緩 衝連接器的插針的連接通道進行電源通道或信號通道配置。
請參閱圖3，測試待測晶片20時，此晶片20置於晶片插座1上。緩沖連接 器13具有三列插針的測試板，其中一列插針lla與連接器2相連，即與連接器 2的一列插針一一對應連接；另一列插針lib已與晶片插座1的管腳插槽對應連 接好。假設晶片20的電源管腳已通過晶片插座1分別與緩衝連接器13的插針 11M7和11c27連接，則需要對緩衝連接器13插針11bl7和llc27的虛線所示 的連接通道C17和連接通道C27進行電源通道配置。需分別去掉連接插針11M7和連接插針llc27的連線器12,然後通過跳線18和19將與已通過晶片插座1 與晶片20的電源管腳相連的緩沖連接器13的插針11bl7和插針11c27與電源緩 衝連接器6上的插針直接連接。為方便晶片的接地管腳的連接，緩衝連接器13 的三列插針中的一列插針可用來接地，這樣只需要通過緩衝連接器13上的接線 器12將緩衝連接器13上的與晶片插座1相連的插針與其上接地的插針連接起 來就可方便實現晶片管腳的接地。
以上實施例僅給出了主要針對雙列直插式封裝晶片的測試板，同樣對其它 類封裝，當管腳數不是很多的情況下，緩沖連接器13和電源緩衝連接器6的插 針的連接通道充足的情況下，也是可以在此通用型測試板進行測試的。當晶片 的引腳數較多的時候，測試板會有三個到四個連接器，針對這種類型的通用型 測試板的緩衝連接器也會有三個到四個或更多。同樣這種通用型測試板的電源 連接器的數目也可能會增多，這樣保證測試時，電源緩沖器的插針連接通道充 足。
通過對緩沖連接器插針的連接通道進行配置，就不用再受封裝晶片管腳分 布的限制，對不同的測試晶片就可採用這種通用型測試板進行測試。其實，目 前DIP在工程應用中是較為常見的晶片封裝類型，DIP封裝類型轉換器(Adapter) 也有很多已面市，釆用它可方便地將其他封裝類型晶片轉換為DIP式。為方便 測試較多管腳的晶片，通用型測試板會保證其有充足的插針連接通道。
權利要求
1、一種通用型測試板，所述測試板包括數個具有兩列插針的連接器，數個具有兩列插針的電源連接器和一個具有若干管腳插槽的晶片插座，其特徵在於，它還包括數個具有數列插針的緩衝連接器和數個具有兩列插針的電源緩衝連接器；所述緩衝連接器的插針與晶片插座和連接器相連，所述電源緩衝連接器的插針與電源連接器的插針連接。
2、 如權利要求1所述的通用型測試板，其特徵在於，所述緩沖連接器包括三列插針和一組接線器，所述三列插針中的一列插針與晶片插座相連，另一列插針與所述連接器的 一列插針——對應連接。
3、 如權利要求2所述的通用型測試板，其特徵在於，所述與晶片插座相連的緩沖連接器上的一列插針通過所述一組接線器與與所述連接器相連的緩衝連接器上的一列插針——對應連接。
4、 如權利要求1所述的通用型測試板的使用方法，所述通用型測試板用於測試具有若干管腳的待測晶片，其特徵在於，它的^f吏用方法包括以下步驟步驟1:將所述具有若干管腳的待測晶片置於具有若干插槽的晶片插座上；步驟2:根據所述待測晶片的管腳分布，對所述緩衝連接器的插針的連接通道進行電源通道配置。
5、 如權利要求4所述的使用方法，其特徵在於，所述緩沖連接器包括三列插針和一組接線器，所述三列插針中的一列插針與晶片插座相連，另一列插針與連接器相連，所述與晶片插座相連的一列插針通過所述一組接線器和與所述連接器相連的一列插針一一對應連接。
6、 如權利要求5所述的使用方法，其特徵在於，所述步驟2中的插針的連接通道進行電源通道的配置是去掉所述接線器，用跳線將與晶片插座相連的插針與所述電源緩沖連接器上的插針連接。
全文摘要
本發明的通用型測試板以及測試方法，該通用型測試板可用於測試管腳分布不同的封裝晶片，它除了包括數個具有兩列插針的連接器，數個具有兩列插針的電源連接器和晶片插座，還包括數個緩衝連接器和數個電源緩衝連接器。緩衝連接器與晶片插座和連接器相連，電源緩衝連接器與電源連接器相連。在本發明的測試板上對晶片進行測試時，根據測試晶片管腳的分布，對緩衝連接器插針的連接通道進行電源通道或信號通道的配置。通過該方法使得本發明的測試板可測各種管腳分布不同的封裝晶片，使得在測試特定管腳分布的晶片時，不需要專用的測試板，這樣可有效解決晶片測試的經濟成本。
文檔編號G01R31/28GK101464490SQ20071017242
公開日2009年6月24日 申請日期2007年12月17日 優先權日2007年12月17日
發明者何蓮群, 劉雲海 申請人:中芯國際集成電路製造(上海)有限公司