聯合生成矩陣和校驗矩陣的ldpc編碼器和編碼方法
2024-01-22 03:02:15
專利名稱：聯合生成矩陣和校驗矩陣的ldpc編碼器和編碼方法
技術領域：
本發明涉及近地太空數據通信領域，特別涉及一種CCSDS近地通信系統中QC-LDPC碼編碼器的高效實現方法。
背景技術：
由於在傳輸信道中存在的各種失真和噪聲會對發送信號產生幹擾，接收端不可避免地會出現數位訊號產生誤碼的情況。為了降低誤碼率，需要採用信道編碼技術。低密度奇偶校驗(Low-Density Parity-Check, LDPC)碼以其逼近Shannon限的優異性能成為信道編碼領域的研究熱點。準循環LDPC碼(Quasic-LDPC，QC-LDPC)碼是一種特殊的LDPC碼,其編碼可採用移位寄存器加累加器(Shift-Register-Adder-Accumulator，SRAA)加以實現。SRAA法是利用生成矩陣G進行編碼。QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gi,」(I彡i彡a, I彡j彡t)構成的陣列，t=a+c。與信息向量對應的一部分生成矩陣是單位矩陣，與校驗向量對應的其餘部分生成矩陣是高密度矩陣。並行SRAA法完成一次編碼需要b+t個時鐘周期,需要(ac+t)b個寄存器、acb個二輸入與門和acb個二輸入異或門。CCSDS 近地通信系統推薦了一種 QC-LDPC 碼，其中，a=14，c=2，t=16，b=511。CCSDS近地通信系統中QC-LDPC高速編碼的現有解決方案是採用並行SRAA法，所需的編碼時間是527個時鐘周期，邏輯資源需要22484個寄存器、14308個二輸入與門和14308個二輸入異或門。當採用硬體實現時，如此多的資源需求意味著功耗大、成本高。
發明內容
針對CCSDS近地通信系統QC-LDPC碼高速編碼的現有實現方案中存在的資源需求量大缺點，本發明提供了一種聯合生成矩陣和校驗矩陣的高效編碼方法，能在保持編碼速度不變的前提下，減少資源需求。如圖3所示，CCSDS近地通信系統中QC-LDPC碼的編碼器主要由3部分組成控制器、並行SRAA濾波器和濾波線性反饋移位寄存器(Linear Feedback Shift Register,LFSR)，綜合使用生成矩陣和校驗矩陣。整個編碼過程採用兩級流水線機制，分2步完成第I步，在第一級流水線，輸入信息向量s，使用並行SRAA濾波器計算部分校驗向量P1和Px以及向量f;第2步，在第二級流水線，利用第一級流水線的運算結果，使用濾波LFSR計算向量q、u和部分校驗向量py,並輸出碼字V= (s, P1, px, py)。本發明提供的QC-LDPC編碼器，能在保持編碼速度不變的前提下有效減少資源需求，從而達到降低硬體成本和功耗的目的。關於本發明的優點與精神可通過接下來的發明詳述及附圖得到進一步的了解。
圖1是CCSDS近地通信系統中QC-LDPC碼近似下三角校驗矩陣Hau的結構示意圖；圖2給出了 CCSDS近地通信系統中QC-LDPC碼近似下三角校驗矩陣Hau的詳細構造;圖3是CCSDS近地通信系統中QC-LDPC碼的編碼器整體結構；圖4是並行SRAA濾波器的結構示意圖；圖5是濾波LFSR的結構示意圖；圖6是編碼器各組成部分以及整個電路的硬體資源消耗；圖7是各編碼步驟以及整個編碼過程所需的處理時間；圖8比較了傳統的並行SRAA法與本發明的編碼速度和資源消耗。
具體實施例方式下面結合附圖和具體實施例對本發明作進一步說明，但不作為對本發明的限定。QC-LDPC碼是一類特殊的LDPC碼，它的生成矩陣G和校驗矩陣H都是由循環矩陣構成的陣列，具有分段循環特點，故被稱為準循環LDPC碼。從行的角度看，循環矩陣的每一行都是上一行(首行是末行)循環右移一位的結果；從列的角度看，循環矩陣的每一列都是前一列(首列是末列)循環下移一位的結果。循環矩陣的行向量構成的集合與列向量構成的集合完全相同，因此，循環矩陣完全可由它的首行或首列來表徵。循環矩陣的行重和列重相同，記作W。如果《=0，那麼該循環矩陣是全零矩陣。如果《=1，那麼該循環矩陣是可置換的，稱為置換矩陣，它可通過對單位矩陣I循環右移若干位得到。QC-LDPC碼的校驗矩陣H是由cXt個bXb階循環矩陣Hiij (I彡i彡C，I彡j彡t)構成的如下陣列
權利要求
1.一種適合於CCSDS近地通信系統採用的QC-LDPC碼的編碼器，QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gm構成的陣列，校驗矩陣H是由cXt個bXb階循環矩陣構成的陣列，其中，a=14,t=16,b=511,c=t-a=2, l^i^a,t,生成矩陣G對應碼字V= (s, P) ,G的前a塊列對應的是信息向量s,後c塊列對應的是校驗向量P=G1, e2,…，e1022),以b比特為一段，信息向量s被等分為a段，即S=(Sl，S2,…，sa)，校驗向量P被等分為c=2段，即 P= (P1, P2)，其中，P2= (px, Py)，Px= (e512, e513, e514)，py= (e515, e516, ...，e1022)，其特徵在於，所述編碼器包括以下部件 控制器，控制信息向量的輸入、碼字的輸出和其它部件的運行，實現兩級流水線； 並行移位寄存器加累加濾波器，用於計算部分校驗向量Pl、Px和向量f ; 濾波線性反饋移位寄存器，用於計算向量q、u和部分校驗向量py。
2.如權利要求1所述的編碼器，其特徵在於，所述編碼器聯合生成矩陣G和校驗矩陣H進行編碼先使用G計算部分校驗向量P1和px，再使用近似下三角校驗矩陣Hau計算部分校驗向量Py，從而得到碼字V= (S，P1, Px, Py)。
3.如權利要求2所述的編碼器，其特徵在於，所述近似下三角校驗矩陣Hau是通過對校驗矩陣H進行變換而得到的先將H第1、2塊行中的所有置換矩陣分別循環右移472、319位，再將兩個塊行相加。
4.如權利要求1所述的編碼器，其特徵在於，所述並行移位寄存器加累加濾波器由寄存器R1 Ra+3、寄存器Ri,」、多位二輸入與門Mi,」、多位二輸入異或門Ai, j和56輸入異或門A1組成，其中，I < i < a，I < j < c，A1的56個輸入端對應Hau前a塊列中的56個置換矩陣，每個置換矩陣所在塊列號等於寄存器R1 Ra的下標，其循環右移位數加I等於寄存器的抽頭位，R1 Ra+2、Ru、Mu和Ay構成了改進的並行移位寄存器加累加器，用於計算部分校驗向量P1和Px，R1 Ra、Ra+3和A1構成了一個56抽頭濾波器,用於計算向量f。
5.如權利要求1、4所述的編碼器，其特徵在於，所述並行移位寄存器加累加濾波器同時計算部分校驗向量P1、Px和向量f 初始時，寄存器R1 Ra存儲的是信息向量S，寄存器Ra+1和Ra+2被清零，寄存器Ru加載生成矩陣中循環矩陣Gi, a+1的首行，寄存器Rii2加載生成矩陣中循環矩陣Gi, a+2首行的前3比特，其中，I ^ i ^ a ； 每個時鐘到來時，寄存器R1 Ra各自串行循環左移I次，56輸入異或門A1將計算結果串行左移入寄存器Ra+3，寄存器Ria各自串行循環右移I次，寄存器RiJ各自串行右移I次並從Gi, a+2首行的後面移入新的I比特，多位二輸入與門Mq進行標量與向量的乘法運算，M1；j Ma,」的乘積之和與寄存器Ra+j進行累加，其中，I ^ j ^ c ； 重複上述過程，經過b個時鐘周期完成運算，此時，寄存器R1 Ra存儲的依然是信息向量s，寄存器Ra+1、Ra+2和Ra+3存儲的分別是部分校驗向量Pp Px和向量f。
6.如權利要求1所述的編碼器，其特徵在於，所述濾波線性反饋移位寄存器由寄存器Ra+4 Ra+5和異或門A2 A4組成，A2的4個輸入端對應Hau第a+Ι塊列中的4個置換矩陣，每個置換矩陣的循環右移位數加4等於寄存器Ra+4的抽頭位，Ra+4和A2構成了一個4抽頭濾波器，用於計算向量q，A3、A4和Ra+5構成了線性反饋移位寄存器，用於計算向量u和部分校驗向量Py，異或門A3輸出向量U，異或門A4輸出部分校驗向量py。
7.如權利要求1、6所述的編碼器，其特徵在於，所述濾波線性反饋移位寄存器同時計算向量q、u和部分校驗向量Py 初始時，寄存器Ra+4存儲的是部分校驗向量P1,寄存器Ra+5的前b-3比特存儲的是向量f，後3比特存儲的是部分校驗向量Px ； 每個時鐘到來時，寄存器Ra+4串行循環左移I次，寄存器Ra+5串行左移I次； 重複上述過程，經過b-3個時鐘周期完成運算，此時，寄存器Ra+4存儲的依然是部分校驗向量P1,寄存器Ra+5存儲的是部分校驗向量P2= (px，Py)。
8.一種適合於CCSDS近地通信系統採用的QC-LDPC碼的編碼方法，QC-LDPC碼的生成矩陣G是由aXt個bXb階循環矩陣Gm構成的陣列，校驗矩陣H是由cXt個bXb階循環矩陣構成的陣列，其中，a=14,t=16,b=511,c=t-a=2, l^i^a,t,生成矩陣G對應碼字v=(s, p), G的前a塊列對應的是信息向量s,後c塊列對應的是校驗向量P=G1, e2,…，e1022)，以b比特為一段，信息向量s被等分為a段，即S= (Sl，S2,…，sa)，校驗向量P被等分為 c=2 段，即 P= (p」 P2)，其中，P2= (px, py)，Px= (e512, e513, e514)，py= (e515, e516, ...，e1022)，其特徵在於，所述編碼方法包括以下步驟 第I步，在第一級流水線，輸入信息向量S，使用並行移位寄存器加累加濾波器計算部分校驗向量Pp Px和向量f ; 第2步，在第二級流水線，利用第一級流水線的運算結果，使用濾波線性反饋移位寄存器計算向量q、u和部分校驗向量py,並輸出碼字V= (s，P1, px, py)。
全文摘要
聯合生成矩陣和校驗矩陣的LDPC編碼器和編碼方法,本發明涉及一種解決CCSDS近地通信系統中QC-LDPC碼編碼的方案，其特徵在於，所述系統的QC-LDPC碼的編碼器主要由控制器、並行移位寄存器加累加濾波器和濾波線性反饋移位寄存器三部分組成，綜合使用生成矩陣和校驗矩陣，採用兩級流水線機制。本發明提供的QC-LDPC編碼器，能在保持編碼速度不變的條件下有效減少資源需求，具有資源消耗少、功耗小、成本低等優點。
文檔編號H03M13/11GK103023516SQ20131000043
公開日2013年4月3日 申請日期2013年1月1日 優先權日2013年1月1日
發明者張鵬, 楊霏, 劉昌銀 申請人:蘇州威士達信息科技有限公司