自刷新控制裝置以及易失性半導體存儲器裝置的製作方法

2024-02-16 20:15:15

本發明例如涉及一種用於動態存取存儲器(dynamicaccessmemory)(以下稱作dram)等易失性半導體存儲器裝置的自刷新(selfrefresh)控制裝置、以及使用該自刷新控制電路的易失性半導體存儲器裝置。

背景技術：

近來，行動電話等個人電子機器正在普及，這些電子機器一般利用電池(battery)來工作。個人電子機器內的dram必須藉由所述電池來保持使用自刷新而保存的數據。因而，必須提供一種能以進一步降低的耗電量來執行自刷新功能的電子機器。

一般而言，在dram中，在藉由冗餘存儲器來進行修復(repair)之前無法進行自刷新的測試(test)。其原因在於，自刷新計時器(refreshtimer)必須藉由對晶片上(onchip)的計時器電路進行保險絲(fuse)電路的修復來最佳化。因而，保證自刷新的唯一方法是藉由暫停測試(pausetest)來進行測試。

[現有技術文獻]

[專利文獻]

[專利文獻1]美國專利申請公開第2005/0068829號說明書

[專利文獻2]日本專利特開平5-274873號公報

[專利文獻3]日本專利特開平8-315569號公報

[專利文獻4]日本專利特開2001-155482號公報

[專利文獻5]日本專利特開平11-339467號公報

[發明所欲解決的課題]

圖1是表示已知例的晶圓測試的處理流程的流程圖。圖1中，晶圓測試包含低溫時測試(s1)、高溫時測試(s2)、藉由冗餘存儲器的修復處理(s3)以及高溫時測試(s4)。

在自刷新時，在步驟s2的高溫時測試中，測量預設(default)的計時器周期(timercycle)，在步驟s3的修復處理中，基於測量出的計時器周期來調整預期計時器周期(期待值)，藉此來修復自刷新計時器。並且，在步驟s4中進行高溫時測試後，廢棄失效晶片(failchip)。而且，在暫停測試及其他功能中，進行低溫時測試(s1)及高溫時測試(s2)後，基於冗餘數據來修復失效位(failbit)。並且，在步驟s4中進行高溫時測試後，廢棄失效晶片。

然而，由於自刷新計時器的保險絲電路未經修復而最佳化，因而在已知例的晶圓測試中無法進行自刷新，如圖1般，進行暫停測試來取代自刷新。

圖2是在圖1的晶圓測試中對自刷新計時器進行最佳化時的流程圖。如圖2所示，在高溫時測試(s2)中測量預設的自刷新計時器周期，基於測量出的自刷新計時器周期，來計算用於調整預期計時器周期(期待值)的保險絲修覆信息，在步驟s3中進行保險絲的修復處理。並且，在步驟s4中，進行高溫時測試，對計時器周期進行最佳化之後，可測試自刷新。在圖2中，預設的計時器周期被設定為快於計時器周期的期待值，各半導體晶片的預設的計時器周期存在偏差，在自刷新測試中無法使用預設的計時器周期。

圖3是表示在已知例中，自刷新計時器得以修復後的自刷新動作的時序圖(timingchart)。在圖3中，基於時鐘ck、/ck及時鐘致能(clockenable)信號cke，作為內部信號而產生最佳化後的自刷新計時器輸出指示信號selfr及自刷新請求信號selfa，以控制自刷新。在自刷新期間的最初，開始自刷新計時器(t11)，在自刷新期間的最後，停止自刷新計時器(t15)。在該自刷新期間內，對應於每個最佳化後的自刷新計時器輸出指示信號selfr，觸發(trigger)開始進行自刷新(t21、t22、t23)，自刷新的x地址(address)依序增量(increment)。

圖4是對已知例中自刷新與暫停測試之間的不同點進行說明的時序圖。自刷新(sr)模式下，在自刷新期間內使多個刷新活性化，但在暫停測試下，不執行任何功能動作。在自刷新的期間內，為了降低自刷新時的耗電量，將若干個內部電壓產生器設為備用(standby)模式。由於暫停測試與自刷新測試之間有不同的動作噪聲(noise)與內部電壓供給狀態，因此理想的是，不僅進行暫停測試，亦要測試自刷新測試。

另外，例如專利文獻1～專利文獻5中揭示有：在晶圓測試的修整(trimming)前，不進行自刷新，或者在晶圓測試中不進行自刷新。

技術實現要素：

本發明的目的在於解決以上的問題，提供一種自刷新控制裝置及使用該自刷新控制裝置的易失性半導體存儲器裝置，所述自刷新控制裝置比起已知例，在晶圓測試的修整前實施自刷新測試，因此可大幅改善晶圓測試中的良率。

[解決課題的手段]

第1發明的用於易失性半導體存儲器裝置的自刷新控制裝置用於具備自刷新控制電路的易失性半導體存儲器裝置，所述自刷新控制電路用於基於來自自刷新計時器的第1控制信號來控制易失性半導體存儲器裝置的自刷新，所述自刷新控制裝置的特徵在於包括：

邏輯電路，在測試模式下，使外部自刷新請求信號輸入至所述自刷新控制電路。

所述自刷新控制裝置中，所述邏輯電路在測試模式下，取代所述第1控制信號而使所述外部自刷新請求信號輸入至所述自刷新控制電路。

而且，所述邏輯電路取代所述第1控制信號而使所述外部自刷新請求信號輸入至所述自刷新控制電路，藉此來使所述自刷新計時器的動作無效。

進而，所述自刷新控制裝置中，所述自刷新控制電路周期性地執行自刷新。

進而，所述自刷新控制裝置還包括：指令控制及測試模式設定電路，基於規定的外部信號來產生對所述自刷新計時器進行控制的第2控制信號並輸出至所述自刷新計時器。

第2發明的易失性半導體存儲器裝置的特徵在於包括所述自刷新控制裝置。

[發明的效果]

因此，根據本發明，比起已知例，可在晶圓測試的修整前實施自刷新測試，因此可大幅改善晶圓測試中的良率。

附圖說明

圖1是表示已知例的晶圓測試的處理流程的流程圖。

圖2是在圖1的晶圓測試中對自刷新計時器進行最佳化時的流程圖。

圖3是表示在已知例中對自刷新計時器進行修復後的自刷新動作的時序圖。

圖4是對已知例中自刷新與暫停測試之間的不同點進行說明的時序圖。

圖5是表示本發明的一實施形態的用於dram的自刷新控制裝置的電路結構例的電路圖。

圖6是表示圖5的自刷新控制裝置的動作例的時序圖。

【符號說明】

10：指令控制及測試模式設定電路

11：計時器周期調整用保險絲電路

12：自刷新計時器

13：輸入緩衝器

14：自刷新控制電路

21、22、23：與非門

24：或非門

25：反相器

add：地址

ba：存儲器庫地址

ck、/ck：時鐘

cke：時鐘致能信號

exself：外部自刷新請求信號

s1～s4：步驟

selfa：自刷新請求信號

selfs：自刷新停止信號

selft：自刷新開始信號

selfr：自刷新計時器輸出指示信號

t0～t5、t11～t15、t21～t23：時刻

/cas：列地址選通信號

/cs：晶片選擇信號

/ras：行地址選通信號

/we：寫入致能信號

具體實施方式

以下，參照附圖來說明本發明的實施形態。另外，在以下的各實施形態中，對於同樣的構成要素標註相同的符號。

圖5是表示本發明的一實施形態的用於dram的自刷新控制裝置的電路結構例的電路圖。dram具有多條字線(wordline)及多條位線(bitline)，在各字線與各位線的交叉處分別連接易失性存儲器元件。dram的多個易失性存儲器元件周期性地進行自刷新，但在本實施形態中，其特徵在於：從測試模式的設定開始不使用晶片上的自刷新計時器12，在冗餘保險絲的修復前，例如從存儲器測試器(memorytester)等外部電路發布外部自刷新請求信號exself，基於該外部自刷新請求信號exself來測試自刷新。

圖5中，本實施形態的自刷新控制裝置是具備指令控制及測試模式設定電路10、計時器周期調整用保險絲電路11、自刷新計時器12、輸入緩衝器(buffer)13、執行dram的自刷新的自刷新控制電路14、與非門(nandgate)21～23、或非門(norgate)24以及反相器(inverter)25而構成。

對於指令控制及測試模式設定電路10，輸入時鐘ck、時鐘/ck、時鐘致能信號cke、晶片選擇(chipselect)信號/cs、行地址選通(rowaddressstrobe)信號/ras、列地址選通信號/cas、寫入致能(writeenable)信號/we、存儲器庫地址(bankaddress)ba以及地址add。指令控制及測試模式設定電路10基於所輸入的信號，在自刷新計時器的動作開始時產生自刷新開始信號selft後，在自刷新計時器的動作結束時產生自刷新停止信號selfs。

自刷新開始信號selft及自刷新停止信號selfs被輸入至與非門21，自刷新停止信號selfs還被輸入至與非門22和或非門24。與非門21的輸出信號被輸入至自刷新計時器12，以控制其動作。自刷新計時器12的周期在修復前被設定為規定的預設值，在修復後，被設定為來自計時器周期調整用保險絲電路11的設定值。自刷新計時器12以所述設定的周期來產生自刷新信號並輸出至與非門22。與非門22的輸出信號被輸入至與非門23。

另一方面，例如來自存儲器測試器等外部電路的外部自刷新請求信號exself經由輸入緩衝器13，並經由或非門24及反相器25而輸出至與非門23。與非門23基於所輸入的2個信號來產生自刷新請求信號selfa並輸出至自刷新控制電路14，以控制該自刷新控制電路14的自刷新動作。

在以上述方式構成的自刷新控制裝置中，在進入測試模式後，自刷新計時器12藉由自刷新停止信號selfs來停止其動作。在測試模式下，自刷新是將由外部自刷新請求信號exself所產生的自刷新請求信號selfa經由輸入緩衝器13、或非門24、反相器25和與非門23而輸入至自刷新控制電路14，因此可測試自刷新。此時，以往的與自刷新相關的信號(來自自刷新計時器12的輸出信號)被與非門23(邏輯電路)阻止向自刷新控制電路14的輸入。藉此，不使用自刷新計時器12，其動作變得無效。

圖6是表示圖5的自刷新控制裝置的動作例的時序圖。

圖6中，以下的時刻表示下述情況。

(1)t0：測試模式的開始，

(2)t1：自刷新的開始，

(3)t2、t4：外部自刷新請求信號exself的輸入，

(4)t3、t5：自刷新動作的開始。

由圖6可明確的是，在測試模式下，自刷新可基於外部自刷新請求信號exself來測試自刷新。

以下，對以上述方式構成的本實施形態的作用效果進行說明。

在已知例的晶圓測試中，在自刷新計時器12的最佳化之前，在自刷新動作條件下無法測試自刷新。然而，藉由使用本實施形態的自刷新控制裝置，具有以下的效果。

(1)可大幅提高晶圓測試良率。可測試自刷新，且可將自刷新產生的失效位置換為冗餘胞元。

(2)可大幅提高在存儲器晶片出貨前執行的最終測試(finaltest)的良率。可藉由外部自刷新請求信號exself而容易地從外部電路變更自刷新期間。可設定自刷新計時器12的計時器值，使所述自刷新計時器12具有將因為工藝(process)的偏差引起的自刷新計時器12及存儲器胞元的保持(hold)時間的偏差而考慮到的容限(margin)。

如以上所說明般，根據本實施形態，若考慮到最終測試與晶圓測試的良率，則可適當地設定適當的自刷新期間。本實施形態中，僅追加比已知例小的柵極元件(與非門23、或非門24、反相器25)的邏輯電路、輸入緩衝器13及其輸入焊墊(pad)，這些部分幾乎不會對晶片尺寸造成影響，而且，儘管需要例如200毫秒左右的追加的晶圓測試時間，但考慮到測試模式下的自刷新原本便是為了保證自刷新功能而應進行測試的。

本發明與專利文獻1～專利文獻5的不同點.

(1)專利文獻1

專利文獻1中，在保險絲的修整程序中，對自刷新計時器設定預期的計時器周期。基於最終測試的結果，使用電性保險絲電路來再次設定自刷新周期。因此，專利文獻1的發明並非在晶圓測試中，在修整計時器前自身測試自刷新。

(2)專利文獻2

專利文獻2中，藉由進行暫停測試來補償用於自刷新的保持時間。自刷新計時器的保險絲是基於暫停測試的結果來設定。因此，專利文獻2的發明並非在晶圓測試中測試自刷新。

(3)專利文獻3

專利文獻3中，從系統側設置自刷新計時器。這意味著自刷新計時器是在半導體存儲器裝置的組裝(assembly)之後被設定。此處，自刷新計時器具有使用測試模式並在地址端子進行設定的模式寄存器(moderegister)。因此，專利文獻3的專利並未測試自刷新，未在晶圓測試中設定自刷新計時器。

(4)專利文獻4

專利文獻4中，在保險絲修整程序中，將自刷新計時器設定為預期的計時器周期。最終測試中，在測試模式下使用電性保險絲電路來再次設定自刷新期間。這無法利用晶圓出貨業務。因此，專利文獻4的發明並非在晶圓測試中測試自刷新。

(5)專利文獻5

專利文獻5的電路具有將內部自刷新周期輸出至外部焊墊的電路，晶圓測試器的存儲器測試器測量自刷新周期。該測量值快於或慢於期待值時，切斷(cut)自刷新計時器的修整保險絲。專利文獻5的發明中，並非在晶圓測試中測試自刷新。

如以上所說明般，根據本發明的實施形態，在以下方面是獨有的。

(1)為了提高晶圓測試的良率，可在不使用未經最佳化的自刷新計時器的狀態下進行自刷新測試。

(2)為了提高最終測試的良率，使用測試模式的自刷新計時器周期可考慮最終測試及晶圓測試的良率來變更。

[產業上的可利用性]

如以上所詳述般，根據本發明，可提供一種自刷新控制裝置及使用該自刷新控制裝置的易失性半導體存儲器裝置，所述自刷新控制裝置比起已知例，在晶圓測試的修整前實施自刷新測試，因此可大幅改善晶圓測試中的良率。