存儲器寫操作方法和電路的製作方法

2024-01-28 16:36:15 1

專利名稱：存儲器寫操作方法和電路的製作方法
存儲器寫操作方法和電路
背景技術：
最小操作供電電壓(Vccmin)是現今的處理器的重要參數。降低Vccmin是降低處理器的功耗的有效方式。存儲單元(例如在寄存器堆(例如在處理器核心內部)中的那些存儲單元)典型地是在降低Vccmin時的限制塊。對於存儲單元，Vccmin可以是三個分量中的最大值寫 Vccmin3|j Vccmin 和保持 Vccmin。圖I示出常規8T寄存器堆單元。對於這種單元，寫Vccmin可能是這三個中最差的，即需要最高電平。圖I的8T (Ml至M8)單元具有由電晶體M1-M4、寫訪問電晶體M5-M6和讀訪問電晶體M7-M8形成的存儲單元。存在寫字線(WffL)和讀字線(RDWL)，所述寫字線(WWL)用於當數據要(從寫位線WRBL、WRBL#)被寫入該單元時接通寫訪問電晶體M5-M6，所述讀字線(RDWL)接通訪問電晶體M8以基於它是接通還是關斷訪問電晶體M7來讀出該單元中的數據。還包括字線驅動器102 (由反相器P1/N1形成)，用於基於其輸入(WLIN)的值來將寫字線驅動為高或低。·對於寫操作，根據要寫入該單元的數據，互補地驅動寫位線(WRBL和WRBL#)。然後將寫字線(WffL)驅動為高，使得分別經由寫通過門電晶體M5和M6，數據被寫入該單元的互補節點D#和D。遺憾的是，可能發生在要將「O」寫入該單元的通過門電晶體(M5或M6)與其關聯的上拉電晶體(分別為Ml或M3)之間的爭用問題，尤其是當對單元(Ml、M3)供電的Vccmin電平下降時。已經有用於糾正寫爭用問題的幾種不同方法。動態VCC崩潰(collapse)是一種能夠產生寫Vccmin改進的寫輔助技術。然而，在較低供電電壓電平處，一般必須限制VCC崩潰的幅度和持續時間，這是由於在相同列上未被選擇的單元的保持。此外，VCC崩潰技術主要有助於寫爭用，但是可能不利地影響寫完成過程。字線升壓是能夠有助於爭用以及寫完成過程的另一種寫輔助技術。使用集成電荷泵和電平移動器電路來提供字線升壓，從而允許寫Vccmin被降低。遺憾的是，基於電荷泵和電平移動的升壓需要仔細的設計和功率管理以便達到淨功率節省。因此，新方法可能是所期望的。


在附圖的圖中，作為示例而非限制，示出了本發明的實施例，在附圖中類似的附圖標記指代類似的元素。圖I示出具有寫字線驅動器的常規存儲單元。圖2示出根據一些實施例的具有寫字線升壓驅動器的存儲單元。圖3是根據一些實施例的示出圖2中所示的信號中的一些的時序圖。圖4示出根據一些實施例的包括單元(例如圖2中所示的那些單元)的寄存器堆陣列。圖5示出根據一些實施例的用於生成升壓和字線寫使能信號的電路。圖6是根據一些實施例的示出圖5的電路的信號中的一些的時序圖。
圖7示出根據一些實施例的具有升壓和寫數據使能路由的子陣列平面圖。圖8示出根據一些實施例的用於實施子陣列停放(parking)的電路。圖9示出根據一些實施例的寫數據驅動器電路。圖10示出根據一些附加實施例的寫數據驅動器電路。
具體實施例方式根據一些實施例，用於實施字線升壓的方法和電路被公開。字線升壓可以被用作有效寫輔助技術，尤其是對於不斷降低的供電電壓，這是因為字線升壓可以被採用而沒有顯著(如果有的話)不利地影響在相同列上未被選擇的單元的保持。在一些實施例中，可以使用到寫字線上的電容性耦合來對寫字線(WffL)進行升壓。這樣，可以實現WWL升壓而無需功耗大的電荷泵或複雜的電平移動器(儘管在一些本發 明實施例中，取決於特定設計關注，可以將它們與如在這裡教導的電容性升壓能力一起包括)。可以使用在大多數情況下已經存在的疊加電容(例如在驅動器和訪問FET上的柵極疊加電容的一部分)來在WffL上創建電容性升壓的電壓。圖2示出具有用於實施電容性耦合的字線升壓的寫字線升壓驅動器202的存儲單元。升壓驅動器包括如所示被耦合在一起的電晶體NI、Pl和P2連同傳輸門TG1。圖3是示出用於利用字線升壓實現寫操作的信號定時關係的時序圖。針對驅動器電晶體Pl和訪問電晶體M5、M6示出疊加電容(C1、C2)，即MOS電晶體的固有寄生部分，這是由於對於該實施例，疊加電容(Cl、C2)被用來生成WffL電壓升壓。(注意，如果如下所述地實施寫位線升壓，則M5或M6將對電荷升壓作出貢獻，這取決於這兩個互補位線中的哪個寫入「I」。)因此，在所描繪的實施例中，所描繪的電容器不是分開的電容性部件，而是在該實施例中表示通常作為P或N型MOSFET的一部分的電容性元件。因此，儘管本發明實施例不排除使用所添加的電容或者具有增強的電容的電晶體，但是在許多設計中可能(並且很可能將)不需要這種附加電容。(注意，術語P型電晶體在這裡指代P型金屬氧化物半導體場效應電晶體「M0SFET」。同樣，N型電晶體指代N型金屬氧化物半導體場效應電晶體。應當認識到，每當使用術語「MOS電晶體」、「NMOS電晶體」、「N型電晶體」、「P型電晶體」或「PM0S電晶體」時，都在以示例性方式使用它們，除非另有清楚地指示或者由其使用的性質所規定。它們包含不同種類的MOS器件，其包括具有不同VT、材料類型、絕緣體厚度、柵極配置(僅舉幾個例子)的器件。此外，除非被明確地稱為MOS等等，術語電晶體可以包括其他合適的電晶體類型，例如結型場效應電晶體、雙極結型電晶體、金屬半導體FET、以及各種類型的三維電晶體、MOS或者現今已知或尚未開發的其他類型。)。還參照圖3，對於寫操作，對WffL驅動器的輸入(WL IN)進行斷言(這裡是高至低)以在WffL節點上創建低至高轉變。此時，傳輸門TGl導通，所以P1/N1有效地充當反相器驅動器，從而將高輸出至WWL節點上。在短延遲(在圖3中由h指示)之後，對升壓信號進行斷言(低，並且對升壓#進行斷言(高))以關斷傳輸門並接通P2，這關斷Pl相對較困難。在傳輸門關斷的情況下，NI也保持關斷，從而導致WffL節點浮動。因此，在P2接通並且將POUT相對較快地向上帶到高電平(接近VCC)的情況下，將來自Pl的疊加電容上的許多電荷投射(或耦合)至浮動WWL節點上，並將這些電荷添加至在其上已存在的高電荷。在圖3中指示的t2間隔內利用WWL信號示出由於電容性升壓而引起的這種上升。第二電容(例如來自訪問電晶體M5和M6的C2#或C2)可以被用來對WffL節點上的電壓進一步升壓。對於該實施例，為了使得能夠使用該第二電容，在寫操作之前使WRBL和WRBL# (也被稱作WBL和WBL#)都為低，並且然後，恰好稍稍在WffL已從第一步U1)浮動之後(即在對升壓信號進行斷言之後)，將WRBL和WRBL#之一(取決於要寫入單元的值)向上帶到高。在圖3的t3間隔內示出從活動的C2電容器(C2#或C2，取決於哪個為高)實現的升壓。對從位線訪問電晶體的這種類型的升壓的使用可以可伸縮至每位線大量單元，這是因為在相同寫字線上的所有單元是被同時寫入的。圖5示出可以被用來生成用於通過字線(例如通過圖2和4的WffL)實施可升壓 的寫操作的信號的電路。在所描繪的實施例中，信號生成電路生成用於執行寫操作的升壓和寫數據使能(WR data EN)信號。(注意，可以使用反相器從升壓信號生成升壓#信號，並且，儘管在圖2和4的電路圖中未示出，但是WRdata EN信號是用來使能要寫入單元的、在WR位線上的互補數據的信號。圖9和10示出用於在寫位線上實施「O」至數據/數據#轉變的兩個不同電路。)所描繪的信號生成電路包括如所示被耦合到寫操作解碼器電路502和WL驅動器202的複製延遲電路504 (用於通過相關WffL解碼器邏輯502來複製延遲)、可編程延遲電路506、510以及固定延遲電路508。複製延遲電路504通過相關寫操作解碼器柵極來合適地對寫時鐘(WR CLK)信號與來自圖2的WLIN信號之間的延遲進行建模(或複製)。可編程延遲電路506在對升壓信號進行斷言並由此浮動WffL節點之前，提供WffL達到足夠高電平(例如接近VCC)的附加延遲(考慮到WffL驅動器202的延遲)。因此，可編程延遲506可以被用來控制與圖3和6中的tl相對應的延遲。延遲電路508和可編程延遲電路510被用來控制何時關於對升壓信號的斷言而將互補寫數據(「I- 『0或『0- 『I)應用於(或驅動到)互補位線(WRBL、WRBL#)。因此，延遲元件508和510可以被用來控制圖3和6中的延遲t2。任何合適的電路(例如圖9和10的電路)可以被用來在互補數據的寫之前將兩個位線(WBL和WBL#)都控制為低。該方法可以被認為是開環方法，因為它使用複製延遲電路504來「複製」從WRITECLK至WL IN信號的延遲，這與直接跟蹤WL IN或WffL信號中的任一個或這二者相反。該方法是有用的，因為它在不同PVT (過程、電壓、溫度)條件、偏差等等下跟蹤WL解碼器延遲。在一些實施例中，在製造測試之後，可以標識和/或設置可編程延遲506、510的值以達到合適的結果。在其他實施例中，控制電路可以被用來「調整(tweak)」這些值以便實現期望的操作。沿著這些線，還可以採用閉環方法。不論如何實現，理想地，WWL節點應當在其浮動之前達到(或至少合適地接近)其滿高電平。圖4示出具有用於驅動其WffL的可升壓字線驅動器(BD) 202的MxN單元的陣列。該陣列可以包括以任何期望配置的任何數目的單元，並且該陣列可以被組織成分開的子陣列，這些分開的子陣列可以被分別地停用(停放)和使能。例如，圖7示出包括WffL驅動器和寫使能路由的可能子陣列布局「平面圖」，以及圖8示出用於「停放」特定子陣列區段(sector)的方法。當特定子陣列/區段未被選擇時並且當未以其他方式使用時，可以將相應的寫位線停放至「O」(低)狀態。這節省了由於寫位線在未被選擇的子陣列中的切換而引起的動態功率。此外，與停放至「I」狀態相比，在低狀態的這種BL停放阻止了 WffL與否則將具有「I」(高電平)的位線之間的訪問電晶體中的柵極洩漏。
在前面的描述中，已經闡述了許多特定細節。然而，要理解的是，可以在沒有這些特定細節的情況下實踐本發明的實施例。例如，儘管示出並描述了 8T存儲單元，但是使用字線(尤其是用於將數據寫入其中的分開的字線)的任何存儲單元結構可以利用在這裡所討論的升壓技術。因此，所謂的4T和6T單元(僅舉幾個例子)也可以與升壓技術一起使用。類似地，不同實施例可以結合在這裡描述的一些或所有的本發明特徵。例如，可以從可升壓驅動器、從訪問電晶體升壓、或者從可升壓驅動器和訪問電晶體升壓這二者獲得升壓。在其他實例中，可能未詳細地示出公知的電路、結構和技術以免模糊對本描述的理解。考慮到這一點，對「一個實施例」、「實施例」、「示例實施例」、「各種實施例」等等的引用指示，如此描述的本發明的實施例可以包括特定的特徵、結構或特性，但不是每個實施例都必須包括所述特定的特徵、結構或特性。此外，一些實施例可以具有針對其他實施例所描述的特徵中的一些、所有或者不具有所述特徵。在前面的描述和後面的權利要求中，下列術語應當被如下解釋可以使用術語「耦合」和「連接」連同其派生詞。應當理解，這些術語並不意圖作為彼此的同義詞。而是，在特·定實施例中，「連接」被用來指示兩個或更多個元件彼此直接物理或電接觸。「耦合」被用來指示兩個或更多個元件彼此協作或交互，但是這些元件可以是或可以不是直接物理或電接觸。術語「PMOS電晶體」指代P型金屬氧化物半導體場效應電晶體。同樣，「NM0S電晶體」指代N型金屬氧化物半導體場效應電晶體。應當認識到，每當使用術語「M0S電晶體」、「NM0S電晶體」或「PMOS電晶體」時，都在以示例性方式使用它們，除非另有清楚地指示或者由其使用的性質所規定。它們包含不同種類的MOS器件，其包括具有不同VT、材料類型、絕緣體厚度、柵極配置(僅舉幾個例子)的器件。此外，除非被明確地稱為MOS等等，術語電晶體可以包括其他合適的電晶體類型，例如結型場效應電晶體、雙極結型電晶體、金屬半導體FET、以及各種類型的三維電晶體、MOS或者現今已知或尚未開發的其他類型。本發明不限於所描述的實施例，而是可以利用在所附權利要求的精神和範圍內的修改和更改來實踐。例如，應當認識到，本發明適用於供所有類型的半導體集成電路(「1C」)晶片使用。這些IC晶片的實例包括但不限於處理器、控制器、晶片組部件、可編程邏輯陣列(PLA)、存儲器晶片、網絡晶片等等。還應當認識到，在一些附圖中，利用線來表示信號導線。一些線可能較粗以指示更多的組成信號路徑，具有數字標記以指示許多組成信號路徑，和/或在一個或多個端具有箭頭以指示主要信息流向。然而，這不應當以限制性方式來解釋。而是，可以結合一個或多個示例性實施例來使用這種添加的細節以便於更容易地理解電路。不論是否具有附加信息，任何表示的信號線路實際上可以包括一個或多個信號，所述一個或多個信號可以在多個方向上行進並且可以利用任何合適類型的信號方案來實施，例如利用差分對、光纖線路和/或單端線路實施的數字或模擬線路。應當認識到，可能已經給出了示例尺寸/型號/值/範圍，儘管本發明不限於此。隨著製造技術(例如光刻術)隨時間變得成熟，預期可以製造更小尺寸的器件。另外，為了說明和討論的簡單起見，並且為了不模糊本發明，在附圖內可能示出或者可能沒有示出到IC晶片和其他部件的公知的電源/接地連接。此外，為了避免模糊本發明，並且還鑑於關於這種框圖布置的實施的細節高度地依賴於要實施本發明的平臺(即這種細節應當完全在本領域技術人員的認知範圍內)這一事實，可能以框圖的形式示出了布置。在闡述特定細節(例如電路)以便描述本發明的示例實施例的情況下，對於本領域技術人員來說下述應當是顯而易見的，即可以在沒有這些特 定細節的情況下或者在具有這些特定細節的變型的情況下實踐本發明。因此，本描述應當被視為是說明性的而非限制性的。
權利要求
1.一種設備，包括 字線上的存儲單元； 耦合至所述字線的驅動器電路，所述驅動器電路針對解除斷言的狀態而將所述字線耦合至接地參考，以及針對寫操作而將所述字線初始地耦合至供電參考並且然後使所述字線浮動以進行電容性升壓。
2.根據權利要求I所述的設備，其中，驅動器包括由P型和N型電晶體形成的反相器。
3.根據權利要求2所述的設備，其中，所述反相器具有與所述字線相連接的輸出，並且其中，所述P型和N型電晶體具有通過開關而彼此可控地耦合的輸入，使得所述輸出能夠處於浮動狀態。
4.根據權利要求3所述的設備，其中，所述開關是由N型和P型電晶體形成的通過門。
5.根據權利要求I所述的設備，其中，所述單元包括具有用於寫入和讀出數據的分開的位線和字線的寄存器堆單元。
6.根據權利要求5所述的設備，其中，所述存儲單元是8T單元。
7.根據權利要求I所述的設備，其中，所述存儲單元包括6T靜態隨機訪問存儲單元。
8.根據權利要求I所述的設備，還包括通過訪問電晶體而與所述存儲單元耦合的互補寫位線對，其中，在將數據寫入單元之前，將低值應用於互補位線對中的每個位線。
9.根據權利要求I所述的設備，包括用於控制所述字線何時浮動的信號發生器電路，所述信號發生器電路包括可編程延遲。
10.一種方法，包括 在具有通過第一和第二訪問電晶體而與第一和第二互補位線耦合的單元的存儲器中，所述第一和第二訪問電晶體被可控地耦合至用於接通所述訪問電晶體的字線，在將數據放置在所述位線上之前對所述位線進行放電，以便通過所述第一和第二訪問電晶體之一，將電荷電容性地耦合至所述字線上以用於將數據寫入所述單元。
11.根據權利要求10所述的方法，包括當將所述字線驅動為高以接通所述訪問電晶體時，從可升壓驅動器將附加電荷升壓至所述字線上。
12.根據權利要求11所述的方法，包括使用可控延遲電路來控制所述可升壓驅動器以提供所述附加電荷。
13.根據權利要求10所述的方法，包括通過在所述第一和第二位線這二者上應用低電平來在低活動模式期間停放所述單元。
14.一種晶片，包括 具有字線的處理器，其中多個單元通過訪問電晶體被耦合至所述字線； 連接至所述字線的字線驅動器電路，所述字線驅動器電路應用第一狀態以關斷所述訪問電晶體，應用第二狀態以至少部分地接通所述訪問電晶體，以及應用第三狀態以進一步接通所述訪問電晶體，所述第二和第三狀態將被進入以用於將數據寫入所述單元。
15.根據權利要求14所述的晶片，其中，所述單元是8T單元。
16.根據權利要求14所述的晶片，其中，所述字線是用於激活所述訪問電晶體以將數據寫入所述單元的寫字線。
17.根據權利要求14所述的晶片，其中，驅動器包括用於在所述第一狀態期間將所述字線耦合至低參考的第一電晶體和用於在所述第二狀態期間將所述字線耦合至高參考的第二電晶體，其中所述第一和第二電晶體都從它們的參考被去耦合以在所述第三狀態期間使所述字線浮動。
18.根據權利要求17所述的晶片，包括可編程延遲電路，所述可編程延遲電路被耦合至所述第一和第二電晶體，以使所述第一和第二電晶體在所述第三狀態期間去耦合。
19.根據權利要求14所述的晶片，其中，所述單元是用於在所述處理器中實施寄存器堆的多個單元的一部分。
全文摘要
在一些實施例中，可以從字線驅動器升壓和/或從位線訪問電晶體升壓獲得寫字線升壓。
文檔編號G11C7/12GK102959633SQ201180031189
公開日2013年3月6日 申請日期2011年6月15日 優先權日2010年6月25日
發明者J.P.庫爾卡尼, M.M.赫拉, B.M.郭伊斯肯斯, A.雷喬扈裡, T.卡尼克, V.K.德 申請人:英特爾公司