執行髒汙區域讀和寫以減少存儲器帶寬使用的方法和裝置與流程

2024-04-14 13:19:05

1.本公開概括而言涉及電子用戶設備，更具體而言，涉及執行髒汙區域讀和寫以減少存儲器帶寬使用的方法和裝置。
背景技術：
：2.諸如筆記本電腦或行動裝置之類的電子用戶設備包括相機，以捕捉圖像。該相機可在視頻呼叫期間被使用，其中該設備的用戶的圖像被傳輸到其他用戶設備。技術實現要素：3.根據本公開的一個實施例，提供了一種裝置，包括：至少一個存儲器；指令，在所述裝置中；以及處理器電路，用於執行所述指令以執行下列操作：確定當前視頻幀中的背景圖像相對於先前視頻幀中的所述背景圖像的揭開區域，所述揭開區域在所述先前視頻幀中被所述先前視頻幀的第一前景區域遮蔽，並且基於所述當前視頻幀中的第二前景區域相對於所述先前視頻幀的所述第一前景區域的移動，所述揭開區域在所述當前視頻幀中被揭開；通過對所述第二前景區域、和所述背景圖像的與所述揭開區域相對應的髒汙塊進行編碼，而不對所述背景圖像的靜態塊進行編碼，來生成更新後幀部分，所述靜態塊不對應於所述揭開區域；以及將所述更新後幀部分存儲在所述至少一個存儲器中。4.根據本公開的一個實施例，提供了至少一個計算機可讀存儲介質，包括指令，所述指令當被執行時，使得處理器電路至少執行下列操作：確定當前視頻幀中的背景圖像相對於先前視頻幀中的所述背景圖像的揭開區域，所述揭開區域在所述先前視頻幀中被所述先前視頻幀的第一前景區域遮蔽，並且基於所述當前視頻幀中的第二前景區域相對於所述先前視頻幀的所述第一前景區域的移動，所述揭開區域在所述當前視頻幀中被揭開；通過對所述第二前景區域、和所述背景圖像的與所述揭開區域相對應的髒汙塊進行編碼，而不對所述背景圖像的靜態塊進行編碼，來生成更新後幀部分，所述靜態塊不對應於所述揭開區域；以及將所述更新後幀部分存儲在至少一個存儲器中。5.根據本公開的一個實施例，提供了一種方法，包括：確定當前視頻幀中的背景圖像相對於先前視頻幀中的所述背景圖像的揭開區域，所述揭開區域在所述先前視頻幀中被所述先前視頻幀的第一前景區域遮蔽，並且基於所述當前視頻幀中的第二前景區域相對於所述先前視頻幀的所述第一前景區域的移動，所述揭開區域在所述當前視頻幀中被揭開；通過對所述第二前景區域、和所述背景圖像的與所述揭開區域相對應的髒汙塊進行編碼，而不對所述背景圖像的靜態塊進行編碼，來生成更新後幀部分，所述靜態塊不對應於所述揭開區域；以及將所述更新後幀部分存儲在至少一個存儲器中。6.根據本公開的一個實施例，提供了一種設備，包括用於執行上述方法的裝置。附圖說明7.圖1圖示了經由網絡連接的示例用戶設備的框圖。8.圖2圖示了根據本公開的教導構造的示例系統，包括具有圖像處理電路的用戶設備。9.圖3圖示了由用戶設備的相機捕捉的示例圖像，包括用戶和編碼塊。10.圖4是用於處理由用戶設備捕捉的圖像的圖2的圖像處理電路的示例實現方式的框圖。11.圖5a是用於處理在用戶設備處接收的圖像的圖2的圖像處理電路的示例實現方式的框圖。12.圖5b是用於對在用戶設備處接收的圖像進行解碼的圖2的圖像處理電路的示例實現方式的框圖。13.圖6a、圖6b和圖7-圖10是代表可被示例處理器電路執行來實現圖2、圖4和/或圖5的圖像處理電路的示例機器可讀指令的流程圖。14.圖11是包括被構造來執行圖6a-圖10的示例機器可讀指令以實現圖2、圖4和/或圖5的圖像處理電路的處理器電路的示例處理平臺的框圖。15.圖12是圖11的處理器電路的示例實現方式的框圖。16.圖13是圖11的處理器電路的另一示例實現方式的框圖。17.圖14是示例軟體分發平臺(例如，一個或多個伺服器)的框圖，用於將軟體(例如，與圖6a-圖10的示例機器可讀指令相對應的軟體)分發到與最終用戶和/或消費者(例如，用於許可、銷售和/或使用)、零售商(例如，用於銷售、再銷售、許可和/或次級許可)和/或原始設備製造商(oem)(例如，用於包括在要被分發到例如零售商和/或諸如直接購買客戶之類的其他最終用戶的產品中)相關聯的客戶端設備。18.附圖不是按比例的。相反，在附圖中可放大層或區域的厚度。一般而言，相同的標號將在各幅圖和伴隨的書面描述的各處被用於指代相同或相似的部件。如本文所使用的，提及連接(例如，附接、耦合、連接、接合)可包括由該連接提及所提及的元素之間的中間構件和/或這些元素之間的相對運動，除非另有指示。因此，提及連接不一定推理出兩個元素是直接連接的和/或彼此之間有固定關係。19.除非另有具體聲明，否則本文使用諸如「第一」、「第二」、「第三」等等之類的描述語，而不輸入或以其他方式指示出任何優先權、物理順序、在列表中的排列和/或以任何方式排序的含義，而只是用作標籤和/或任意名稱來區分元素，以便易於理解所公開的示例。在一些示例中，描述語「第一」在詳細描述中可用於提及某一元素，而同一元素在權利要求中可以用不同的描述語來提及，例如「第二」或「第三」。在這種情況下，應當理解，這種描述語僅僅用於明確地識別那些元素，這些元素例如可能在其他情況下共享同一名稱。20.如本文所使用的，「大致」和「大約」指的是由於製造容差和/或其他現實世界不完美而可能不確切的尺寸。如本文所使用的，「基本上實時」指的是以近乎瞬時的方式發生，承認現實世界中可能存在計算時間、傳輸等等方面的延遲。從而，除非另有指明，否則「基本上實時」指的是實時+/-1秒。如本文所使用的，短語「與……通信」(包括其變體)涵蓋了直接通信和/或通過一個或多個中間組件進行的間接通信，而不要求直接物理(例如，有線)通信和/或不斷的通信，而是還包括按周期性間隔、排定的間隔、非周期性間隔和/或一次性事件的選擇性通信。如本文所使用的，「處理器電路」被定義為包括(i)一個或多個專用電氣電路，其被構造為執行(一個或多個)特定的操作，並且包括一個或多個基於半導體的邏輯器件(例如，由一個或多個電晶體實現的電氣硬體)，和/或(ii)一個或多個通用的基於半導體的電氣電路，其被用指令編程以執行特定操作，並且包括一個或多個基於半導體的邏輯器件(例如，由一個或多個電晶體實現的電氣硬體)。處理器電路的示例包括編程的微處理器、可實例化指令的現場可編程門陣列(fieldprogrammablegatearray，fpga)、中央處理器單元(centralprocessorunit，cpu)、圖形處理器單元(graphicsprocessorunit，gpu)、數位訊號處理器(digitalsignalprocessor，dsp)、xpu、或者微控制器和集成電路，例如專用集成電路(applicationspecificintegratedcircuit，asic)。例如，xpu可以由異質計算系統實現，該計算系統包括多種類型的處理器電路(例如，一個或多個fpga、一個或多個cpu、一個或多個gpu、一個或多個dsp，等等，和/或這些的組合)以及(一個或多個)應用編程接口(applicationprogramminginterface，api)，這些api可以將(一個或多個)計算任務指派給該多種類型的處理電路中最適於執行該(一個或多個)計算任務的任何一個(或多個)。具體實施方式21.電子用戶設備，例如筆記本電腦、平板設備或者智慧型電話，包括相機。用戶設備可包括用戶應用，例如安裝在其上的視頻會議應用。在例如視頻會議期間，用戶設備的相機(例如，內置視頻相機、作為輸入設備的附件的單獨相機，等等)生成用戶的圖像。用戶設備對圖像進行編碼，並且將其傳輸給參與視頻會議的一個或多個視頻會議設備(例如，筆記本電腦、平板設備、智慧型電話，等等)。一個或多個視頻會議設備中的每一者也包括相機。在視頻會議期間，一個或多個視頻會議設備的相機生成視頻會議設備各自用戶的圖像。一個或多個視頻會議設備對圖像進行編碼並且將圖像傳輸給用戶設備。用戶設備對從(一個或多個)視頻會議輸出設備接收到的圖像進行解碼並且顯示在用戶設備的顯示屏幕上。22.對由用戶設備的相機生成的圖像進行編碼可能使用用戶設備的大量處理功率。在一些示例中，處理功率的很大一部分與存儲器帶寬使用有關，它採用了消耗功率的存儲器資源，例如雙數據率輸入/輸出(doubledatarateinput/output，ddrio)和存儲器控制器功率。例如，在已知的視頻會議編碼流水線中，整個視頻幀(例如，1080p解析度圖像)可能若干次(例如，七次或更多次)被讀取到存儲器和/或從存儲器寫入。在一些示例中，視頻會議應用使用高幀率(例如，30幀每秒)。結果，視頻會議應用可能使用用戶設備的功率消耗的很大一部分(例如，15％)來處理由相機生成的圖像。23.此外，在用戶設備處對從視頻會議設備接收的圖像進行解碼可能使用用戶設備的與存儲器帶寬有關的大量處理功率。例如，在已知的視頻會議解碼和顯示流水線中，整個視頻幀(例如，720p解析度圖像)可能若干次(例如，四次或更多次)被從存儲器讀取和/或寫入到存儲器。在一些示例中，視頻會議可包括多個(例如，10個)參與者，這樣，用戶設備從多個(例如，9個)視頻會議設備接收圖像。因此，從存儲器讀取和/或寫入到存儲器的整個視頻幀的數目被乘以額外參與者的數目(例如，視頻會議設備的數目)。此外，在用於視頻會議的高幀率(例如，30幀每秒)下，視頻會議應用可能將用戶設備的功率消耗的很大一部分(例如，15％)用於解碼和顯示流水線。總的來說，視頻會議應用可能將用戶設備的功率消耗的很大一部分(例如，30％)用於組合編碼和解碼流水線。24.在一些示例中，由用戶設備的相機或者(一個或多個)視頻會議設備的(一個或多個)相機生成的圖像的第一部分包括相關信息，例如對用戶的描繪，而圖像的第二部分包括不太相關的信息，例如對圖像的背景部分的描繪，該背景部分相對於前一幀基本沒有變化。本文公開的示例通過省略和/或減少讀取和/或寫入圖像的第二部分的頻率來減少視頻會議期間的存儲器帶寬使用。在視頻會議期間，當用戶設備在處理(例如，編碼)由用戶設備的相機捕捉的圖像時，本文公開的示例減少存儲器帶寬使用。此外，在視頻會議期間，當用戶設備在解碼和顯示從其他用戶設備接收的圖像時，本文公開的示例減少存儲器帶寬。25.圖1圖示了包括連接的用戶設備的示例系統100，該系統可以實現本文公開的示例。在圖1的示例中，示例本地用戶設備102(例如，筆記本計算機、智慧型電話、桌面型計算機、電子平板設備、混合或可轉換計算機，等等)經由網絡104連接到多個遠程用戶設備106a,b,n(例如，與視頻會議的其他參與者相關聯的筆記本電腦、智慧型電話，等等)。示例本地用戶設備102包括相機108。在例如視頻會議期間，相機108可以生成與示例本地用戶設備102相關聯的圖像，例如包括示例本地用戶設備102的用戶(未示出)的圖像。示例本地用戶設備102可以對圖像進行處理(例如，執行圖像處理、編碼，等等)，並且經由網絡104將圖像傳輸到遠程用戶設備106a,b,n。如上所述，處理圖像可能使用本地用戶設備102的功率消耗的很大一部分(例如，15％)。26.此外，示例遠程用戶設備106a,b,n的每一者包括相機110a,b,n。相機110a,b,n的每一者可以生成與各個遠程用戶設備106相關聯的圖像。例如，相機110a可以捕捉遠程用戶設備106a的用戶(未示出)的圖像。隨後，示例遠程用戶設備106a,b,n的每一者可以對由各個相機110a,b,n捕捉的圖像進行處理(例如，執行圖像處理、編碼，等等)並且經由網絡104將其傳輸到本地用戶設備102。因此，示例本地用戶設備102從遠程用戶設備106a,b,n接收多個圖像。在視頻會議期間，示例本地用戶設備102處理(例如，解碼、組合、顯示，等等)並且顯示多個圖像。如上所述，處理從遠程用戶設備106a,b,n接收的多個圖像可能使用本地用戶設備102的大量(例如，15％)的功率消耗。27.圖2圖示了根據本公開的教導構造的用於處理與用戶設備上的視頻會議相關聯的圖像的示例本地用戶設備102。如聯繫圖1所述，本地用戶設備102可以是個人計算設備，例如膝上型電腦、桌面型計算機、電子平板設備、智慧型電話，等等。雖然圖2示出了示例本地用戶設備102的細節，但遠程用戶設備106a,b,n與本地用戶設備102基本相似或相同。28.示例本地用戶設備102包括顯示屏幕202。在一些示例中，顯示屏幕202是觸控螢幕，它使得用戶能夠通過用手寫筆和/或用戶的一個或多個手指或者手觸摸顯示屏幕202來與顯示屏幕202上呈現的數據交互。額外地或者替代地，用戶可以經由(一個或多個)用戶輸入設備204，例如(一個或多個)麥克風、鍵盤、滑鼠、觸摸板等等，與顯示屏幕202上呈現的數據進行交互。示例本地用戶設備102包括一個或多個輸出設備206，例如(一個或多個)揚聲器，以向本地用戶設備102的用戶提供聲音輸出。29.圖2的示例本地用戶設備102包括處理器電路208。示例本地用戶設備102的處理器電路208是基於半導體的硬體邏輯設備。硬體處理器電路208可以實現本地用戶設備102的中央處理單元(cpu)，可包括任何數目的核心，並且可以例如由可從英特爾公司購得的處理器來實現。處理器電路208執行機器可讀指令(例如，軟體)，包括例如安裝在本地用戶設備102上的(一個或多個)用戶應用210，例如視頻會議應用212。(一個或多個)用戶應用210被存儲在一個或多個存儲設備214中，例如非易失性存儲器(例如，快閃記憶體)。圖2的示例本地用戶設備102包括電源216，例如電池和/或變壓器和ac/dc轉換器，以向處理器電路208和/或經由總線218通信耦合的本地用戶設備102的其他組件提供電力。30.圖2的示例本地用戶設備102包括相機108。如聯繫圖1所公開的，相機108生成圖像數據，包括本地用戶設備102的一個或多個用戶的至少一部分的圖像捕捉。在圖2的示例中，由本地用戶設備102的相機108生成的(一個或多個)圖像(例如，在使用視頻會議應用212期間生成)被圖像處理電路220處理。圖2的示例圖像處理電路220包括人工智慧(artificialintelligence，ai)引擎電路222。示例ai引擎電路222可以分析描繪本地用戶設備102的用戶的圖像，以確定分割遮罩(segmentationmask)。例如，分割遮罩可以指示出與前景區域(例如，包括用戶)相對應的圖像的區域。在一些示例中，分割遮罩具有與相機108生成的圖像的解析度不同的解析度(例如，不同的像素寬度和/或高度)。圖2的示例圖像處理電路220包括縮放電路224。示例縮放電路224可以調整分割遮罩的解析度。例如，縮放電路224可以調整分割遮罩的解析度，以使得其與相機108生成的圖像的解析度相同。31.圖2的示例圖像處理電路220包括時間降噪(temporalnoisereduction，tnr)電路226。示例tnr電路226可以對由相機108生成的圖像執行tnr。在一些示例中，tnr電路226僅對由相機108生成的圖像的一部分執行tnr。在一些示例中，由相機108生成的圖像的被執行tnr的部分是使用由ai引擎電路222生成的分割遮罩來確定的。圖2的示例圖像處理電路220包括選擇電路228。示例選擇電路228可以確定背景圖像的揭開部分。例如，選擇電路228可以使用由ai引擎電路222生成的分割遮罩和由ai引擎電路222在先前時間步驟生成的分割遮罩來確定在當前時間步驟中被揭開的背景圖像的一部分。換句話說，圖像的前景區域從先前時間步驟到當前時間步驟可以在圖像內移動。結果，在先前時間步驟中被覆蓋的背景圖像的一部分在當前時間步驟中被揭開。示例選擇電路228確定這個揭開的部分，並且從(一個或多個)存儲設備214讀取背景圖像的揭開部分。32.圖2的示例圖像處理電路220包括編碼器電路230。示例編碼器電路230可以對本地用戶設備102內的(一個或多個)圖像進行編碼。例如，編碼器電路230可以對相機108生成的圖像進行編碼。在一些示例中，編碼器電路230隻對圖像的一部分進行編碼。例如，編碼器電路230可以對由相機108生成的圖像的被tnr電路226處理的部分以及由選擇電路228讀取的背景圖像的揭開部分進行編碼。示例編碼器電路230可以使用編碼標準，例如h.264高級視頻編碼(advancedvideocoding，avc)。在其他示例中，編碼器電路230可以使用其他編碼標準。33.在圖2的示例中，描繪本地用戶設備102的用戶的編碼圖像(例如，包括其視覺表示)被傳輸到一個或多個視頻會議輸出設備232(例如，圖1的遠程用戶設備106)。圖像可以經由與視頻會議應用212相關聯的一個或多個協議(例如，(一個或多個)網際網路語音協議)傳輸到(一個或多個)視頻會議輸出設備232。在圖2的示例中，編碼的圖像經由網絡104被傳輸到(一個或多個)視頻會議輸出設備232。此外，(一個或多個)視頻會議輸出設備232可以經由一個或多個協議向本地用戶設備102傳輸包括(一個或多個)視頻會議輸出設備232的各自用戶的(一個或多個)圖像。在圖2的示例中，(一個或多個)視頻會議輸出設備232經由網絡104向本地用戶設備102傳輸(一個或多個)圖像。示例本地用戶設備102從(一個或多個)視頻會議輸出設備232接收(一個或多個)圖像並且將(一個或多個)圖像存儲在(一個或多個)存儲設備214中。34.圖2的示例圖像處理電路220包括解碼器電路234。示例解碼器電路234可以對從(一個或多個)視頻會議輸出設備232接收的(一個或多個)圖像進行解碼。例如，解碼器電路234可以使用解碼標準，例如h.264高級視頻編碼(avc)。在其他示例中，解碼器電路234可以使用其他解碼標準。在一些示例中，解碼器電路234可以只對(一個或多個)圖像中的每一者的一部分進行解碼。例如，解碼器電路234可以確定(例如，經由運動向量和跳過塊)圖像的一部分相對於先前圖像基本上沒有變化。然後示例解碼器電路234可以只對圖像的相對於先前圖像有變化的部分進行解碼。示例解碼器電路234隨後可以將(一個或多個)解碼圖像和/或(一個或多個)圖像的解碼部分寫入到(一個或多個)存儲設備214。35.圖2的示例圖像處理電路220包括縮放器和格式轉換器(scalerandformatconverter，sfc)電路235。示例sfc電路235可以縮放和/或轉換由解碼器電路234解碼的(一個或多個)圖像的格式。此外，示例sfc電路235有助於將(一個或多個)圖像從解碼器電路234中傳送出來。例如，示例sfc電路包括內部存儲緩衝器。示例sfc電路235的內部存儲緩衝器直接連接到解碼器電路234。因此，sfc電路235的內部存儲緩衝器可以直接從解碼器電路234接收(一個或多個)圖像(例如，無需從(一個或多個)存儲設備214讀取和寫入)。圖2的示例圖像處理電路220包括組合器電路236。示例組合器電路236從sfc電路235接收(一個或多個)解碼圖像。此外，示例組合器電路236可以將(一個或多個)解碼圖像寫入到(一個或多個)存儲設備214。例如，解碼器電路234將(一個或多個)解碼圖像寫入到網格視圖緩衝器中。在一些示例中，組合器電路236可以只將解碼的圖像的變化部分寫入到網格視圖緩衝器。在一些示例中，組合器電路236在網格視圖緩衝器中包括元數據，以指示出(一個或多個)圖像的變化部分。圖2的示例圖像處理電路220包括顯示控制器電路238。示例顯示控制器電路238生成顯示構成並且以顯示構成來更新顯示屏幕202。該顯示構成包括來自網格視圖的(一個或多個)解碼圖像和來自視頻會議應用212的用戶界面組件。在一些示例中，顯示構成包括來自網格視圖緩衝器的指示出(一個或多個)的圖像的變化部分的元數據。示例顯示控制器電路238用顯示構成來更新顯示屏幕202，以便顯示(一個或多個)解碼圖像。在一些示例中，顯示控制器電路238讀取顯示構成中包括的元數據以確定顯示構成的變化部分。在這些示例中，顯示控制器電路238可以選擇性地只用變化的部分來更新顯示屏幕202。36.在圖2的示例中，圖像處理電路220由在本地用戶設備102的處理器電路208上執行的可執行指令來實現。然而，在其他示例中，圖像處理電路220由與本地用戶設備102通信(例如，經由有線或無線通信協議)的另一用戶設備242(例如，智慧型電話、邊緣設備、可穿戴設備，等等)的處理器電路240、(一個或多個)視頻會議輸出設備232的處理器電路和/或由基於雲的設備104(例如，一個或多個伺服器、處理器和/或虛擬機)來實現。在其他示例中，圖像處理電路220由位於本地輸入設備102、用戶設備242和/或(一個或多個)視頻會議輸出設備232上的專用電路實現。這些組件可以用軟體、硬體或者軟體、固件和/或硬體中的兩者或更多者的任何組合來實現。37.圖3圖示了被細分為多個編碼塊302的示例視頻幀300。在圖3的示例中，視頻幀300被劃分為編碼塊302的網格，其高度為18塊，寬度為32塊。在其他示例中，視頻幀300可以被細分為比圖3所示更多或更少的編碼塊。在視頻編碼期間，視頻幀(例如，視頻幀300)被細分為方形編碼塊(例如，編碼塊302)。例如，在h.264(avc)編碼中，視頻幀被細分為16乘16編碼塊的網格。在h.265(hvec或av1)編碼的示例中，視頻幀被細分為64乘64編碼塊的網格。在視頻幀的編碼期間，編碼器(例如，編碼器電路230)對每個編碼塊302進行編碼。示例編碼器電路230可以基於來自當前視頻幀或先前視頻幀的先前編碼的塊，形成對每個編碼塊302的預測。當基於來自先前視頻幀的先前編碼的塊為編碼塊302形成預測時，示例編碼器電路230可以在先前視頻幀的區域中搜索與編碼塊302相匹配的塊。一旦找到匹配的編碼塊，示例編碼器電路230就可以生成與編碼塊從先前幀到當前幀的移動相對應的運動向量。此外，在一些示例中，如果例如編碼塊是失真的和/或如果編碼器發現編碼塊從先前幀沒有運動，則示例編碼器電路230可以選擇跳過對該編碼塊的編碼。示例編碼器電路230可以在編碼的視頻幀中包括與運動向量和跳過塊相對應的元數據。38.在一些示例中，示例編碼器電路230在尋找匹配的編碼塊時，搜索先前視頻幀的一大部分(例如，整個幀)。在其他示例中，示例編碼器電路230在尋找匹配的編碼塊時，搜索先前視頻幀的較小部分。在圖3的示例中，向示例編碼器電路230提供限界框304。限界框304指示出視頻幀300的一個區域，該區域包括相對於先前幀變化了的部分。在圖3的示例中，限界框304包括視頻幀300的區域，該區域包括用戶306的一部分的圖像。視頻幀300的在限界框304內的區域包括髒汙編碼塊308。當對視頻幀進行編碼時，示例編碼器電路230可以對每個髒汙編碼塊308進行正常編碼(例如，執行搜索)。在一些示例中，在尋找匹配的編碼塊時，示例編碼器電路230可以只搜索與限界框304相對應的區域。視頻幀300的在限界框304之外的區域包括靜態編碼塊310。對於靜態編碼塊310，示例編碼器電路230可以跳過搜索(例如，跳過編碼)，從而節省處理功率。在圖3的示例中，視頻幀300的64％包括靜態編碼塊310。因此，在圖示的示例中，示例編碼器電路230可以跳過對視頻幀300的64％的編碼搜索。此外，在編碼期間，示例編碼器電路230可以將經編碼的圖像寫入到存儲器(例如，(一個或多個)存儲設備214)作為未來的參考幀。在本文公開的示例中，示例編碼器電路230可以僅在限界框304內的區域(例如，包括髒汙編碼塊308)中覆寫先前的參考幀。在圖3的示例中，視頻幀300的36％包括髒汙編碼塊308。因此，視頻幀300中只有36％會被示例編碼器電路230寫入到存儲器。此外，在寫入過程期間，示例編碼器電路230可以將限界框304作為元數據嵌入在參考圖像中。39.在視頻幀300的解碼期間，解碼器(例如，圖2的解碼器電路234)可以確定視頻幀300的髒汙部分(例如，包括髒汙編碼塊308)和靜態部分(例如，包括靜態編碼塊310)。在一些示例中，示例解碼器電路234可以基於限界框(例如，限界框304)確定視頻幀300的髒汙部分和靜態部分。在其他示例中，示例解碼器電路234可以基於編碼幀中的元數據確定視頻幀300的髒汙部分和靜態部分，該元數據包括運動向量和識別跳過塊的信息。然後示例解碼器電路234可以對視頻幀的髒汙部分(例如，包括髒汙編碼塊308)進行解碼，並且跳過對靜態部分(例如，包括靜態編碼塊)的解碼。此外，當寫入經解碼的參考幀時，示例解碼器電路234可以只寫入視頻幀300的解碼部分(例如，包括髒汙編碼塊308的髒汙部分)。對圖像的進一步處理因此也只用解碼部分來完成，從而在諸如將解碼圖像組合到網格視圖緩衝器中和/或更新顯示器之類的操作中節省處理功率。40.圖4是圖2的圖像處理電路220的示例實現方式的框圖，用於處理由本地用戶設備102的相機108生成的圖像。在圖示的示例中，相機108生成的(一個或多個)圖像包括在視頻會議應用212的操作期間對本地用戶設備102的用戶的描繪。在圖4的示例中，(一個或多個)圖像的背景部分被替換成背景圖像402。例如，為視頻會議生成的圖像的背景部分可包括家庭辦公室。用戶可以選擇用選定的背景圖像402，例如公司工作區的圖像或者城市景觀的圖像，來替換包括家庭辦公室的背景部分。在其他示例中，背景圖像402包括先前由相機108生成的圖像，其包括用戶，並且被應用了模糊效果。在圖4所示的示例實現方式中，n項目指的是與當前時間步驟相關聯的項目。此外，n-1項目指的是與先前時間步驟相關聯的項目。41.首先，相機108生成n幀404(例如，與當前時間步驟相對應的視頻幀)。在一些示例中，n幀404具有1080p解析度。在圖4中，n幀404被寫入到(一個或多個)存儲設備214。圖4的本地用戶設備102包括ai引擎電路222。在圖4的示例中，ai引擎電路222從(一個或多個)存儲設備214讀取n幀404。在其他示例中，相機108直接將n幀404傳遞給ai引擎電路222。示例ai引擎電路222分析n幀404以確定n分割遮罩406。n分割遮罩406指示出n幀404的一部分，該部分對應於n前景區域408。在圖4的示例中，分割遮罩(例如，n分割遮罩406和/或n-1分割遮罩410)的解析度為512像素×512像素。圖4的本地用戶設備102包括縮放電路224。示例縮放電路224可以縮放(一個或多個)分割遮罩(例如，n分割遮罩406和/或n-1分割遮罩410)的解析度，以便分割遮罩可以用於更高解析度的視頻幀(例如，n幀404，等等)。例如，縮放電路224可以從(一個或多個)存儲設備214讀取n分割遮罩406和n-1分割遮罩410。然後示例縮放電路224調整分割遮罩(例如，n分割遮罩406和/或n-1分割遮罩410)的解析度。例如，縮放電路224可以將n分割遮罩406的像素高度從512像素增大到1080像素，以匹配n幀404的像素高度。縮放電路224可以對n分割遮罩406和n-1分割遮罩410的每一者應用相同的縮放因子。42.在圖4的示例中，示例tnr電路226直接從縮放電路224接收經縮放的n分割遮罩406和經縮放的n-1分割遮罩410。換句話說，當被從縮放電路224傳送到tnr電路226時，經縮放的分割遮罩不被讀取到(一個或多個)存儲設備214和/或從(一個或多個)存儲設備214寫入。示例tnr電路226從(一個或多個)存儲設備214讀取n幀404的一部分。在圖4中，示例tnr電路226使用經縮放的n分割遮罩406，來僅讀取n幀404的n前景區域408。此外，示例tnr電路226確定存儲在(一個或多個)存儲設備214中的參考幀414的變化區域遮罩。在圖4的示例中，參考幀414是在先前圖像處理迭代中確定的具有替換背景的n-1幀。變化區域遮罩是由n分割遮罩406定義的前景區域和由n-1分割遮罩410定義的前景區域的併集。變化區域412是由變化區域遮罩定義的參考幀414的一部分。換句話說，變化區域412包括n幀404和參考幀414(例如，n-1幀)的所有前景區域。示例tnr電路226從(一個或多個)存儲設備214讀取變化區域412。43.在讀取n前景區域408和變化區域412兩者之後，示例tnr電路226使用變化區域412作為參考，對n前景區域408執行降噪(例如，時間降噪)。例如，tnr電路226可以將n前景區域408中的每個像素映射到變化區域412，以確定共位像素。在一些示例中，tnr電路226確定共位像素在變化區域412中。在這種情況下，示例tnr電路226可以使用標準的時間去噪過程來對該像素進行濾波。在其他示例中，tnr電路412確定共位像素不在變化區域412中。換句話說，共位像素位於參考幀414的一部分中，該部分對應於參考幀414的背景區域。在這種情況下，示例tnr電路412對像素使用空間濾波。由於空間濾波比時間去噪濾波使用更少的計算，因此，與使用標準的tnr過程相比，對確定共位像素不在變化區域412中(例如，共位像素在參考幀414的背景區域中)的像素進行濾波，使用的處理功率更少。此外，對於確定共位像素不在變化區域412中的像素使用空間濾波，可以使得示例tnr電路226對像素的濾波質量更高。例如，tnr電路226不嘗試為n前景區域408中的如下像素計算運動信息：對於該像素，共位像素在參考幀414的背景區域中。在一些示例中，基於參考幀414的背景區域中的共位像素為n前景區域408中的像素計算的運動信息可能是不準確的。因此，向像素應用空間濾波而不是時間去噪濾波可以導致對像素的更高質量的濾波。作為濾波的結果，示例tnr電路226生成經處理的n前景區域416。44.圖4的示例處理電路208包括選擇電路228。示例選擇電路228確定揭開的背景區域遮罩並且從(一個或多個)存儲設備214讀取揭開的背景區域418。例如，選擇電路228從tnr電路226接收經縮放的n分割遮罩406和經縮放的n-1分割遮罩410。在其他示例中，選擇電路228可以直接從縮放電路224接收經縮放的n分割遮罩406和經縮放的n-1分割遮罩410。示例選擇電路228可以確定揭開的背景區域遮罩為由n分割遮罩406定義的前景區域減去由n-1分割遮罩410定義的前景區域。揭開的背景區域418是由揭開的背景區域遮罩定義的背景圖像402的一部分。換句話說，揭開的背景區域418是背景圖像402的一部分，該部分在參考幀414(例如，n-1幀)中被前景遮蔽，但在n幀404中由於n前景區域408的運動而被揭開。在確定揭開的背景區域遮罩後，示例選擇電路228從(一個或多個)存儲設備214讀取背景圖像402的揭開背景區域418部分。45.圖4的示例處理器電路208包括編碼器電路230。在圖4的示例中，示例編碼器電路230從選擇電路228接收揭開的背景區域418和經處理的n前景區域416。在其他示例中，示例編碼器電路230可以從tnr電路226接收經處理的n前景區域416。此外，示例編碼器電路230從tnr電路226接收參考幀414的變化區域412。使用變化區域412作為參考，示例編碼器電路230對包括經處理的n前景區域416和揭開的背景區域418的更新後幀部分進行編碼，以生成具有替換背景的n幀420。例如，編碼器電路230對經處理的n前景區域416和揭開的背景區域418內的每個編碼塊進行編碼。示例編碼器電路230可以使用上文聯繫圖3描述的編碼處理，包括搜索匹配的編碼塊和包括元數據來編碼每個編碼塊。在編碼之後，示例編碼器電路230將包括經過處理的n前景區域416和揭開的背景區域418的更新後幀部分寫入到參考幀414，以生成具有替換背景的n幀420。一旦生成，具有替換背景的n幀420就被用作下一次迭代的參考幀414。此外，圖4的示例編碼器電路230經由網絡104將具有替換背景的n幀420傳輸到(一個或多個)視頻會議輸出設備232。46.在視頻會議期間(例如，在視頻會議應用212的操作期間)，本地用戶設備102的相機108隨著時間的推移生成視頻幀。包括ai引擎電路222、縮放電路224、tnr電路226、選擇電路228以及編碼器電路230的本地用戶設備102隨著時間的推移處理新的視頻幀。結果，圖2和/或圖4的示例本地用戶設備102提供了使用減少的存儲器帶寬來對在視頻會議期間捕捉的圖像進行處理(例如，執行圖像處理、替換背景、編碼，等等)。47.圖5a是用於處理在本地用戶設備102處接收的圖像的圖2的圖像處理電路220的示例實現方式的框圖。在圖5a所示的示例實現方式中，n項目指的是與當前時間步驟相關聯的項目。此外，n-1項目指的是與先前時間步驟相關聯的項目。如上文結合圖1所論述的，示例本地用戶設備102可以從多個用戶設備(例如，遠程用戶設備106a、遠程用戶設備106b、遠程用戶設備106n，等等)接收多個圖像。示例本地用戶設備102可以在視頻會議應用212的操作期間接收多個圖像。該多個圖像中的每一者可包括各個輸出設備的用戶的一部分。每個圖像在被傳輸(例如，經由網絡104)到本地用戶設備102之前由各個輸出設備進行編碼。圖5a的示例本地用戶設備102包括緩衝存儲裝置500。該示例緩衝存儲裝置500可被包括在圖2的(一個或多個)存儲設備214中。圖5a的示例本地用戶設備102在緩衝存儲裝置500處接收第一編碼幀502a。圖5a的示例本地用戶設備102包括解碼器電路234。示例解碼器電路234從緩衝存儲裝置500讀取編碼幀502a。示例解碼器電路234還從(一個或多個)存儲設備214讀取參考幀504a。在圖5a的示例中，圖5a的參考幀504a是在先前迭代中解碼的n-1幀。48.使用參考幀504a作為解碼參考，示例解碼器電路234對編碼幀502a進行解碼，如下文聯繫圖5b進一步詳細論述。在圖5a的示例中，編碼幀502a包括指示出該幀的髒汙部分和該幀的靜態部分的元數據。包括在編碼幀502a中的元數據可包括運動向量和識別跳過塊的信息，如上文聯繫圖3所論述。幀的髒汙部分包括可包含相對於先前迭代有變化的數據的編碼塊(例如，圖3的髒汙編碼塊308)。幀的靜態部分包括包含相對於先前迭代中沒有變化的數據的編碼塊(例如，圖3的靜態編碼塊310)。示例解碼器電路234利用元數據僅對編碼幀502a的髒汙部分進行解碼。示例解碼器電路234可以跳過對編碼幀502a的靜態部分的解碼。結果，示例解碼器電路234生成經解碼的變化區域506a。變化區域506a僅包括編碼幀502a的被元數據指示為包含髒汙編碼塊的部分。在對變化區域506a進行解碼之後，示例解碼器電路234將變化區域506a寫入到參考幀504a。因此，參考幀504a在隨後的迭代中隨著變化區域506a一起被更新。49.在每個時間步驟，多個輸出設備(例如，遠程用戶設備106a、遠程用戶設備106b、遠程用戶設備106b，等等)中的每一者可以將視頻幀(例如，編碼幀502a、編碼幀502n，等等)傳輸到本地用戶設備102。每個視頻幀(例如，編碼幀502a、編碼幀502n，等等)被接收在圖5a的緩衝存儲裝置500中。對於每個視頻幀，示例解碼器電路234可以使用相應的參考幀(例如，參考幀504a、參考幀504n，等等)對變化區域(例如，變化區域506a、變化區域506n，等等)解碼。50.圖5a的示例本地用戶設備102包括sfc電路235。在圖5a的示例中，sfc電路235直接連接到解碼器電路234。換句話說，示例sfc電路235可以從解碼器電路234接收數據，而無需將數據寫入到本地用戶設備102的存儲器(例如，(一個或多個)存儲設備214)以及從該存儲器中讀取數據。在圖5a的示例中，sfc電路235直接從解碼器電路234接收經解碼的變化區域506a(例如，不從存儲器讀取)。示例sfc電路235可以對變化區域506a執行縮放和格式轉換，以準備變化區域506a來在顯示屏幕202上顯示。示例sfc電路235接收和處理每個經解碼的變化區域(例如，變化區域506a、變化區域506n，等等)。示例sfc電路235將每個變化區域提供給包括在圖5a的本地用戶設備102中的組合器電路236。在圖5a的示例中，組合器電路236將變化區域(例如，變化區域506a、變化區域506n，等等)寫入到網格視圖緩衝器510。示例網格視圖緩衝器510可被存儲在本地用戶設備102的(一個或多個)存儲設備214中。在圖5a的示例中，網格視圖緩衝器510是包括2.97mb數據的高解析度(例如，1080p)圖像。示例網格視圖緩衝器510包括多個區域，每個區域對應於多個輸出設備(例如，遠程用戶設備106a、遠程用戶設備106b，等等)中的每一者的視頻流。在圖5a的示例中，變化區域506a、506n的總和只佔網格視圖緩衝器510的一部分(例如，30％)。結果，變化區域506a、506n包括的數據比示例網格視圖緩衝器510少(例如，少2mb)。因此，與組合器電路236寫入整個網格視圖相比，在寫入變化區域506a、506n時，示例組合器電路236向(一個或多個)存儲設備214寫入的數據較少(例如，少60％)。示例網格視圖緩衝器510還可包括來自變化區域506a、506n的元數據，該元數據指示出網格視圖緩衝器510的與變化區域506a、506n相對應的部分。51.圖5a的示例本地用戶設備102包括顯示控制器電路238。示例顯示控制器電路238生成顯示構成512並且更新顯示屏幕202。顯示構成512包括網格視圖緩衝器510中包括的圖像數據和視頻會議應用212的用戶界面的組件。示例顯示控制器電路238通過將網格視圖緩衝器510與視頻會議應用212的用戶界面組件相組合來生成顯示構成512。示例顯示構成512可包括來自網格視圖緩衝器510的元數據，該元數據指示出顯示構成512的與變化區域506a、506n相對應的部分。隨後，示例顯示控制器電路238用顯示構成512更新顯示屏幕202。在圖5a的示例中，顯示控制器電路238選擇性地用變化區域506a、506n更新顯示屏幕202。例如，顯示控制器電路238使用顯示構成512中包括的元數據來確定顯示構成512的變化區域。然後，示例顯示控制器電路238可以讀取變化區域506a、506n。如上所述，變化區域506a、506n的總和包括比網格視圖緩衝器510更少(例如，少70％)的數據。因此，變化區域506a、506n的總和包括比顯示構成512更少(例如，少75％)的數據。因此，只讀取變化區域506a、506n的總和而不是顯示構成512可以使用更少(例如，少75％)的與存儲器相關的處理功率。示例顯示控制器電路238可以選擇性地用變化區域506a、506n更新顯示屏幕202。類似地，因為變化區域506a、506n的總和包括的數據比顯示構成512更少(例如，少75％)，所以只用變化區域506a、506n的總和而不是顯示構成512來選擇性地更新顯示屏幕202可以使用更少的處理功率。52.在視頻會議期間(例如，在視頻會議應用212的操作期間)，(一個或多個)遠程用戶設備106a、106n的(一個或多個)相機110a、110n隨著時間的推移生成編碼幀502a、502n。包括解碼器電路234、sfc電路235、組合器電路236和顯示控制器電路238的示例本地用戶設備102處理隨著時間的推移接收到的新編碼幀。結果，圖2和/或圖5a的示例本地用戶設備102提供了使用減少的存儲器帶寬來對視頻會議期間接收到的圖像進行處理(例如，執行圖像處理、解碼、顯示)。53.圖5b是用於對在本地用戶設備102處接收的圖像進行解碼的圖2的圖像處理電路220的示例實現方式的框圖。如上所述，解碼器電路234從緩衝存儲裝置500接收與n視頻幀相對應的圖像數據。在圖5b的示例中，解碼器電路234以比特流數據的形式從緩衝存儲裝置500接收數據。在圖5b的示例中，圖像是使用諸如h.264之類的標準編碼來編碼的。在其他示例中，可以使用不同的編碼標準。如圖3所示，在編碼期間，圖像被劃分成編碼塊(例如，編碼塊302)。圖5b的示例解碼電路234以熵解碼(塊514)和重排序(塊516)開始依次處理每個編碼塊，產生經解碼的變換係數。在塊518和520，解碼器電路234分別對經解碼的變換係數執行逆量化和逆變換，以生成差異宏塊。54.如上所述，示例解碼電路234從(一個或多個)存儲設備214讀取參考幀504a。在塊522，示例解碼電路234使用參考幀504a以及比特流數據來執行運動補償並且生成預測宏塊幀(p幀)523。此外，在塊524，示例解碼電路234使用比特流數據來執行幀內預測(intra-prediction)。差異宏塊被與p幀523和幀內預測相組合以生成解碼宏塊。在圖5b的示例中，解碼器電路234隻對比特流的被確定為包括髒汙宏塊的部分進行解碼。因此，解碼區域(例如，變化區域506a)的大小小於編碼幀的大小。55.如上所述，示例解碼器電路234將變化區域506a寫入到參考幀504a，以用n視頻幀更新參考幀504a。此外，sfc電路235直接從解碼器電路234接收經解碼的變化區域506a。變化區域506a被組合器電路236和顯示構成電路238進一步處理以用於顯示，如上文聯繫圖5a所論述。示例解碼器電路234對於從多個輸出設備(例如，遠程用戶設備106a、遠程用戶設備106b、遠程用戶設備106n，等等)中的每一者接收到的n視頻幀中的每一者完成上述的圖5b的解碼過程。56.在一些示例中，圖像處理電路220包括用於確定背景圖像的揭開區域的裝置。例如，用於確定的裝置可以由選擇電路228實現。在一些示例中，選擇電路228可以由機器可執行指令實現，例如由處理器電路執行的至少圖7的塊716、718和圖9的塊902所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，選擇電路228由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，選擇電路228可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。57.在一些示例中，圖像處理電路220包括用於生成更新後幀部分的裝置。例如，用於生成的裝置可以由編碼器電路230實現。在一些示例中，編碼器電路230可以由機器可執行指令實現，例如由處理器電路執行的至少圖7的塊720和圖9的塊904所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，編碼器電路230由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，編碼器電路230可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。58.在一些示例中，圖像處理電路220包括用於存儲更新後幀部分的裝置。例如，用於存儲的裝置可以由編碼器電路230實現。在一些示例中，編碼器電路230可以由機器可執行指令實現，例如由處理器電路執行的至少圖7的塊722和圖9的塊906所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，編碼器電路230由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，編碼器電路230可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。59.在一些示例中，圖像處理電路220包括用於執行降噪的裝置。例如，用於執行的裝置可以由tnr電路226實現。在一些示例中，tnr電路226可以由機器可執行指令實現，例如由處理器電路執行的至少圖7的塊714所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，tnr電路226由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，tnr電路226可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。60.在一些示例中，圖像處理電路220包括用於確定前景區域的裝置。例如，用於確定的裝置可以由ai引擎電路222實現。在一些示例中，ai引擎電路222可以由機器可執行指令實現，例如由處理器電路執行的至少圖7的塊702、704、706、708所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，ai引擎電路222由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，ai引擎電路222可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。61.在一些示例中，圖像處理電路220包括用於包括元數據的裝置。例如，用於包括的裝置可以由編碼器電路230實現。在一些示例中，編碼器電路230可以由機器可執行指令實現，例如由處理器電路執行的至少圖7的塊720、722所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，編碼器電路230由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，編碼器電路230可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。62.在一些示例中，圖像處理電路220包括用於生成變化區域的裝置。例如，用於生成的裝置可以由解碼器電路234實現。在一些示例中，解碼器電路234可以由機器可執行指令實現，例如由處理器電路執行的至少圖8的塊802、804、806和圖10的塊1002、1004所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，解碼器電路234由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，解碼器電路234可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。63.在一些示例中，圖像處理電路220包括用於組合變化區域的裝置。例如，用於組合的裝置可以由組合器電路236實現。在一些示例中，組合器電路236可以由機器可執行指令實現，例如由處理器電路執行的至少圖6b的塊616、圖8的塊810、812、814和圖10的塊1006所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，組合器電路236由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，組合器電路236可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。64.在一些示例中，圖像處理電路220包括用於選擇性地更新顯示屏幕的裝置。例如，用於更新的裝置可以由顯示控制器電路238實現。在一些示例中，顯示控制器電路238可以由機器可執行指令實現，例如由處理器電路執行的至少圖6b和/或圖8的塊618和圖10的塊1008所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，顯示控制器電路238由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，顯示控制器電路238可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。65.在一些示例中，圖像處理電路220包括用於確定視頻幀的髒汙塊的裝置。例如，用於確定的裝置可以由解碼器電路234實現。在一些示例中，解碼器電路234可以由機器可執行指令實現，例如由處理器電路執行的至少圖8的塊804所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，解碼器電路234由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，解碼器電路234可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。66.在一些示例中，圖像處理電路220包括用於將變化區域寫入到存儲器的裝置。例如，用於寫入的裝置可以由解碼器電路234實現。在一些示例中，解碼器電路230可以由機器可執行指令實現，例如由處理器電路執行的至少圖8的塊806所實現的指令，該處理器電路可以由圖11的示例處理器電路1112、圖12的示例處理器電路1200和/或圖13的示例現場可編程門陣列(fpga)電路1300實現。在其他示例中，解碼器電路234由其他硬體邏輯電路、硬體實現的狀態機和/或硬體、軟體和/或固件的任何其他組合來實現。例如，解碼器電路234可以由至少一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、專用集成電路(asic)、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現，這些硬體電路被構造為執行相應的操作，而不執行軟體或固件，但其他結構也同樣是適當的。67.雖然在圖4中圖示了實現圖2的圖像處理電路220的示例方式，但圖4中所示的元件、過程和/或設備中的一個或多個可被組合、劃分、重安排、省略、消除和/或以任何其他方式來實現。另外，圖2的示例ai引擎電路222、示例縮放電路224、示例tnr電路226、示例選擇電路228、示例編碼器電路230，和/或更概括而言，示例圖像處理電路220，可以單獨用硬體來實現，或者由硬體與軟體和/或固件相結合來實現。從而，例如，示例ai引擎電路222、示例縮放電路224、示例tnr電路226、示例選擇電路228、示例編碼器電路230和/或更概括而言示例圖像處理電路220中的任何一者，可以由處理器電路、(一個或多個)模擬電路、(一個或多個)數字電路、(一個或多個)邏輯電路、(一個或多個)可編程處理器、(一個或多個)可編程微控制器、(一個或多個)圖形處理單元(gpu)、(一個或多個)數位訊號處理器(dsp)、(一個或多個)專用集成電路(asic)、(一個或多個)可編程邏輯器件(programmablelogicdevice，pld)和/或(一個或多個)現場可編程邏輯器件(fieldprogrammablelogicdevice，fpld)(例如現場可編程門陣列(fpga))來實現。此外，圖2的示例圖像處理電路220可包括除了圖4中所示的那些以外或者取代圖4中所示的那些的一個或多個元件、過程和/或設備，和/或可包括多於一個圖示的元件、過程和設備中的任何一者或所有。68.雖然在圖5a中圖示了實現圖2的圖像處理電路220的示例方式，但圖5a中所示的元件、過程和/或設備中的一個或多個可被組合、劃分、重安排、省略、消除和/或以任何其他方式來實現。另外，圖2的示例解碼器電路234、示例sfc電路235、示例組合器電路236、示例顯示控制器電路238，和/或更概括而言，示例圖像處理電路220，可以單獨用硬體來實現，或者由硬體與軟體和/或固件相結合來實現。從而，例如，示例解碼器電路234、示例sfc電路235、示例組合器電路236、示例顯示控制器電路238和/或更概括而言示例圖像處理電路220中的任何一者，可以由處理器電路、(一個或多個)模擬電路、(一個或多個)數字電路、(一個或多個)邏輯電路、(一個或多個)可編程處理器、(一個或多個)可編程微控制器、(一個或多個)圖形處理單元(gpu)、(一個或多個)數位訊號處理器(dsp)、(一個或多個)專用集成電路(asic)、(一個或多個)可編程邏輯器件(pld)和/或(一個或多個)現場可編程邏輯器件(fpld)(例如現場可編程門陣列(fpga))來實現。此外，圖2的示例圖像處理電路220可包括除了圖5a中所示的那些以外或者取代圖5a中所示的那些的一個或多個元件、過程和/或設備，和/或可包括多於一個圖示的元件、過程和設備中的任何一者或所有。69.雖然在圖5b中圖示了實現圖2的圖像處理電路220的示例方式，但圖5b中所示的元件、過程和/或設備中的一個或多個可被組合、劃分、重安排、省略、消除和/或以任何其他方式來實現。另外，圖2的示例解碼器電路234、示例sfc電路235、示例組合器電路236、示例顯示控制器電路238，和/或更概括而言，示例圖像處理電路220，可以單獨用硬體來實現，或者由硬體與軟體和/或固件相結合來實現。從而，例如，示例解碼器電路234、示例sfc電路235、示例組合器電路236、示例顯示控制器電路238和/或更概括而言示例圖像處理電路220中的任何一者，可以由處理器電路、(一個或多個)模擬電路、(一個或多個)數字電路、(一個或多個)邏輯電路、(一個或多個)可編程處理器、(一個或多個)可編程微控制器、(一個或多個)圖形處理單元(gpu)、(一個或多個)數位訊號處理器(dsp)、(一個或多個)專用集成電路(asic)、(一個或多個)可編程邏輯器件(pld)和/或(一個或多個)現場可編程邏輯器件(fpld)(例如現場可編程門陣列(fpga))來實現。此外，圖2的示例圖像處理電路220可包括除了圖5b中所示的那些以外或者取代圖5b中所示的那些的一個或多個元件、過程和/或設備，和/或可包括多於一個圖示的元件、過程和設備中的任何一者或所有。70.在圖6a-圖10中示出了代表用於實現圖2的圖像處理電路220的示例硬體邏輯電路、機器可讀指令、硬體實現狀態機和/或其任何組合的流程圖。機器可讀指令可以是供處理器電路執行的一個或多個可執行程序或者可執行程序的(一個或多個)部分，所述處理器電路例如是下文聯繫圖11論述的示例處理器平臺1100中所示的處理器電路1112和/或下文聯繫圖12和/或圖13論述的示例處理器電路。該(一個或多個)程序可以體現在存儲於一個或多個非暫態計算機可讀存儲介質上的軟體中，所述介質例如是cd、軟盤、硬碟驅動器(harddiskdrive，hdd)、dvd、藍光碟、易失性存儲器(例如，任何類型的隨機訪問存儲器(randomaccessmemory，ram)，等等)或者非易失性存儲器(例如，快閃記憶體、hdd，等等)，與位於一個或多個硬體設備中的處理器電路相關聯，但(一個或多個)程序的整體和/或其一部分或者也可以由除了處理器電路以外的一個或多個硬體設備執行和/或體現在固件或專用硬體中。機器可讀指令可以分布在多個硬體設備上和/或由兩個或更多個硬體設備(例如，伺服器和客戶端硬體設備)執行。例如，客戶端硬體設備可以由端點客戶端硬體設備(例如，與用戶相關聯的硬體設備)或中間客戶端硬體設備(例如，可促進伺服器和端點客戶端硬體設備之間的通信的無線電接入網絡(radioaccessnetwork，ran)網關)實現。類似地，非暫態計算機可讀存儲介質可包括位於一個或多個硬體設備中的一個或多個介質。另外，雖然是參考圖6a-圖10中所示的流程圖來描述(一個或多個)示例程序的，但可替代地使用實現示例圖像處理電路220的許多其他方法。例如，塊的執行順序可被改變，和/或描述的塊中的一些可被改變、消除或者組合。額外地或者替代地，任何或所有塊可由被構造為執行相應的操作而不執行軟體或固件的一個或多個硬體電路(例如，處理器電路、分立的和/或集成的模擬和/或數字電路、fpga、asic、比較器、運算放大器(op-amp)、邏輯電路，等等)來實現。處理器電路可以分布在不同的網絡位置中和/或在單個機器中的一個或多個硬體設備(例如，單核處理器(例如，單核中央處理器單元(cpu))、多核處理器(例如，多核cpu)，等等)、分布在伺服器機架的多個伺服器上的多個處理器、分布在一個或多個伺服器機架上的多個處理器、位於同一封裝中(例如，同一集成電路(integratedcircuit，ic)封裝或者兩個或更多個單獨的殼體中，等等)的cpu和/或fpga的本地。71.可以以壓縮格式、加密格式、分段格式、編譯格式、可執行格式、打包格式等等中的一種或多種格式來存儲本文描述的機器可讀指令。本文描述的機器可讀指令可被存儲為可被利用來創建、製造和/或產生機器可執行指令的數據或數據結構(例如，存儲為指令的部分、代碼、代碼的表示，等等)。例如，機器可讀指令可被分段並被存儲在位於網絡或者網絡集合的相同或不同位置的一個或多個存儲設備和/或計算設備(例如，伺服器)上(例如，在雲中，在邊緣設備中，等等)。機器可讀指令可要求安裝、修改、改編、更新、組合、補充、配置、解密、解壓縮、解包、分發、重指派、編譯等等中的一個或多個，以便使得它們可被計算設備和/或其他機器直接可讀、可解釋和/或可執行。例如，機器可讀指令可被存儲為多個部分，這些部分被單獨壓縮、加密和/或存儲在分開的計算設備上，其中這些部分當被解密、解壓縮和/或組合時，形成實現可一起形成例如本文所述那種的程序的一個或多個操作的一組機器可執行指令。72.在另一示例中，機器可讀指令可被存儲在如下狀態中：在該狀態中，它們可被處理器電路讀取，但要求添加庫(例如，動態連結庫(dynamiclinklibrary，dll))、軟體開發套件(softwaredevelopmentkit，sdk)、應用編程接口(applicationprogramminginterface，api)等等，以便在特定的計算設備或其他設備上執行這些機器可讀指令。在另一示例中，在機器可讀指令和/或相應的(一個或多個)程序可被全部或部分執行之前，機器可讀指令可能需要被配置(例如，存儲設置、輸入數據、記錄網絡地址，等等)。從而，本文使用的機器可讀介質可包括機器可讀指令和/或(一個或多個)程序，無論這些機器可讀指令和/或(一個或多個)程序在被存儲時或以其他方式在休息或在途時的特定格式或狀態如何。73.本文描述的機器可讀指令可以由任何過去、當前或者未來的指令語言、腳本語言、程式語言等等來表示。例如，可以利用以下語言中的任何一種來表示機器可讀指令：c、c++、java、c#、perl、python、javascript、超本文標記語言(hypertextmarkuplanguage，html)、結構化查詢語言(structuredquerylanguage，sql)、swift，等等。74.如上所述，可利用存儲在一個或多個非暫態計算機和/或機器可讀介質上的可執行指令(例如，計算機和/或機器可讀指令)來實現圖6a-圖10的示例操作，所述介質例如是光存儲設備、磁存儲設備、hdd、快閃記憶體、只讀存儲器(read-onlymemory，rom)、cd、dvd、緩存、任何類型的ram、寄存器、和/或其中信息可被存儲任何持續時間(例如，存儲較長時間段、永久存儲、短暫存儲、用於臨時緩衝、和/或用於信息的緩存)的任何其他存儲設備或存儲盤。如本文所使用的，術語非暫態計算機可讀介質和非暫態計算機可讀存儲介質被明確定義為包括任何類型的計算機可讀存儲設備和/或存儲盤，並且排除傳播信號和排除傳輸介質。[0075]「包括」和「包含」(以及其所有形式和時態)在本文中被用作開端式術語。從而，每當權利要求採用任何形式的「包括」或「包含」(例如，包括、包含、具有，等等)作為前序部分或者在任何種類的權利要求記載中使用時，要理解，額外的元素、術語等等可存在，而不落在相應權利要求或記載的範圍之外。如本文所使用的，當短語「至少」在例如權利要求的前序部分中被用作過渡術語時，它是開端的，與術語「包括」和「包含」是開端的方式一樣。術語「和/或」當例如被以比如a、b和/或c這樣的形式使用時，指的是a、b、c的任何組合或子集，例如(1)a單獨，(2)b單獨，(3)c單獨，(4)a與b，(5)a與c，(6)b與c，或者(7)a與b以及與c。就本文在描述結構、組件、項目、c和/或事物的上下文中使用的而言，短語「a和b中的至少一者」打算指包括以下各項中的任何一者的實現方式：(1)至少一個a，(2)至少一個b，或者(3)至少一個a和至少一個b。類似地，就本文在描述結構、組件、項目、物體和/或事物的上下文中使用的而言，短語「a或b中的至少一者」打算指包括以下各項中的任何一者的實現方式：(1)至少一個a，(2)至少一個b，或者(3)至少一個a和至少一個b。就本文在描述過程、指令、動作、活動和/或步驟的執行或運行的上下文中使用的而言，短語「a和b中的至少一者」打算指包括以下各項中的任何一者的實現方式：[0076](1)至少一個a，(2)至少一個b，或者(3)至少一個a和至少一個b。類似地，就本文在描述過程、指令、動作、活動和/或步驟的執行或運行的上下文中使用的而言，短語「a或b中的至少一者」打算指包括以下各項中的任何一者的實現方式：(1)至少一個a，(2)至少一個b，或者(3)至少一個a和至少一個b。[0077]如本文所使用的，單數指代(例如，「一」、「第一」、「第二」，等等)並不排除多數。如本文所使用的，術語「一」物體指的是一個或多個該物體。術語「一」、「一個或多個」和「至少一個」在本文中是可互換使用的。此外，雖然是單獨列出的，但多個手段、元素或方法動作可由例如同一實體或物體來實現。此外，雖然個體特徵可被包括在不同的示例或權利要求中，但它們可能可被組合，並且包括在不同的示例或權利要求中並不暗示著特徵的組合是不可行的和/或不是有利的。[0078]圖6a和圖6b包括代表可由處理器電路執行和/或實例化來在視頻會議應用的操作期間對視頻幀進行編碼和解碼的示例機器可讀取指令和/或操作的流程圖。圖6a包括代表可由示例處理器電路(圖2)執行和/或實例化來在視頻會議應用(例如，視頻會議應用212)的操作期間對視頻幀進行編碼的示例機器可讀取指令和/或示例操作600的流程圖。圖6a的機器可讀取指令和/或操作600開始於塊602，在該塊602，相機108(圖1、圖2和圖4)捕捉視頻幀。例如，相機108可以在視頻會議應用212的操作期間捕捉視頻幀。該視頻幀可包括對本地用戶設備102的用戶的描繪。在塊604，示例圖像處理電路220(圖2)替換視頻幀的背景部分。例如，圖像處理電路220可以用用戶選擇的背景圖像替換視頻幀的靜態背景部分。下文聯繫圖7描述可被執行以實現塊604的示例指令。在塊606，示例編碼器電路230(圖2)將具有替換背景的視頻幀傳輸到一個或多個其他用戶設備(例如，(一個或多個)視頻會議輸出設備232)。在塊608，示例相機108檢測是否有額外的視頻幀準備好供處理。例如，由相機108捕捉的視頻幀可以在幀緩衝器中準備好供處理。如果額外的視頻幀準備好供處理(塊608：「是」)，則該過程返回到塊604，以替換該額外視頻幀的背景。如果額外的視頻幀沒有準備好供處理(塊608：「否」)，則圖6a的示例指令結束。[0079]圖6b包括代表可由示例處理器電路208(圖2)執行和/或實例化來在視頻會議應用的操作期間對視頻幀進行解碼的示例機器可讀取指令和/或示例操作610的流程圖。機器可讀取指令和/或操作610開始於塊612，在該塊，本地用戶設備102在緩衝存儲裝置500處接收一個或多個編碼視頻幀。例如，本地用戶設備102可以從圖1的遠程用戶設備106a接收一個或多個編碼視頻幀，該遠程用戶設備106a在視頻會議應用212的操作期間以基本上與上文聯繫圖6a所述相同的方式編碼和傳輸視頻幀。在一些情況下，本地用戶設備102可以從額外的用戶設備(例如，遠程用戶設備106a-n)接收額外的編碼視頻幀(例如，第二、第三、第四、第五等等編碼視頻幀)。[0080]在塊614，示例解碼器電路234(圖2)對編碼視頻幀進行解碼。例如，解碼器電路234對每個編碼視頻幀的變化區域進行解碼。下文聯繫圖8描述可被執行以實現塊614的示例指令。在塊616，示例組合器電路236(圖2)組合變化部分。例如，組合器電路236可以通過將變化區域(例如，圖4的變化區域412)寫入到網格視圖緩衝器中來組合變化部分。下文聯繫圖8描述可被執行以實現塊616的示例指令。在塊618，示例顯示控制器電路238(圖2)顯示變化區域，如下文聯繫圖8進一步論述。例如，顯示控制器電路238通過將變化區域與用戶界面的組件相組合來生成顯示構成512(圖5a)。然後示例顯示控制器電路238用變化區域更新顯示屏幕202(圖2)。在塊620，示例解碼器電路234檢測是否接收到額外的視頻幀。如果接收到額外的視頻幀(塊620：「是」)，則控制返回到塊614以對額外的視頻幀解碼。如果沒有接收到額外的視頻幀(塊620：「否」)，則圖6b的示例指令結束。[0081]圖7是代表可由處理器電路執行和/或實例化來在視頻會議應用的操作期間對視頻幀進行編碼的圖6a的示例機器可讀取指令和/或示例操作600的更詳細流程圖。在圖7的示例實現方式中，n項目指的是與當前時間步驟相關聯的項目。此外，n-1項目指的是與先前時間步驟相關聯的項目。圖7的機器可讀取指令和/或操作600開始於塊602，在該塊，相機108(圖1和圖2)捕捉n視頻幀(例如，n幀404)。例如，本地用戶設備102(圖1和圖2)的相機108捕捉當前時間步驟的視頻幀，其包括對本地用戶設備102的用戶的描繪。由塊702至722表示的機器可讀取指令可用於實現圖6a的塊604(替換背景)。在塊702，ai引擎電路222(圖2)生成n分割遮罩。例如，ai引擎電路222分析n視頻幀以確定n視頻幀的與前景區域相對應的部分。示例ai引擎電路222可以使用諸如運動檢測、邊緣檢測和/或其他分析技術之類的分析方法來確定前景區域。在ai引擎電路222確定前景區域之後，示例ai引擎電路222可以生成指示出n視頻幀的前景區域和n視頻幀的背景區域的n分割遮罩。在圖7的示例中，n分割遮罩中包括的前景區域包括對本地用戶設備102的用戶的描繪。示例ai引擎電路222可以將n分割遮罩寫入在(一個或多個)存儲設備214中。[0082]在塊704，示例縮放電路224(圖2)從(一個或多個)存儲設備214讀取n分割遮罩。此外，示例縮放電路224可以從(一個或多個)存儲設備214讀取由ai引擎電路222在先前迭代中生成和存儲的n-1分割遮罩。在塊706，示例縮放電路224縮放分割遮罩(例如，n分割遮罩和/或n-1分割遮罩)。例如，縮放電路224調整(一個或多個)分割遮罩的解析度，以使得它與由相機108生成的圖像的解析度相同。在塊708，示例tnr電路226(圖2)讀取n前景區域(例如，圖4的n前景區域408)。例如，tnr電路226從縮放電路224接收縮放的分割遮罩(例如，n分割遮罩，n-1分割遮罩，等等)。示例tnr電路226使用來自n分割遮罩的數據從(一個或多個)存儲設備214讀取n幀的一部分，該部分對應於n幀的前景區域。從而，示例tnr電路226獲得n前景區域。[0083]在塊710，示例tnr電路226確定變化區域遮罩。例如，tnr電路226計算n分割遮罩的前景區域和n-1分割遮罩的前景區域的併集。在塊712，示例tnr電路226從(一個或多個)存儲設備214讀取變化區域(例如，變化區域412)。例如，tnr電路226可以在(一個或多個)存儲設備214中讀取n-1視頻幀的與變化區域遮罩相對應的部分。在塊714，示例tnr電路226使用變化區域作為參考，在n前景區域上應用時間降噪。結果，示例tnr電路226生成經處理的n前景區域(例如，經處理的n前景區域416)。[0084]在塊716，示例選擇電路228(圖2)確定揭開背景區域遮罩。首先，示例選擇電路228從tnr電路226接收經縮放的分割遮罩(例如，經縮放的n分割遮罩和經縮放的n-1分割遮罩)。在其他示例中，選擇電路228可以直接從縮放電路224接收經縮放的分割遮罩。接下來，示例選擇電路228從n-1分割遮罩的前景區域中減去n分割遮罩的前景區域，以確定揭開背景區域遮罩。如上所述，揭開背景區域遮罩對應於背景圖像的如下部分：該部分被n-1視頻幀的前景區域覆蓋，但由於n視頻幀的前景區域的移動而被揭開。[0085]在塊718，示例選擇電路228從(一個或多個)存儲設備214讀取揭開背景區域(例如，揭開背景區域418)。例如，選擇電路228可以選擇背景圖像(例如，背景圖像402)的與揭開背景區域遮罩相對應的部分。[0086]在塊720，編碼器電路230對更新後幀部分進行編碼。例如，編碼器電路230從示例選擇電路228接收揭開背景區域，並且從tnr電路226和/或選擇電路228接收經處理的n前景區域。示例編碼器電路230還從tnr電路226接收變化區域，以便在編碼過程期間用作參考。示例編碼器電路230在塊720處使用例如h.264之類的編碼格式對更新後幀部分中的經處理的n前景區域(例如，經處理的n前景區域416)和揭開的背景區域(例如，揭開背景區域418)進行編碼。在圖7的示例中，背景圖像的不描繪n前景區域或者揭開背景區域的部分沒有被編碼。從而，通過減少僅對更新rg幀部分的編碼塊的存儲器訪問，提高了存儲器訪問效率。[0087]在對更新後幀部分進行編碼之後，示例編碼器電路230在塊722將更新後幀部分寫入到(一個或多個)存儲設備214。控制繼續到塊606，在這裡，如上所述，示例編碼器電路230將具有替換背景的視頻幀傳輸到一個或多個其他用戶設備(例如，(一個或多個)視頻會議輸出設備232)。在塊608，示例相機108檢測是否有額外的視頻幀準備好供處理。如果額外的視頻幀準備好供處理(塊608：「是」)，則控制返回到塊702，以替換該額外視頻幀的背景。如果額外的視頻幀沒有準備好供處理(塊608：「否」)，則圖7的示例指令結束。[0088]圖8是代表可由處理器電路執行和/或實例化來在視頻會議應用的操作期間對視頻幀進行解碼的圖6b的示例機器可讀取指令和/或示例操作610的更詳細流程圖。圖8的機器可讀取指令和/或操作610開始於塊612，在該塊，本地用戶設備102(圖1)在緩衝存儲裝置500(圖5a)處從一個或多個用戶設備(例如，圖1的遠程用戶設備106a、遠程用戶設備106b、遠程用戶設備106n，等等)接收一個或多個編碼視頻幀。塊802至808的示例機器可讀取指令可用於實現圖6b的塊614(對視頻幀解碼)。在塊802，示例解碼器電路234(圖2)從(一個或多個)存儲設備214(圖2)讀取與在先前時間步驟解碼的視頻幀相對應的參考幀(例如，圖5的參考幀504a)。在塊804，示例解碼器電路234對編碼視頻幀的變化部分進行解碼。例如，解碼器電路234使用圖5b中所示的解碼過程，使用參考幀作為參考來對視頻幀解碼。在圖8的示例中，解碼器電路234跳過對編碼視頻幀的靜態或未變化部分的解碼，從而僅對視頻幀的(一個或多個)變化部分進行解碼。從而，解碼的輸出是視頻幀的經解碼的變化部分。在塊806，示例解碼器電路234將變化部分寫入到(一個或多個)存儲設備214上的參考幀。例如，解碼器電路234用變化部分更新參考幀的一部分，從而將參考幀更新到當前迭代。[0089]在塊808，解碼器電路234檢測在緩衝存儲裝置中是否有來自當前時間步驟的額外用戶設備的額外編碼視頻幀可用。如果有額外的編碼視頻幀可用(塊808：「是」)，則控制返回到塊802以對額外的編碼視頻幀解碼。如果額外的編碼視頻幀不可用(塊808：否)，則控制繼續到塊810。塊810至814的示例機器可讀取指令可用於實現圖6b的塊616(組合變化部分)。在塊810，示例組合器電路236(圖2)收集經解碼的變化部分。例如，示例sfc電路235(圖2)直接從解碼器電路234接收變化部分。示例sfc電路235將每個變化部分從解碼器電路234傳送到組合器電路236，而不將包括變化部分的數據寫入到用戶設備的存儲器(例如，(一個或多個)存儲設備214)和/或從該存儲器讀取。在塊812，示例組合器電路236(圖2)將經解碼的變化部分寫入到(一個或多個)存儲設備214的網格視圖緩衝器中。在圖8的示例中，組合器電路236在網格視圖緩衝器中包括元數據，以指示出圖像的變化部分。在塊814，示例顯示控制器電路238(圖2)生成顯示構成(例如，顯示構成512)。示例顯示控制器電路238通過將網格視圖緩衝器510與視頻會議應用212的用戶界面組件相組合來生成顯示構成512。在塊618，示例顯示控制器電路238顯示經解碼的變化區域。例如，顯示控制器電路238用顯示構成512更新顯示屏幕202。在圖8的示例中，顯示控制器電路238選擇性地用變化區域更新顯示屏幕202。例如，顯示控制器電路238使用顯示構成512中包括的元數據來確定顯示構成512的變化區域。在塊620，示例解碼器電路234檢測是否有額外的視頻幀被接收到並且在緩衝存儲裝置500中可用。如果接收到額外的視頻幀(塊620：「是」)，則控制返回到塊802以對額外的視頻幀解碼。如果沒有接收到額外的視頻幀(塊620：「否」)，則圖8的示例指令結束。[0090]圖9是代表可由處理器電路執行和/或實例化來在視頻會議應用的操作期間對視頻幀進行編碼的示例機器可讀取指令和/或示例操作900的流程圖。圖9的機器可讀取指令和/或操作900開始於塊902，在該塊，示例選擇電路228(圖2)確定揭開的背景區域。例如，選擇電路228可以確定揭開背景區域遮罩，隨後讀取背景圖像的揭開背景區域。在塊906，示例編碼器電路230(圖2)生成更新後的幀部分。例如，編碼器電路230可以通過將揭開背景區域與視頻幀的前景區域一起編碼來生成更新後幀部分。在塊908，示例編碼器電路230將更新後幀部分存儲到存儲器。例如，編碼器電路230可以將揭開背景區域的編碼塊寫入到存儲在用戶設備的存儲器中的視頻幀，以用揭開背景區域來更新視頻幀。圖9的示例指令結束。[0091]圖10是代表可由處理器電路執行和/或實例化來在視頻會議應用的操作期間對視頻幀進行解碼的示例機器可讀取指令和/或示例操作1000的流程圖。圖10的機器可讀取指令和/或操作1000開始於塊1002，在該塊，示例解碼器電路234(圖2)確定第一編碼視頻幀的第一變化區域。在塊1004，示例解碼器電路234確定第二編碼視頻幀的第二變化區域。在塊1006，示例組合器電路236結合第一變化區域和第二變化區域。例如，組合器電路236(圖2)可以通過將變化區域寫入到用戶設備的存儲器中的網格視圖緩衝器來組合第一變化區域和第二變化區域。在塊1008，示例顯示控制器電路238(圖2)選擇性地用第一變化區域和第二變化區域來更新顯示屏幕。圖10的示例指令結束。[0092]圖11是被構造來執行和/或實例化圖6a-圖10的機器可讀指令和/或操作以實現圖2的圖像處理電路220的示例處理器平臺1100的框圖。處理器平臺1100可以例如是伺服器、個人計算機、工作站、自學習機器(例如，神經網絡)、行動裝置(例如，蜂窩電話、智慧型電話、諸如ipadtm之類的平板設備)、個人數字助理(personaldigitalassistant，pda)、網際網路家電、dvd播放器、cd播放器、數字視頻記錄器、藍光播放器、遊戲機、個人視頻記錄器、機頂盒、耳機(例如，增強現實(augmentedreality，ar)耳機、虛擬實境(virtualreality，vr)耳機，等等)或其他可穿戴設備、或者任何其他類型的計算設備。[0093]圖示示例的處理器平臺1100包括處理器電路1112。圖示示例的處理器電路1112是硬體。例如，處理器電路1112可由來自任何期望的家族或製造商的一個或多個集成電路、邏輯電路、fpga、微處理器、cpu、gpu、dsp和/或微控制器來實現。處理器電路1112可以由一個或多個基於半導體(例如，基於矽)的器件來實現。在這個示例中，處理器電路112實現了圖像處理電路220、ai引擎電路222、縮放電路224、tnr電路226、選擇電路228、編碼器電路230、解碼器電路234、組合器電路236、以及顯示控制器電路238。[0094]圖示示例的處理器電路1112包括本地存儲器1113(例如，緩存、寄存器，等等)。圖示示例的處理器電路1112通過總線1118與包括易失性存儲器1114和非易失性存儲器1116的主存儲器進行通信。易失性存儲器1114可由同步動態隨機訪問存儲器(synchronousdynamicrandomaccessmemory，sdram)、動態隨機訪問存儲器(dynamicrandomaccessmemory，dram)、rambus動態隨機訪問存儲器(rambusdynamicrandomaccessmemory，rdram)和/或任何其他類型的ram設備實現。非易失性存儲器1116可以由快閃記憶體和/或任何其他期望類型的存儲器設備實現。對圖示示例的主存儲器1114、1116的訪問受存儲器控制器1117控制。[0095]圖示示例的處理器平臺1100還包括接口電路1120。接口電路1120可根據任何類型的接口標準由硬體實現，例如乙太網接口、通用串行總線(universalserialbus，usb)接口、bluetooth接口、近場通信(nearfieldcommunication，nfc)接口、pci接口和/或pcie接口。[0096]在圖示示例中，一個或多個輸入設備1122連接到接口電路1120。(一個或多個)輸入設備1122允許用戶向處理器電路1112中輸入數據和/或命令。(一個或多個)輸入設備1122可由例如音頻傳感器、麥克風、相機(靜態或視頻)、鍵盤、按鈕、滑鼠、觸控螢幕、觸控板、軌跡球、isopoint設備和/或語音識別系統實現。[0097]一個或多個輸出設備1124也連接到圖示示例的接口電路1120。輸出設備1124可以例如由顯示設備(例如，發光二極體(lightemittingdiode，led)、有機發光二極體(organiclightemittingdiode，oled)、液晶顯示器(liquidcrystaldisplay，lcd)、陰極射線管(cathoderaytube，crt)顯示器、就地切換(in-placeswitching，ips)顯示器、觸控螢幕等等)、觸覺輸出設備、印表機和/或揚聲器來實現。圖示示例的接口電路1120從而通常包括圖形驅動器卡、圖形驅動器晶片和/或圖形處理器電路，比如gpu。[0098]圖示示例的接口電路1120還包括通信設備，例如發送器、接收器、收發器、數據機、住宅網關、無線接入點和/或網絡接口，來促進通過網絡1126與外部機器(例如，任何種類的計算設備)的數據交換。通信可通過例如乙太網連接、數字訂戶線(digitalsubscriberline，dsl)連接、電話線連接、同軸線纜系統、衛星系統、直線對傳式無線系統、蜂窩電話系統、光學連接等等進行。[0099]圖示示例的處理器平臺1100還包括一個或多個大容量存儲設備1128來存儲軟體和/或數據。這種大容量存儲設備1128的示例包括磁存儲設備、光存儲設備、軟盤驅動器、hdd、cd、藍光碟驅動器、獨立盤冗餘陣列(redundantarrayofindependentdisk，raid)系統、固態存儲設備(比如快閃記憶體設備)、以及dvd驅動器。[0100]可由圖6a-圖10的機器可讀指令實現的示例機器可執行指令1132可被存儲在大容量存儲設備1128中、易失性存儲器1114中、非易失性存儲器1116中、和/或諸如cd或dvd之類的可移除非暫態計算機可讀存儲介質上。[0101]圖12是圖11的處理器電路1112的示例實現方式的框圖。在這個示例中，圖11的處理器電路1112由微處理器1200實現。例如，微處理器1200可以實現多核硬體電路，例如cpu、dsp、gpu、xpu，等等。雖然它可包括任何數目的示例核心1202(例如，1個核心)，但此示例的微處理器1200是包括n個核心的多核半導體設備。微處理器1200的核心1202可以獨立操作，或者可以合作來執行機器可讀指令。例如，與固件程序、嵌入式軟體程序或軟體程序相對應的機器代碼可被核心1202之一執行，或者可被核心1202中的多個核心在相同或不同時間執行。在一些示例中，與固件程序、嵌入式軟體程序或軟體程序相對應的機器代碼被分割成線程並且被核心1202中的兩個或更多個並行執行。該軟體程序可以對應於圖6a-圖10的流程圖所表示的機器可讀指令和/或操作的一部分或全部。[0102]核心1202可以通過示例總線1204進行通信。在一些示例中，總線1204可以實現通信總線，以實現與核心1202中的一個(或多個)相關聯的通信。例如，總線1204可以實現集成電路間(inter-integratedcircuit，i2c)總線、串行外圍接口(serialperipheralinterface，spi)總線、pci總線或者pcie總線中的至少一者。額外地或者替代地，總線1204可以實現任何其他類型的計算或電氣總線。核心1202可以通過示例接口電路1206從一個或多個外部設備獲得數據、指令和/或信號。核心1202可以通過接口電路1206向一個或多個外部設備輸出數據、指令和/或信號。雖然此示例的核心1202包括示例本地存儲器1220(例如，可被分割成l1數據緩存和l1指令緩存的第1級(l1)緩存)，但微處理器1200也包括可由核心共享的示例共享存儲器1210(例如，第2級(l2緩存))，用於高速訪問數據和/或指令。可以通過向共享存儲器1210寫入和/或從共享存儲器1210讀取來傳送(例如，共享)數據和/或指令。每個核心1202的本地存儲器1220和共享存儲器1210可以是包括多級緩存存儲器和主存儲器(例如，圖11的主存儲器1114、1116)的存儲設備的層次體系的一部分。通常，該層次體系中的較高級別的存儲器與較低級別的存儲器相比表現出更低的訪問時間並且具有更小的存儲容量。緩存層次體系的各種級別的變化由緩存一致性策略來管理(例如，協調)。[0103]每個核心1202可被稱為cpu、dsp、gpu，等等，或者任何其他類型的硬體電路。每個核心1202包括控制單元電路1214、算術和邏輯(arithmeticandlogic，al)電路(有時稱為alu)1216、多個寄存器1218、l1緩存1220、以及示例總線1222。其他結構也可以存在。例如，每個核心1202可包括向量單元電路、單指令多數據(singleinstructionmultipledata，simd)單元電路、加載/存儲單元(load/storeunit，lsu)電路、分支/跳躍單元電路、浮點單元(floating-pointunit，fpu)電路，等等。控制單元電路1214包括基於半導體的電路，其被構造為控制(例如，協調)相應核心1202內的數據移動。al電路1216包括基於半導體的電路，其被構造為對相應核心1202內的數據執行一個或多個數學和/或邏輯操作。一些示例中的al電路1216執行基於整數的操作。在其他示例中，al電路1216也執行浮點操作。在另外一些示例中，al電路1216可包括執行基於整數的操作的第一al電路和執行浮點操作的第二al電路。在一些示例中，al電路1216可被稱為算術邏輯單元(arithmeticlogicunit，alu)。寄存器1218是基於半導體的結構，用來存儲數據和/或指令，例如由相應核心1202的al電路1216執行的一個或多個操作的結果。例如，寄存器1218可包括(一個或多個)向量寄存器、(一個或多個)simd寄存器、(一個或多個)通用寄存器、(一個或多個)標誌寄存器、(一個或多個)片段寄存器、(一個或多個)機器專用寄存器、(一個或多個)指令指針寄存器、(一個或多個)控制寄存器、(一個或多個)調試寄存器、(一個或多個)存儲器管理寄存器、(一個或多個)機器檢查寄存器，等等。寄存器1218可以如圖12所示被安排為庫組。或者，寄存器1218可以按任何其他安排、格式或結構被組織，包括分布在整個核心1202中以縮短訪問時間。總線1220可以實現i2c總線、spi總線、pci總線或pcie總線中的至少一者。[0104]每個核心1202和/或更概括而言微處理器1200可包括作為以上所示出和描述的附加和/或替代的結構。例如，可以存在一個或多個時鐘電路、一個或多個電力供應源、一個或多個電力門、一個或多個緩存歸屬代理(cachehomeagent，cha)、一個或多個聚合/通用網擋(converged/commonmeshstop，cms)、一個或多個移位器(例如，(一個或多個)桶形移位器)和/或其他電路。微處理器1200是半導體設備，它被製造為包括許多相互連接的電晶體，以便在一個或多個封裝中包含的一個或多個集成電路(ic)中實現上述的結構。處理器電路可包括一個或多個加速器和/或與一個或多個加速器合作。在一些示例中，加速器由邏輯電路實現，以比通用處理器更快速和/或高效地執行某些任務。加速器的示例包括asic和fpga，例如本文論述的那些。gpu或其他可編程設備也可以是加速器。加速器可以在處理器電路的板上，在與處理器電路相同的晶片封裝中，和/或在與處理器電路分開的一個或多個封裝中。[0105]圖13是圖11的處理器電路1112的另一示例實現方式的框圖。在這個示例中，處理器電路1112由fpga電路1300實現。例如，fpga電路1300可用於例如執行否則可通過圖12的示例微處理器1200執行相應的機器可讀指令而執行的操作。然而，一旦被配置，fpga電路1300就用硬體來實例化機器可讀指令，從而，執行操作的速度經常比執行相應軟體的通用微處理器的執行速度更快。[0106]更具體而言，與上文描述的圖13的微處理器1300(它是通用設備，可以被編程來執行圖6a-圖10的流程圖所表示的機器可讀指令的一部分或全部，但其互連和邏輯電路一旦被製造出來就固定了)相比，圖13的示例的fpga電路1300包括互連和邏輯電路，這些互連和邏輯電路可以在製造之後以不同方式被配置和/或互連，以實例化例如由圖6a-圖10的流程圖表示的機器可讀指令的一部分或全部。具體地，fpga1300可以被認為是邏輯門、互連和開關的陣列。開關可以被編程以改變邏輯門被互連所互連的方式，有效地形成一個或多個專用的邏輯電路(除非和直到fpga電路1300被重編程為止)。配置的邏輯電路使得邏輯門能夠以不同方式合作，以對輸入電路接收的數據執行不同的操作。這些操作可以對應於圖6a-圖10的流程圖所表示的軟體的一部分或全部。因此，fpga電路1300可被構造為有效地將圖6a-圖10的流程圖的機器可讀指令的一部分或全部實例化為專用邏輯電路，來以類似於asic的專用方式執行與這些軟體指令相對應的操作。因此，fpga電路1300執行與圖6a-圖10的機器可讀指令的一部分或全部相對應的操作的速度可以比通用微處理器執行這些指令的速度更快。[0107]在圖13的示例中，fpga電路1300被構造為由最終用戶通過硬體描述語言(hardwaredescriptionlanguage，hdl)(例如verilog)進行編程(和/或一次或多次重編程)。圖13的fpga電路1300包括示例輸入/輸出(i/o)電路1302，以從示例配置電路1304和/或外部硬體(例如，外部硬體電路)1306獲得和/或向其輸出數據。例如，配置電路1304可以實現接口電路，該接口電路可以獲得機器可讀指令，以配置fpga電路1300，或者其(一個或多個)部分。在一些這樣的示例中，配置電路1304可以從用戶、機器(例如，可以實現人工智慧/機器學習(artificialintelligence/machinelearning，ai/ml)模型以生成指令的硬體電路(例如，編程的或專用的電路))等等獲得機器可讀指令。在一些示例中，外部硬體1306可以實現圖12的微處理器1200。fpga電路1300還包括示例邏輯門電路1308的陣列、多個示例可配置互連1310、以及示例存儲電路1312。邏輯門電路1308和互連1310可被配置為實例化與圖6a-圖10的機器可讀指令中的至少一些相對應的一個或多個操作，和/或其他期望操作。圖13中所示的邏輯門電路1308是按組或按塊製造的。每個塊包括基於半導體的電氣結構，這些結構可被配置成邏輯電路。在一些示例中，電氣結構包括為邏輯電路提供基本構建塊的邏輯門(例如，與門、或門、或非門，等等)。在每個邏輯門電路1308內存在可電控的開關(例如，電晶體)，以便能夠配置電氣結構和/或邏輯門，來形成電路以執行期望的操作。邏輯門電路1308可包括其他電氣結構，例如查找表(look-uptable，lut)、寄存器(例如，觸發器或鎖存器)、多路復用器，等等。[0108]圖示示例的互連1310是導電通路、跡線、通孔之類的，其可包括可電控開關(例如，電晶體)，其狀態可通過編程(例如，使用hdl指令語言)被改變，以激活或停用一個或多個邏輯門電路1308之間的一個或多個連接，以編程期望的邏輯電路。[0109]圖示示例的存儲電路1312被構造為存儲由相應邏輯門執行的一個或多個操作的(一個或多個)結果。存儲電路1312可以由寄存器之類的實現。在圖示示例中，存儲電路1312分布在邏輯門電路1308之間，以促進訪問並且提高執行速度。[0110]圖13的示例fpga電路1300還包括示例專用操作電路1314。在這個示例中，專用操作電路1314包括專用電路1316，該專用電路可被調用來實現常用功能，以避免需要在現場對這些功能進行編程。這種專用電路1316的示例包括存儲器(例如，dram)控制器電路、pcie控制器電路、時鐘電路、收發器電路、存儲器、以及乘法器-累加器電路。其他類型的專用電路也可存在。在一些示例中，fpga電路1300還可包括示例通用可編程電路1318，例如示例cpu1320和/或示例dsp1322。其他通用可編程電路1318可以額外地或者替代地存在，例如gpu、xpu，等等，它們可被編程以執行其他操作。[0111]雖然圖12和圖13圖示了圖11的處理器電路1112的兩個示例實現方式，但也設想了許多其他方法。例如，如上所述，現代fpga電路可包括板載cpu，例如圖13的一個或多個示例cpu1320。因此，圖11的處理器電路1112可以額外地通過組合圖12的示例微處理器1200和圖13的示例fpga電路1300來實現。在一些這樣的混合示例中，由圖6a-圖10的流程圖表示的機器可讀指令的第一部分可以由圖12的一個或多個核心1202執行，並且由圖6a-圖10的流程圖表示的機器可讀指令的第二部分可以由圖13的fpga電路1300執行。[0112]在一些示例中，圖11的處理器電路1112可以在一個或多個封裝中。例如，圖12的處理器電路1200和/或圖13的fpga電路1300可以在一個或多個封裝中。在一些示例中，xpu可以由圖11的處理器電路1112實現，該處理器電路可以在一個或多個封裝中。例如，xpu可包括封裝中的cpu、另一個封裝中的dsp、另外一個封裝中的gpu、以及另一個封裝中的fpga。[0113]圖14中圖示了一個框圖，該框圖圖示了示例軟體分發平臺1405，用來將諸如圖11的示例機器可讀指令1132之類的軟體分發到由第三方擁有和/或操作的硬體設備。示例軟體分發平臺1405可由能夠存儲軟體並且將其傳輸到其他計算設備的任何計算機伺服器、數據設施、雲服務等等實現。第三方可以是擁有和/或操作該軟體分發平臺1405的實體的客戶。例如，擁有和/或操作軟體分發平臺1405的實體可以是軟體(例如圖11的示例機器可讀指令1132)的開發者、銷售者和/或許可人。第三方可以是購買和/或許可該軟體以供使用和/或再銷售和/或分許可的消費者、用戶、零售商、oem，等等。在圖示示例中，軟體分發平臺1405包括一個或多個伺服器和一個或多個存儲設備。存儲設備存儲機器可讀指令1132，這些指令可對應於如上所述的圖6a-圖10的示例機器可讀指令600、610、900、1000。示例軟體分發平臺1405的一個或多個伺服器與網絡1410通信，該網絡可對應於網際網路和/或上述的示例網絡104中的任何一者中的任何一個或多個。在一些示例中，作為商業交易的一部分，一個或多個伺服器響應將軟體傳輸給請求方的請求。對軟體的交付、銷售和/或許可的支付可由軟體分發平臺的一個或多個伺服器處理和/或由第三方支付實體來處理。這些伺服器使得購買者和/或許可人能夠從軟體分發平臺1405下載機器可讀指令1132。例如，可與圖6a-圖10的示例機器可讀指令600、610、900、1000相對應的軟體可被下載到示例處理器平臺1100，該平臺要執行機器可讀指令1132以實現圖像處理電路220。在一些示例中，軟體分發平臺1405的一個或多個伺服器周期性地提供、傳輸和/或強制更新軟體(例如，圖11的示例機器可讀指令1132)，以確保改進、補丁、更新等等被分發並且在最終用戶設備處被應用於軟體。[0114]從上述內容將會明白，已公開了減少視頻協作和其他媒體用例的存儲器帶寬使用的示例系統、方法、裝置和製品。通過減少存儲器訪問，導致減少存儲器帶寬使用，所公開的示例系統、方法、裝置和製品通過減少圖像處理操作期間(例如視頻會議期間)的計算設備功率消耗和增大可用於其他操作的存儲器帶寬來提高使用計算設備的效率。公開的系統、方法、裝置和製品因此指向諸如計算機或其他電子和/或機械設備之類的機器的操作的一個或多個改進。[0115]本文公開了用於執行髒汙區域讀和寫以減少存儲器帶寬使用的示例裝置、系統和方法。進一步示例及其組合包括以下的：[0116]示例1包括一種裝置，其包括：至少一個存儲器；指令，在所述裝置中；以及處理器電路，用於執行所述指令以執行下列操作：確定當前視頻幀中的背景圖像相對於先前視頻幀中的所述背景圖像的揭開區域，所述揭開區域在所述先前視頻幀中被所述先前視頻幀的第一前景區域遮蔽，並且基於所述當前視頻幀中的第二前景區域相對於所述先前視頻幀的所述第一前景區域的移動，所述揭開區域在所述當前視頻幀中被揭開；通過對所述第二前景區域、和所述背景圖像的與所述揭開區域相對應的髒汙塊進行編碼，而不對所述背景圖像的靜態塊進行編碼，來生成更新後幀部分，所述靜態塊不對應於所述揭開區域；以及將所述更新後幀部分存儲在所述至少一個存儲器中。[0117]示例2包括如示例1所述的裝置，其中，所述處理器電路執行所述指令以對所述第二前景區域執行降噪。[0118]示例3包括如示例2所述的裝置，其中，所述降噪是時間降噪。[0119]示例4包括如示例1所述的裝置，其中，所述背景圖像是被應用了模糊效果的先前視頻幀。[0120]示例5包括如示例1所述的裝置，其中，所述處理器電路執行所述指令以利用分割遮罩來確定所述第一前景區域和所述第二前景區域。[0121]示例6包括如示例1所述的裝置，其中，所述處理器電路執行所述指令以基於所述第一前景區域和所述第二前景區域的差異來確定所述背景圖像的所述揭開區域。[0122]示例7包括如示例1所述的裝置，其中，所述處理器電路執行所述指令以在所述編碼期間包括與所述更新後幀部分相對應的元數據。[0123]示例8包括一種裝置，該裝置包括：圖像處理電路，用於確定當前視頻幀中的背景圖像相對於先前視頻幀中的所述背景圖像的揭開區域，所述揭開區域在所述先前視頻幀中被所述先前視頻幀的第一前景區域遮蔽，並且基於所述當前視頻幀中的第二前景區域相對於所述先前視頻幀的所述第一前景區域的移動，所述揭開區域在所述當前視頻幀中被揭開；以及編碼器電路，用於通過對所述第二前景區域、和所述背景圖像的與所述揭開區域相對應的髒汙塊進行編碼，而不對所述背景圖像的靜態塊進行編碼，來生成更新後幀部分，所述靜態塊不對應於所述揭開區域；以及將所述更新後幀部分存儲在至少一個存儲器中。[0124]示例9包括如示例8所述的裝置，其中，所述圖像處理電路對所述第二前景區域執行降噪。[0125]示例10包括如示例9所述的裝置，其中，所述降噪是時間降噪。[0126]示例11包括如示例8所述的裝置，其中，所述背景圖像是被應用了模糊效果的先前視頻幀。[0127]示例12包括如示例8所述的裝置，其中，所述圖像處理電路利用分割遮罩來確定所述第一前景區域和所述第二前景區域。[0128]示例13包括如示例8所述的裝置，其中，所述圖像處理電路基於所述第一前景區域和所述第二前景區域的差異來確定所述背景圖像的所述揭開區域。[0129]示例14包括如示例8所述的裝置，其中，所述編碼電路在所述編碼期間包括與所述更新後幀部分相對應的元數據。[0130]示例15包括至少一個非暫態計算機可讀存儲介質，包括指令，所述指令當被執行時，使得處理器電路至少執行下列操作：確定當前視頻幀中的背景圖像相對於先前視頻幀中的所述背景圖像的揭開區域，所述揭開區域在所述先前視頻幀中被所述先前視頻幀的第一前景區域遮蔽，並且基於所述當前視頻幀中的第二前景區域相對於所述先前視頻幀的所述第一前景區域的移動，所述揭開區域在所述當前視頻幀中被揭開；通過對所述第二前景區域、和所述背景圖像的與所述揭開區域相對應的髒汙塊進行編碼，而不對所述背景圖像的靜態塊進行編碼，來生成更新後幀部分，所述靜態塊不對應於所述揭開區域；以及將所述更新後幀部分存儲在至少一個存儲器中。[0131]示例16包括如示例15所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路對所述第二前景區域執行降噪。[0132]示例17包括如示例16所述的至少一個非暫態計算機可讀存儲介質，其中，所述降噪是時間降噪。[0133]示例18包括如示例15所述的至少一個非暫態計算機可讀存儲介質，其中，所述背景圖像是被應用了模糊效果的先前視頻幀。[0134]示例19包括如示例15所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路利用分割遮罩來確定所述第一前景區域和所述第二前景區域。[0135]示例20包括如示例15所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路基於所述第一前景區域和所述第二前景區域的差異來確定所述背景圖像的所述揭開區域。[0136]示例21包括如示例15所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路在所述編碼期間包括與所述更新後幀部分相對應的元數據。[0137]示例22包括一種方法，包括：確定當前視頻幀中的背景圖像相對於先前視頻幀中的所述背景圖像的揭開區域，所述揭開區域在所述先前視頻幀中被所述先前視頻幀的第一前景區域遮蔽，並且基於所述當前視頻幀中的第二前景區域相對於所述先前視頻幀的所述第一前景區域的移動，所述揭開區域在所述當前視頻幀中被揭開；通過對所述第二前景區域、和所述背景圖像的與所述揭開區域相對應的髒汙塊進行編碼，而不對所述背景圖像的靜態塊進行編碼，來生成更新後幀部分，所述靜態塊不對應於所述揭開區域；以及將所述更新後幀部分存儲在至少一個存儲器中。[0138]示例23包括如示例22所述的方法，還包括對所述第二前景區域執行降噪。[0139]示例24包括如示例23所述的方法，其中，所述降噪是時間降噪。[0140]示例25包括如示例22所述的方法，其中，所述背景圖像是被應用了模糊效果的先前視頻幀。[0141]示例26包括如示例22所述的方法，還包括利用分割遮罩來確定所述第一前景區域和所述第二前景區域。[0142]示例27包括如示例22所述的方法，還包括基於所述第一前景區域和所述第二前景區域的差異來確定所述背景圖像的所述揭開區域。[0143]示例28包括如示例22所述的方法，還包括在所述編碼期間包括與所述更新後幀部分相對應的元數據。[0144]示例29包括一種裝置，其包括：至少一個存儲器；指令，在所述裝置中；以及處理器電路，來執行所述指令以執行下列操作：通過對第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第一當前視頻幀的第一變化區域；通過對第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第二當前視頻幀的第二變化區域；將所述第一變化區域和所述第二變化區域組合到用戶界面網格視圖中，所述用戶界面網格視圖包括元數據，該元數據指示出所述用戶界面網格視圖的包括所述第一變化區域和所述第二變化區域的部分；以及利用所述第一變化區域和所述第二變化區域來選擇性地更新顯示屏幕。[0145]示例30包括如示例29所述的裝置，其中，所述處理器電路執行所述指令以基於運動向量和跳過塊來確定所述第一當前視頻幀的髒汙塊和所述第二當前視頻幀的髒汙塊。[0146]示例31包括如示例29所述的裝置，其中，所述處理器電路執行所述指令以利用第一先前視頻幀作為參考來對所述第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分進行解碼，並且利用第二先前視頻幀作為參考來對所述第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分進行解碼。[0147]示例32包括如示例31所述的裝置，其中，所述處理器電路執行所述指令以向所述至少一個存儲器將所述第一變化區域寫入到所述第一先前視頻幀並且將所述第二變化區域寫入到所述第二先前視頻幀。[0148]示例33包括如示例29所述的裝置，其中，所述用戶界面網格視圖包括與所述第一變化區域和所述第二變化區域相對應的元數據。[0149]示例34包括如示例33所述的裝置，其中，所述元數據包括運動向量和跳過塊。[0150]示例35包括如示例33所述的裝置，其中，所述處理器電路執行所述指令以基於所述元數據來選擇性地更新所述顯示屏幕。[0151]示例36包括一種裝置，該裝置包括：解碼器電路，用於通過對第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第一當前視頻幀的第一變化區域；並且通過對第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第二當前視頻幀的第二變化區域；組合器電路，用於將所述第一變化區域和所述第二變化區域組合到用戶界面網格視圖中，所述用戶界面網格視圖包括元數據，該元數據指示出所述用戶界面網格視圖的包括所述第一變化區域和所述第二變化區域的部分；以及顯示控制器電路，用於利用所述第一變化區域和所述第二變化區域來選擇性地更新顯示屏幕。[0152]示例37包括如示例36所述的裝置，其中，所述解碼器電路基於運動向量和跳過塊來確定所述第一當前視頻幀的髒汙塊和所述第二當前視頻幀的髒汙塊。[0153]示例38包括如示例36所述的裝置，其中，所述解碼器電路利用第一先前視頻幀作為參考來對所述第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分進行解碼，並且利用第二先前視頻幀作為參考來對所述第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分進行解碼。[0154]示例39包括如示例38所述的裝置，其中，所述解碼器電路向至少一個存儲器將所述第一變化區域寫入到所述第一先前視頻幀並且將所述第二變化區域寫入到所述第二先前視頻幀。[0155]示例40包括如示例36所述的裝置，其中，所述用戶界面網格視圖包括與所述第一變化區域和所述第二變化區域相對應的元數據。[0156]示例41包括如示例40所述的裝置，其中，所述元數據包括運動向量和跳過塊。[0157]示例42包括如示例40所述的裝置，其中，所述顯示控制器電路基於所述元數據來選擇性地更新所述顯示屏幕。[0158]示例43包括至少一個非暫態計算機可讀存儲介質，包括指令，所述指令當被執行時，使得處理器電路至少執行下列操作：通過對第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第一當前視頻幀的第一變化區域；通過對第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第二當前視頻幀的第二變化區域；將所述第一變化區域和所述第二變化區域組合到用戶界面網格視圖中，所述用戶界面網格視圖包括元數據，該元數據指示出所述用戶界面網格視圖的包括所述第一變化區域和所述第二變化區域的部分；以及利用所述第一變化區域和所述第二變化區域來選擇性地更新顯示屏幕。[0159]示例44包括如示例43所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路基於運動向量和跳過塊來確定所述第一當前視頻幀的髒汙塊和所述第二當前視頻幀的髒汙塊。[0160]示例45包括如示例43所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路利用第一先前視頻幀作為參考來對所述第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分進行解碼，並且利用第二先前視頻幀作為參考來對所述第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分進行解碼。[0161]示例46包括如示例45所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路向至少一個存儲器將所述第一變化區域寫入到所述第一先前視頻幀並且將所述第二變化區域寫入到所述第二先前視頻幀。[0162]示例47包括如示例43所述的至少一個非暫態計算機可讀存儲介質，其中，所述用戶界面網格視圖包括與所述第一變化區域和所述第二變化區域相對應的元數據。[0163]示例48包括如示例47所述的至少一個非暫態計算機可讀存儲介質，其中，所述元數據包括運動向量和跳過塊。[0164]示例49包括如示例47所述的至少一個非暫態計算機可讀存儲介質，其中，所述指令當被執行時，使得所述處理器電路基於所述元數據來選擇性地更新所述顯示屏幕。[0165]示例50包括一種方法，包括：通過對第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第一當前視頻幀的第一變化區域；通過對第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分進行解碼來生成所述第二當前視頻幀的第二變化區域；將所述第一變化區域和所述第二變化區域組合到用戶界面網格視圖中，所述用戶界面網格視圖包括元數據，該元數據指示出所述用戶界面網格視圖的包括所述第一變化區域和所述第二變化區域的部分；以及利用所述第一變化區域和所述第二變化區域來選擇性地更新顯示屏幕。[0166]示例51包括如示例50所述的方法，還包括基於運動向量和跳過塊來確定所述第一當前視頻幀的髒汙塊和所述第二當前視頻幀的髒汙塊。[0167]示例52包括如示例50所述的方法，還包括利用第一先前視頻幀作為參考來對所述第一當前視頻幀的與所述第一當前視頻幀的髒汙塊相對應的部分解碼，並且利用第二先前視頻幀作為參考來對所述第二當前視頻幀的與所述第二當前視頻幀的髒汙塊相對應的部分解碼。[0168]示例53包括如示例52所述的方法，還包括向至少一個存儲器將所述第一變化區域寫入到所述第一先前視頻幀並且將所述第二變化區域寫入到所述第二先前視頻幀。[0169]示例54包括如示例50所述的方法，其中，所述用戶界面網格視圖包括與所述第一變化區域和所述第二變化區域相對應的元數據。[0170]示例55包括如示例54所述的方法，其中，所述元數據包括運動向量和跳過塊。[0171]示例56包括如示例54所述的方法，還包括基於所述元數據來選擇性地更新所述顯示屏幕。[0172]雖然本文公開了某些示例系統、方法、裝置和製品，但本專利的覆蓋範圍不限於此。相反，本專利覆蓋了公平地落在本專利的權利要求的範圍內的所有系統、方法、裝置和製品。[0173]特此通過引用將所附權利要求併入到這個「具體實施方式」部分中，其中每個權利要求獨立作為本公開的一個單獨實施例。當前第1頁12