P型MOS快閃記憶體存儲單元、存儲器及其製備方法與流程

2024-03-08 03:01:15 4

本發明涉及半導體技術領域，特別是涉及一種P型MOS快閃記憶體存儲單元、存儲器及其製備方法。

背景技術：

在半導體存儲裝置中，快閃記憶體存儲器是一種非揮發性存儲器，且具有可多次進行數據的存入、讀取、抹除等動作，存入的數據在斷電後也不會消失的優點。因此，近年來，快閃記憶體存儲器已被廣泛地運用於電子消費性產品中，例如：數位相機、數字攝影機、行動電話、手提電腦、隨身聽等。

如圖1所示，傳統的快閃記憶體存儲器具有以摻雜的多晶矽製作的浮柵13(floating gate)和控制柵極15(control gate)，浮柵13一般採用N型摻雜的多晶矽層用於信息的存儲；浮柵13和控制柵極15之間以介電層14相隔，而浮柵13和半導體襯底11間以隧穿氧化層12相隔。當對快閃記憶體存儲器進行信息的寫入操作時，通過在控制柵極與源極有源區16/漏極有源區17施加偏壓，使得電子注入浮柵13中；在讀取快閃記憶體存儲器信息時，在控制柵極15施加一工作電壓，此時浮柵13的帶電狀態會影響其下方溝道的開/關，而此時溝道的開/關即為判斷信息值0或1的依據；當快閃記憶體存儲器在擦除信息時，將半導體襯底11、源極有源區16、漏極有源區17或控制柵極15的相對電位提高，並利用隧穿效應使電子由浮柵13穿過隧穿氧化層12而進入半導體襯底11、源極有源區16或漏極有源區17中，或時穿過介電層14而進入控制柵極15中。

然而，快閃記憶體存儲器的浮柵採用N型摻雜的多晶矽層會使所述快閃記憶體存儲器在讀存循環中出現低溫數據存儲(Low temperature data retention，LTDR)失敗，造成這一問題的根源在於因應力導致的漏電流(stress Induced leakage current，SILC)。在寫入操作時，如上段所述，當對快閃記憶體存儲器進行信息的寫入操作時，通過在控制柵極與源極有源區/漏極有源區施加偏壓，使得電子注入浮柵中，以實現數據的存儲。圖2為現有技術中的以N型摻雜的多晶矽層作為浮柵的快閃記憶體存儲器的能帶示意圖，其中，Ec為導帶底，Ev為價帶頂；由圖2可知，當所述浮柵的多晶矽層為N型摻雜的多晶矽層時，電子為多數載流子，且電子位於具有較高能量的導帶中，在快閃記憶體存儲器工作時，柵偏壓為負壓，N型摻雜的多晶矽層中的電子很容易從所述N型多晶矽層的導帶中躍遷至隧穿氧化層中，躍遷至所述隧穿氧化層中的電子容易進一步從所述隧穿氧化層中躍遷至半導體襯底中，電子從所述浮柵多晶矽層中的流失的同時，使得所述快閃記憶體存儲器的存儲數據被擦除。因此，採用N型摻雜的多晶矽層作為浮柵的傳統快閃記憶體存儲 器的數據存儲性能比較差。

技術實現要素：

鑑於以上所述現有技術的缺點，本發明的目的在於提供一種P型MOS快閃記憶體存儲單元、存儲器及其製備方法，用於解決現有技術中的快閃記憶體存儲器由於採用N型摻雜的多晶矽層作為浮柵而導致的數據存儲性能較差的問題。

為實現上述目的及其他相關目的，本發明提供一種P型MOS快閃記憶體存儲單元，所述P型MOS快閃記憶體存儲單元包括浮柵，所述浮柵包括浮柵多晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層。

作為本發明的P型MOS快閃記憶體存儲單元的一種優選方案，所述浮柵多晶矽層中P型摻雜的劑量為1E13atom/cm2～8E13atom/cm2。

作為本發明的P型MOS快閃記憶體存儲單元的一種優選方案，所述P型MOS快閃記憶體存儲單元還包括：半導體襯底、N阱、隧穿氧化層、介電層、控制柵極、源極有源區及漏極有源區；

所述N阱位於所述半導體襯底內；

所述隧穿氧化層、浮柵、介電層及控制柵極由下至上依次堆疊於所述N阱上方的所述半導體襯底上構成堆棧柵極結構；

所述源極有源區及所述漏極有源區位於所述堆棧柵極結構兩側的所述N阱內。

作為本發明的P型MOS快閃記憶體存儲單元的一種優選方案，所述P型MOS快閃記憶體存儲單元還包括選擇柵極；所述選擇柵極位於所述對棧柵極結構一側的所述半導體襯底上，且與所述堆棧柵極結構具有一定的間距；所述選擇柵極兩側的所述N阱內形成有所述源極有源區及所述漏極有源區。

作為本發明的P型MOS快閃記憶體存儲單元的一種優選方案，：所述漏極有源區與存儲器的位線電連接，所述控制柵極與存儲器的字線電連接，所述選擇柵極與存儲器的源極線電連接。

作為本發明的P型MOS快閃記憶體存儲單元的一種優選方案，所述源極有源區及所述漏極有源區均為P型摻雜區域。

本發明還提供一種P型MOS快閃記憶體存儲單元的製備方法，所述製備方法包括：

提供半導體襯底，所述半導體襯底內形成有N阱；

在所述N阱上方的所述半導體襯底上形成堆棧柵極結構；所述堆棧柵極結構由下至上依次包括隧穿氧化層、浮柵、介電層及控制柵極；其中，所述浮柵包括浮柵多晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層；

在所述堆棧柵極結構兩側的所述N阱內分別形成源極有源區及漏極有源區。

作為本發明的P型MOS快閃記憶體存儲單元的製備方法的一種優選方案，所述浮柵多晶矽層中P型摻雜的劑量為1E13atom/cm2～8E13atom/cm2。

作為本發明的P型MOS快閃記憶體存儲單元的製備方法的一種優選方案，所述製備方法還包括在所述N阱上方的所述半導體襯底上形成選擇柵極的步驟，所述選擇柵極與所述堆棧柵極結構同步形成。

作為本發明的P型MOS快閃記憶體存儲單元的製備方法的一種優選方案，在所述N阱上方的所述半導體襯底上形成堆棧柵極結構及選擇柵極的具體方法為：

在所述N阱上方的所述半導體襯底上形成隧穿氧化層；

在所述隧穿氧化層上形成第一多晶矽層，所述第一多晶矽層包括浮柵多晶矽層及選擇柵極多晶矽層；

對所述第一多晶矽層進行P型摻雜；

在所述第一多晶矽層上形成介電層；

在所述介電層上形成第二多晶矽層；

刻蝕所述隧穿氧化層、第一多晶矽層、介電層及第二多晶矽層以形成所述堆棧柵極結構及選擇柵極。

作為本發明的P型MOS快閃記憶體存儲單元的製備方法的一種優選方案，在形成所述源極有源區及漏極有源區之前，還包括一在所述堆棧柵極結構及所述選擇柵極兩側形成側牆的步驟。

本發明還提供一種P型MOS快閃記憶體存儲器，所述快閃記憶體存儲器包括至少一個上述方案中所述的P型MOS快閃記憶體存儲單元。

如上所述，本發明的P型MOS快閃記憶體存儲單元、存儲器及其製備方法，具有以下有益效果：採用P型多晶矽層作為浮柵，由於P型多晶矽層中的電子及空穴均位於能量較低的價帶或導帶與價帶之間的帶隙中，電子從所述浮柵躍遷至隧穿氧化層及半導體襯底需要較大的能力，可以有效地防止電子從浮柵中的流失，進而改善器件的數據存儲性能。

附圖說明

圖1顯示為現有技術中的採用N型摻雜多晶矽層作為浮柵的快閃記憶體存儲器的結構示意圖。

圖2顯示為現有技術中的採用N型摻雜多晶矽層作為浮柵的快閃記憶體存儲器的能帶示意圖。

圖3顯示為本發明實施例一中提供的P型MOS快閃記憶體存儲單元的結構示意圖。

圖4顯示為本發明實施例一中提供的P型MOS快閃記憶體存儲單元的能帶示意圖。

圖5顯示為本發明實施例一中提供的P型MOS快閃記憶體存儲單元的製備方法的流程圖。

圖6顯示為本發明實施例二中提供的P型MOS快閃記憶體存儲單元的結構示意圖。

圖7顯示為本發明實施例二中提供的P型MOS快閃記憶體存儲單元的製備方法的流程圖。

圖8顯示為本發明實施例四中提供的P型MOS快閃記憶體存儲器的電路圖。

元件標號說明

11 半導體襯底

12 隧穿氧化層

13 浮柵

14 介電層

15 控制柵極

16 源極有源區

17 漏極有源區

21 半導體襯底

22 隧穿氧化層

23 浮柵

24 介電層

25 控制柵極

26 源極有源區

27 漏極有源區

28 選擇柵極

29 N阱

具體實施方式

以下由特定的具體實施例說明本發明的實施方式，熟悉此技術的人士可由本說明書所揭露的內容輕易地了解本發明的其他優點及功效。

請參閱圖3至圖8。須知，本說明書所附圖示所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供熟悉此技術的人士了解與閱讀，並非用以限定本發明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關係的改變或大小的調整，在不影響本發明所能產生的功效及所能達成的目的下，均應仍落在本發明所揭示的技術內容得能涵蓋的範圍內。同時，本說明書中所引用的如「上」、「下」、「左」、「右」、「中部」及「一」等的用語，亦僅為便於敘述的明了，而非用以限定本發明可實施的範圍，其相對關係的改變或調整，在無實質變更技術內容下，當亦視為本發明可實施的範疇。

實施例一

請參閱圖3，本發明提供一種P型MOS快閃記憶體存儲單元，所述P型MOS快閃記憶體存儲單元為疊柵結構，包括：半導體襯底21、N阱29、隧穿氧化層22、浮柵23、介電層24、控制柵極25、源極有源區26及漏極有源區27；所述隧穿氧化層22、浮柵23、介電層24及控制柵極25由下至上依次堆疊於所述N阱29上方的所述半導體襯底21上構成堆棧柵極結構；所述源極有源區26及所述漏極有源區27位於所述堆棧柵極結構兩側的所述N阱29內。

作為示例，所述半導體襯底21的材料可以為矽、鍺化矽、絕緣體上矽、絕緣體上鍺化矽或絕緣體上鍺；所述隧穿氧化層22的材料可為氧化矽或氧化矽/氮化矽/氧化矽(ONO)等。

作為示例，所述浮柵23包括浮柵多晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層，其中，P型摻雜物可以為但不僅限於B、BF2、B2H6等。請參閱圖3，圖3為本實施例中的P型MOS存儲單元的能帶示意圖，由圖3可知，所述浮柵23採用P型摻雜的多晶矽層，P型摻雜的多晶矽層中電子及空穴均位於能量較低的價帶或導帶與價帶之間的帶隙中，電子從所述浮柵躍遷至隧穿氧化層及半導體襯底需要較大的能力，電子不容易浮柵躍遷至隧穿氧化層及半導體襯底，可以有效地防止電子從浮柵中的流失，進而改善器件的數據存儲性能。

作為示例，所述浮柵多晶矽層中P型摻雜的劑量為1E13atom/cm2～8E13atom/cm2。通過調整所述浮柵多晶矽層中的摻雜劑量可以改變所述浮柵多晶矽層的費米能級Ef，進而有效地防止電子從浮柵中的流失，改善器件的數據存儲性能。

作為示例，所述介電層24的材料可以為但不僅限於氧化矽、氧化矽/氮化矽或氧化矽/氮化矽/氧化矽(ONO)。

作為示例，所述控制柵極25的材料可為摻雜多晶矽或多晶矽金屬矽化物等。

作為示例，所述源極有源區26及所述漏極有源區27均為P型摻雜區域。

請參閱圖5，本發明還提供一種P型MOS快閃記憶體存儲單元的製備方法，所述製備方法包括：

S1：提供半導體襯底，所述半導體襯底內形成有N阱；

S2：在所述N阱上方的所述半導體襯底上形成堆棧柵極結構；所述堆棧柵極結構由下至上依次包括隧穿氧化層、浮柵、介電層及控制柵極；其中，所述浮柵包括浮柵多晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層；

S3：在所述堆棧柵極結構兩側的所述N阱內分別形成源極有源區及漏極有源區。

執行S1步驟，請參閱圖5中的S1步驟，提供半導體襯底，所述半導體襯底內形成有N阱。

作為示例，對所述半導體襯底進行磁控濺射或離子注入，以在所述半導體襯底內形成N阱。在所述半導體襯底內注入的摻雜物可以但不僅限於As或P。

執行S2步驟，請參閱圖5中的S2步驟，在所述N阱上方的所述半導體襯底上形成堆棧柵極結構；所述堆棧柵極結構由下至上依次包括隧穿氧化層、浮柵、介電層及控制柵極；其中，所述浮柵包括浮柵多晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層。

作為示例，在所述N阱上方的所述半導體襯底上形成堆棧柵極結構的具體方法為：

S21：在所述N阱上方的所述半導體襯底上形成隧穿氧化層；傳統形成隧穿氧化層的工藝為熱氧化法，在高溫環境下，將半導體襯底暴露在含氧環境中，所述工藝通常在爐管中實現，通常形成的隧穿氧化層的厚度都在幾十埃左右。本實施案例中，在提供的半導體襯底上用原位蒸汽產生氧化法或爐管氧化法形成隧穿氧化層；

S22：在所述隧穿氧化層上形成第一多晶矽層，所述第一多晶矽層為浮柵多晶矽層；所述第一多晶矽層的材料可為摻雜多晶矽或多晶矽金屬矽化物等，其形成的方法可以為但不僅限於低壓化學氣相沉積法(LPCVD)；

S23：對所述第一多晶矽層進行P型摻雜；採用磁控濺射或離子注入工藝對所述第一多晶矽層進行P型摻雜，P型摻雜物可以為但不僅限於B、BF2、B2H6等；P型摻雜物的摻雜的劑量為1E13atom/cm2～8E13atom/cm2；

S24：在所述第一多晶矽層上形成介電層；所述介電層的形成方法可以為但不僅限於低壓化學氣相沉積法(LPCVD)；

S25：在所述介電層上形成第二多晶矽層；所述第二多晶矽層的材料可為摻雜多晶矽或多晶矽金屬矽化物等，其形成的方法可以為但不僅限於低壓化學氣相沉積法(LPCVD)；

S26：採用幹法刻蝕工藝或溼法刻蝕工藝刻蝕所述隧穿氧化層、第一多晶矽層、介電層及第二多晶矽層以形成所述堆棧柵極結構。

作為示例，執行步驟S2之前，還包括一在所述堆棧柵極結構的兩側形成側牆的步驟。在所述堆棧柵極結構的兩側形成側牆的具體工藝為：用化學氣相沉積法在半導體襯底、堆棧柵極結構上形成一層絕緣層，採用非等向性蝕刻法移除部分絕緣層，在所述堆棧柵極結構側壁形成側牆。所述側牆的材料可以為但不僅限於氧化矽、氧化矽/氮化矽或氧化矽/氮化矽/氧化矽(ONO)。

執行步驟S3，請參閱圖5中的S3步驟，在所述堆棧柵極結構兩側的所述N阱內分別形成源極有源區及漏極有源區。

作為示例，以所述側牆為掩膜，在所述堆棧柵極結構兩側的所述N阱內進行P型離子注入以形成所述源極有源區及所述漏極有源區。

實施例二

請參閱圖6，本發明還提供一種P型MOS快閃記憶體存儲單元，所述P型MOS快閃記憶體存儲單元 為分柵結構，包括：半導體襯底21、N阱29、隧穿氧化層22、浮柵23、介電層24、控制柵極25、選擇柵極28、源極有源區26及漏極有源區27；所述隧穿氧化層22、浮柵23、介電層24及控制柵極25由下至上依次堆疊於所述N阱29上方的所述半導體襯底21上構成堆棧柵極結構；所述選擇柵極28位於所述對棧柵極結構一側的所述半導體襯底21上，且與所述堆棧柵極結構具有一定的間距；所述源極有源區26及所述漏極有源區27位於所述堆棧柵極結構及所述選擇柵極28兩側的所述N阱29內。

作為示例，所述半導體襯底21的材料可以為矽、鍺化矽、絕緣體上矽、絕緣體上鍺化矽或絕緣體上鍺；所述隧穿氧化層22的材料可為氧化矽或氧化矽/氮化矽/氧化矽(ONO)等。

作為示例，所述浮柵23包括浮柵多晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層，其中，P型摻雜物可以為但不僅限於B、BF2、B2H6等。由圖3可知，所述浮柵23採用P型摻雜的多晶矽層，P型摻雜的多晶矽層中電子及空穴均位於能量較低的價帶或導帶與價帶之間的帶隙中，電子從所述浮柵躍遷至隧穿氧化層及半導體襯底需要較大的能力，電子不容易浮柵躍遷至隧穿氧化層及半導體襯底，可以有效地防止電子從浮柵中的流失，進而改善器件的數據存儲性能。

作為示例，所述浮柵多晶矽層中P型摻雜的劑量為1E13atom/cm2～8E13atom/cm2。通過調整所述浮柵多晶矽層中的摻雜劑量可以改變所述浮柵多晶矽層的費米能級Ef，進而有效地防止電子從浮柵中的流失，改善器件的數據存儲性能。

作為示例，所述介電層24的材料可以為但不僅限於氧化矽、氧化矽/氮化矽或氧化矽/氮化矽/氧化矽(ONO)。

作為示例，所述控制柵極25的材料可為摻雜多晶矽或多晶矽金屬矽化物等。

作為示例，所述選擇柵極28包括的選擇柵極多晶矽層與所述浮柵多晶矽層的材料及摻雜類型相同。

作為示例，所述源極有源區26及所述漏極有源區27均為P型摻雜區域。

作為示例，所述漏極有源區27適於與存儲器的位線BL電連接，所述控制柵極25適於與存儲器的字線WL電連接，所述選擇柵極28適於與存儲器的源極線SL電連接。

需要說明的是，圖6中所述選擇柵極28與所述堆棧柵極結構之間的所述N阱內還包括源極有源區及漏極有源區，圖6中未予示出。

請參閱圖7，本發明還提供一種P型MOS快閃記憶體存儲單元的製備方法，所述製備方法包括：

S1：提供半導體襯底，所述半導體襯底內形成有N阱；

S2：在所述N阱上方的所述半導體襯底上形成堆棧柵極結構及選擇柵極；所述堆棧柵極結構由下至上依次包括隧穿氧化層、浮柵、介電層及控制柵極；其中，所述浮柵包括浮柵多 晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層；

S3：在所述堆棧柵極結構及所述選擇柵極兩側的所述N阱內分別形成源極有源區及漏極有源區。

執行S1步驟，請參閱圖5中的S1步驟，提供半導體襯底，所述半導體襯底內形成有N阱。

作為示例，對所述半導體襯底進行磁控濺射或離子注入，以在所述半導體襯底內形成N阱。在所述半導體襯底內注入的摻雜物可以但不僅限於As或P。

執行S2步驟，請參閱圖5中的S2步驟，在所述N阱上方的所述半導體襯底上形成堆棧柵極結構及選擇柵極；所述堆棧柵極結構由下至上依次包括隧穿氧化層、浮柵、介電層及控制柵極；其中，所述浮柵包括浮柵多晶矽層，所述浮柵多晶矽層為P型摻雜多晶矽層。

作為示例，在所述N阱上方的所述半導體襯底上形成堆棧柵極結構的具體方法為：

S21：在所述N阱上方的所述半導體襯底上形成隧穿氧化層；傳統形成隧穿氧化層的工藝為熱氧化法，在高溫環境下，將半導體襯底暴露在含氧環境中，所述工藝通常在爐管中實現，通常形成的隧穿氧化層的厚度都在幾十埃左右。本實施案例中，在提供的半導體襯底上用原位蒸汽產生氧化法或爐管氧化法形成隧穿氧化層；

S22：在所述隧穿氧化層上形成第一多晶矽層，所述第一多晶矽層包括浮柵多晶矽層及選擇柵極多晶矽層；所述第一多晶矽層的材料可為摻雜多晶矽或多晶矽金屬矽化物等，其形成的方法可以為但不僅限於低壓化學氣相沉積法(LPCVD)；

S23：對所述第一多晶矽層進行P型摻雜；採用磁控濺射或離子注入工藝對所述第一多晶矽層進行P型摻雜，P型摻雜物可以為但不僅限於B、BF2、B2H6等；P型摻雜物的摻雜的劑量為1E13atom/cm2～8E13atom/cm2；

S24：在所述第一多晶矽層上形成介電層；所述介電層的形成方法可以為但不僅限於低壓化學氣相沉積法(LPCVD)；

S25：在所述介電層上形成第二多晶矽層；所述第二多晶矽層的材料可為摻雜多晶矽或多晶矽金屬矽化物等，其形成的方法可以為但不僅限於低壓化學氣相沉積法(LPCVD)；

S26：採用幹法刻蝕工藝或溼法刻蝕工藝刻蝕所述隧穿氧化層、第一多晶矽層、介電層及第二多晶矽層以形成所述堆棧柵極結構及所述選擇柵極。

作為示例，執行步驟S2之前，還包括一在所述堆棧柵極結構及所述選擇柵極的兩側形成側牆的步驟。在所述堆棧柵極結構及選擇柵極的兩側形成側牆的具體工藝為：用化學氣相沉積法在半導體襯底、堆棧柵極結構及選擇柵極上形成一層絕緣層，採用非等向性蝕刻法移除部分絕緣層，在所述堆棧柵極結構的側壁及所述選擇柵極的側壁形成側牆。所述側牆的材料 可以為但不僅限於氧化矽、氧化矽/氮化矽或氧化矽/氮化矽/氧化矽(ONO)。

執行步驟S3，請參閱圖5中的S3步驟，在所述堆棧柵極結構及所述選擇柵極兩側的所述N阱內分別形成源極有源區及漏極有源區。

作為示例，以所述側牆為掩膜，在所述堆棧柵極結構及所述選擇柵極兩側的所述N阱內進行P型離子注入以形成所述源極有源區及所述漏極有源區。

實施例三

本實施例還提供一種P型MOS快閃記憶體存儲器，所述P型MOS快閃記憶體存儲器包括至少一個如實施例一中所述的P型MOS快閃記憶體存儲單元。本實施例中的P型MOS快閃記憶體存儲器中包括的P型MOS快閃記憶體存儲單元的具體結構請參閱實施例一，這裡不再累述。

實施例四

請參閱圖8，本實施例還提供一種P型MOS快閃記憶體存儲器，所述P型MOS快閃記憶體存儲器包括至少一個如實施例二中所述的P型MOS快閃記憶體存儲單元。本實施例中的P型MOS快閃記憶體存儲器中包括的P型MOS快閃記憶體存儲單元的具體結構請參閱實施例二，這裡不再累述。

由多個如實施例二中的所述P型MOS快閃記憶體存儲單元組成的P型快閃記憶體存儲器的電路圖如圖8所示，圖8中虛線框中為一個所述P型MOS快閃記憶體存儲單元。

作為示例，所述漏極有源區適於與存儲器的位線BL電連接，所述控制柵極25適於與存儲器的字線WL電連接，所述選擇柵極28適於與存儲器的源極線SL電連接。

綜上所述，本發明提供一種P型MOS快閃記憶體存儲單元、存儲器及其製備方法，採用P型多晶矽層作為浮柵，由於P型多晶矽層中的電子及空穴均位於能量較低的價帶或導帶與價帶之間的帶隙中，電子從所述浮柵躍遷至隧穿氧化層及半導體襯底需要較大的能力，可以有效地防止電子從浮柵中的流失，進而改善器件的數據存儲性能。

上述實施例僅例示性說明本發明的原理及其功效，而非用於限制本發明。任何熟悉此技術的人士皆可在不違背本發明的精神及範疇下，對上述實施例進行修飾或改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發明的權利要求所涵蓋。