鰭式場效應電晶體及其形成方法與流程

2024-03-08 04:05:15 2

本發明涉及半導體製造領域，尤其涉及一種鰭式場效應電晶體及其形成方法。

背景技術：

MOS電晶體是現代集成電路中最重要的元件之一。MOS電晶體的基本結構包括：半導體襯底；位於半導體襯底表面的柵極結構，位於柵極結構一側半導體襯底內的源區和位於柵極結構另一側半導體襯底內的漏區。MOS電晶體通過在柵極施加電壓，調節通過柵極結構底部溝道的電流來產生開關信號。

隨著半導體技術的發展，傳統的平面式的MOS電晶體對溝道電流的控制能力變弱，造成嚴重的漏電流。鰭式場效應電晶體(Fin FET)是一種新興的多柵器件，它一般包括凸出於半導體襯底表面的鰭部，覆蓋部分所述鰭部的頂部表面和側壁的柵極結構，位於柵極結構一側的鰭部內的源區和位於柵極結構另一側的鰭部內的漏區。

形成鰭式場效應電晶體的方法包括：提供半導體襯底，所述半導體襯底表面具有凸起的鰭部和橫跨所述鰭部的柵極結構，所述柵極結構覆蓋部分所述鰭部的頂部表面和側壁；在柵極結構兩側側壁形成側牆；以側牆和柵極結構為掩膜對柵極結構兩側的鰭部進行離子注入形成重摻雜的源區和漏區。

然而，現有技術中形成的鰭式場效應電晶體的性能較差。

技術實現要素：

本發明解決的問題是提供一種鰭式場效應電晶體及其形成方法，阻止溝道阻擋層中的離子擴散至第二隔離結構中，以提高鰭式場效應電晶體的性能。

為解決上述問題，本發明提供一種鰭式場效應電晶體的形成方法，包括：提供半導體襯底，所述半導體襯底表面具有鰭部；在所述鰭部兩側的半導體襯底表面形成第一隔離結構，所述第一隔離結構的整個表面低於所述鰭部的頂部表面；在所述第一隔離結構中注入離子，且所述離子擴散進入第一隔離 結構側部的鰭部中，在鰭部中形成溝道阻擋層；注入離子後，在鰭部的頂部表面和側壁形成保護層；以所述保護層為掩膜，刻蝕部分厚度的第一隔離結構，以暴露出所述溝道阻擋層的側壁；在暴露出的所述溝道阻擋層的側壁形成擴散阻擋層後，去除所述保護層；去除所述保護層後，在所述第一隔離結構表面形成覆蓋所述擴散阻擋層的第二隔離結構。

可選的，所述擴散阻擋層的寬度為20埃～40埃。

可選的，形成所述擴散阻擋層的工藝為選擇性外延生長工藝或者碳離子注入工藝。

可選的，採用選擇性外延生長工藝形成擴散阻擋層的步驟為：以所述保護層為遮擋物，在所述暴露出的溝道阻擋層的側壁生長擴散阻擋層。

可選的，所述選擇性外延生長工藝的具體參數為：採用的氣體為HCl、SiH3CH3和SiH2Cl2，HCl的流量為80sccm～160sccm，SiH3CH3的流量為60sccm～120sccm，SiH2Cl2的流量為400sccm～600sccm，腔室壓強為500torr～700torr，溫度為600攝氏度～850攝氏度。

可選的，當採用選擇性外延生長工藝形成所述擴散阻擋層時，所述擴散阻擋層的材料為碳矽，所述碳矽中碳的原子百分比濃度為0.5％～3％。

可選的，採用碳離子注入工藝形成擴散阻擋層的步驟為：向所述暴露出的溝道阻擋層的側壁表面注入碳離子。

可選的，所述碳離子的注入能量為5KeV～20KeV，注入劑量為1.0E14atom/cm2～8.0E15atom/cm2，注入角度為10度～20度。

可選的，當採用碳離子注入工藝形成所述擴散阻擋層時，所述擴散阻擋層的材料為摻雜碳離子的矽。

可選的，所述注入到第一隔離結構中的離子的類型與所述鰭式場效應電晶體的類型相反。

可選的，所述保護層的材料為氮化矽、碳氮化矽或氮氧化矽。

本發明還提供一種鰭式場效應電晶體，包括：半導體襯底；鰭部，位於所述半導體襯底表面；第一隔離結構，位於所述鰭部兩側的半導體襯底表面； 第二隔離結構，位於所述第一隔離結構表面，所述鰭部的頂部表面高於所述第二隔離結構的表面，所述高於第二隔離結構表面的鰭部作為溝道區；溝道阻擋層，位於所述溝道區下方的鰭部內，且所述溝道阻擋層的頂部表面高於第一隔離結構的表面；擴散阻擋層，位於所述溝道阻擋層側壁，且所述第二隔離結構覆蓋所述擴散阻擋層。

與現有技術相比，本發明的技術方案具有以下優點：

(1)由於在所述溝道阻擋層的側壁形成擴散阻擋層，所述擴散阻擋層形成所述溝道阻擋層中離子的壁壘，所述溝道阻擋層中的離子不能穿過擴散阻擋層進入第二隔離結構中，使得在後續對擴散阻擋層進行高溫退火的過程中，所述擴散阻擋層能夠阻擋溝道阻擋層中的離子進入第二隔離結構中，從而減少了所述離子在注入第一隔離結構中時需要的劑量，進而降低了形成的溝道阻擋層中的離子進入溝道中的機率，降低因所述離子進入溝道而引起的不同鰭部的溝道中所述離子分布的差異性，降低了不同鰭部對應的閾值電壓的差異性，從而提高了鰭式場效應電晶體的性能。

(2)進一步的，在暴露出所述溝道阻擋層的側壁選擇性外延生長碳矽，或者向暴露出的溝道阻擋層的側壁注入碳離子，由於所述碳離子的原子半徑較小，所述碳離子容易進入溝道阻擋層的晶格間隙，進而有效的阻擋溝道阻擋層中的離子穿過溝道阻擋層的晶格間隙擴散至第二隔離結構中。

附圖說明

圖1至圖3是現有技術中鰭式場效應電晶體形成過程的結構示意圖；

圖4至圖15是本發明第一實施例中鰭式場效應電晶體形成過程的結構示意圖；

圖16至圖21是本發明第二實施例中鰭式場效應電晶體形成過程的結構示意圖。

具體實施方式

正如背景技術所述，現有技術形成的鰭式場效應電晶體的性能較差。

圖1至圖3是現有技術中鰭式場效應電晶體形成過程的結構示意圖。

參考圖1，提供半導體襯底100，所述半導體襯底100表面具有鰭部110；在所述鰭部110兩側的半導體襯底100表面形成隔離結構120，所述隔離結構120的整個表面低於所述鰭部110的頂部表面。所述鰭部110的頂部表面具有掩膜層111。

參考圖2，在所述隔離結構120中注入離子，且使得所述離子擴散進入隔離結構側部的鰭部110中，在鰭部110中形成溝道阻擋層130。

參考圖3，對所述溝道阻擋層130中的離子進行退火處理，以激活所述離子。

研究發現，現有技術中形成的鰭式場效應電晶體的性能較差的原因在於：

在對所述溝道阻擋層中的離子進行退火處理的過程中，由於所述離子在隔離結構中的固溶度大於所述離子在鰭部中的固溶度，所以所述離子容易在退火過程中向所述隔離結構中擴散，從而減少了所述溝道阻擋層中離子的濃度，為了使得在退火後和退火前所述溝道阻擋層中離子的濃度基本一致，需要增加在所述隔離結構中注入離子的劑量，使得在退火之前所述溝道阻擋層中離子濃度高於退火之後所述溝道阻擋層中離子濃度，由於在退火之前所述溝道阻擋層中離子濃度較高，導致所述離子進入溝道的機率增加，導致不同鰭部的溝道中所述離子分布的差異性增加，進而導致不同鰭部中閾值電壓的差異性增加，從而降低了鰭式場效應電晶體的性能。

在此基礎上，本發明一實施例提供一種鰭式場效應電晶體的形成方法，通過在鰭部中的溝道阻擋層側壁形成擴散阻擋層，阻擋所述溝道阻擋層中的離子擴散進入第二隔離結構中，從而減少了所述離子在注入時需要的劑量，進而降低了所述離子進入溝道中的機率，降低不同鰭部中閾值電壓的差異性。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

第一實施例

圖4至圖15是本發明第一實施例中鰭式場效應電晶體形成過程的結構示意圖。

參考圖4，提供半導體襯200，所述半導體襯底200表面具有鰭部210。

所述半導體襯底200為後續形成鰭式場效應電晶體提供工藝平臺。

所述半導體襯底200可以是單晶矽，多晶矽或非晶矽；半導體襯底200也可以是矽、鍺、鍺化矽、砷化鎵等半導體材料；所述半導體襯底200還可以是其它半導體材料，這裡不再一一舉例。本實施例中，所述半導體襯底200的材料為矽。

所述半導體襯底200中摻雜有P型離子用以形成P阱區，或者摻雜有N型離子用以形成N阱區。

所述鰭部210的寬度W為8nm～20nm，所述寬度W指的是垂直於鰭部210延伸方向且指向鰭部210方向上的尺寸，當所述鰭部210的個數為多個時，相鄰的鰭部210之間的距離為20nm～50nm。

形成所述鰭部210的步驟為：在半導體襯底200表面形成圖案化的掩膜層211，所述圖案化的掩膜層211定義鰭部210的位置；以所述圖案化的掩膜層211為掩膜刻蝕部分厚度的半導體襯底200，形成鰭部210。

需要說明的是，本實施例中，形成鰭部210後，沒有去掉定義鰭部210位置的掩膜層211，在鰭部210頂部表面保留所述掩膜層211，掩膜層211可以保護所述鰭部210的頂部表面。在其它實施例中，形成鰭部210後，可以去除定義鰭部210位置的掩膜層211。

本實施例中，還包括：形成鰭部210後，形成覆蓋鰭部210頂部表面和側壁的界面層(未圖示)，所述界面層用以修復在形成鰭部210過程中造成的刻蝕損傷，及阻擋在後續在形成第一隔離結構過程中產生的中間產物(如水氣、氧氣)進入鰭部210中。在一個實施例中，所述界面層的材料為氧化矽，在其它實施例中，所述界面層的材料可以為其它材料。形成所述界面層的工藝為線性氧化工藝。所述界面層的厚度為10埃～50埃。

參考圖5，在所述鰭部210兩側的半導體襯底200表面形成第一隔離結構220，所述第一隔離結構220的整個表面低於所述鰭部210的頂部表面。

所述第一隔離結構220的作用為：後續在第一隔離結構220中注入離子， 且使得所述離子擴散進入第一隔離結構220側部的鰭部210中，從而在第一隔離結構220側部的鰭部210中摻雜有離子，用以形成溝道阻擋層。

形成第一隔離結構220的步驟為：形成覆蓋半導體襯底200、鰭部210和掩膜層211的第一隔離結構材料層(未圖示)，所述第一隔離結構材料層的整個表面高於所述鰭部210的頂部表面；採用平坦化工藝平坦化所述第一隔離結構材料層直至暴露出掩膜層211的表面；平坦化所述第一隔離結構材料層後，回刻蝕去除部分第一隔離結構材料層，形成第一隔離結構220。

形成第一隔離結構材料層的工藝為沉積工藝，如等離子體化學氣相沉積工藝或低壓化學氣相沉積工藝，流體化學氣相沉積(FCVD)工藝。平坦化第一隔離結構材料層的工藝為化學機械研磨工藝；回刻蝕第一隔離結構材料層的工藝為各向異性幹刻工藝。

所述第一隔離結構220的材料為氧化矽、氮氧化矽或者碳氧化矽，且所述第一隔離結構220的材料和後續形成的保護層的材料不同。本實施例中，第一隔離結構220的材料為氧化矽。

所述第一隔離結構220的高度為650埃～1300埃。所述高度指的是垂直於半導體襯底200表面方向上的尺寸。

參考圖6，在所述第一隔離結構220中注入離子，且使得所述離子擴散進入第一隔離結構220側部的鰭部210中。

在第一隔離結構220中注入離子後，所述離子在第一隔離結構220中形成濃度峰值的區域，所述濃度峰值區域指的是所述離子在第一隔離結構220中的濃度最高的區域，所述離子以所述濃度峰值區域為中心呈現高斯分布，所述高斯分布的現象是由於所述離子在注入第一隔離結構220的過程中擴散造成的，利用所述離子在注入第一隔離結構220過程中的擴散，使得所述離子進入第一隔離結構220側部的鰭部210中。

由於鰭部210的寬度尺寸很小，在所述第一隔離結構220中注入離子後，所述離子可以從第一隔離結構220擴散進入第一隔離結構220側部的鰭部210中，且所述離子在鰭部210的寬度方向均有分布，從而在鰭部210中形成溝道阻擋層230。需要說明的是，所述離子主要沿著垂直於鰭部210延伸方向且 指向鰭部210的方向進行擴散。

本實施例中，所述離子注入到第一隔離結構220中的深度與溝道阻擋層230的厚度一致。在實際的工藝中，由於所述離子除了沿著垂直於鰭部210延伸方向且指向鰭部210的方向進行擴散，還從其它方向擴散進入鰭部210中，故溝道阻擋層230的厚度大於離子注入到第一隔離結構220中的深度。

本實施例中，形成的溝道阻擋層230的厚度為40埃～200埃，所述溝道阻擋層230的厚度指的是垂直於半導體襯底200表面方向的尺寸。

注入到第一隔離結構220中的離子的類型與所述鰭式場效應電晶體的類型相反。當形成的鰭式場效應電晶體為N型鰭式場效應電晶體時，注入到第一隔離結構220中的離子為P型離子，包括B或In；當形成的鰭式場效應電晶體為P型鰭式場效應電晶體時，注入到第一隔離結構220中的離子是N型離子，P(磷)或As。

在一個實施例中，待形成的鰭式場效應電晶體為P型鰭式場效應電晶體，所述離子為As離子，注入能量範圍為20KeV～50KeV，注入劑量範圍為1.0E12atom/cm2～1.0E14atom/cm2，注入角度為0度。所述注入角度為與半導體襯底200法線方向之間的夾角。

在另一個實施例中，待形成的鰭式場效應電晶體為N型鰭式場效應電晶體，所述離子為B離子，注入能量範圍為5KeV～10KeV，注入劑量範圍為1.0E12atom/cm2～1.0E14atom/cm2，注入角度為0度。所述注入角度為與半導體襯底200法線方向之間的夾角。

本實施例中，在注入所述離子的過程中，由於鰭部210的頂部表面具有掩膜層211，所以不會從鰭部210的頂部表面注入到鰭部210中，避免鰭式場效應電晶體的閾值電壓受到影響。

參考圖7，注入所述離子後，在鰭部210的頂部表面和側壁形成保護層。

為了方便描述，將所述保護層分為：第一保護層，位於注入所述離子後的鰭部210的頂部表面；第二保護層，位於注入所述離子後的鰭部210的側壁。

所述保護層的材料為氮化矽、氮氧化矽或氮碳化矽。本實施例中，所述保護層的材料為氮化矽。

本實施例中，由於沒有去除掩膜層211，將所述掩膜層211用作第一保護層，同時，只需要在注入離子後的鰭部210的側壁形成第二保護層240。在其它實施例中，在注入離子後的鰭部210的頂部表面和側壁形成保護層，所述保護層可以覆蓋所述掩膜層211。

本實施例中，形成第二保護層240的步驟為：形成覆蓋第一隔離結構220、鰭部210和掩膜層211的第二保護材料層(未圖示)；採用各向異性幹刻工藝刻蝕所述第二保護材料層直至暴露出第一隔離結構220的表面和掩膜層211的表面，形成第二保護層240。

參考圖8，以所述保護層為掩膜，刻蝕部分厚度的第一隔離結構220，以暴露出所述溝道阻擋層230的側壁。

刻蝕所述第一隔離結構220的工藝為幹刻工藝或溼刻工藝。本實施例中，採用幹刻工藝刻蝕第一隔離結構220。

本實施例中，所述刻蝕第一隔離結構220的厚度等於所述溝道阻擋層230的厚度；在其它實施例中，刻蝕第一隔離結構220的厚度可以大於所述溝道阻擋層230的厚度。

參考圖9，在暴露出的所述溝道阻擋層230的側壁形成擴散阻擋層250。

本實施例中，採用選擇性外延生長工藝形成擴散阻擋層250，具體的步驟為：以所述保護層為遮擋物，在所述暴露出的所述溝道阻擋層230的側壁生長擴散阻擋層250。

形成的擴散阻擋層250位於溝道阻擋層230的側壁並覆蓋溝道阻擋層230的側壁，且所述擴散阻擋層250位於鰭部210外。

本實施例中，採用選擇性外延生長工藝形成的擴散阻擋層250的材料為碳矽，若所述擴散阻擋層250中碳原子的原子質量百分比濃度低於0.5％，導致對溝道阻擋層230中離子擴散的阻擋能力降低；若所述擴散阻擋層250中碳原子的原子質量百分比濃度超過3％，導致增加工藝成本，且在工藝上實現 的難度增加。故本實施例中，所述擴散阻擋層250中碳原子的原子質量百分比濃度為0.5％～3％。

所述擴散阻擋層250的寬度需要選擇合適的範圍，所述寬度指的是垂直於鰭部210延伸方向且指向鰭部210方向上的尺寸。若所述擴散阻擋層250的寬度過小，對溝道阻擋層230中離子擴散的阻擋能力降低，若所述擴散阻擋層250的寬度較大，增加了工藝成本，且使得位於相鄰鰭部210的相鄰擴散阻擋層250之間的距離過小而使得所述相鄰擴散阻擋層250容易連接在一起。故本實施例中，選擇擴散阻擋層250的寬度為20埃～40埃。

本實施例中，形成所述擴散阻擋層250的工藝為選擇性外延生長工藝，採用的氣體為HCl、SiH3CH3和SiH2Cl2，HCl的流量為80sccm～160sccm，SiH3CH3的流量為60sccm～120sccm，SiH2Cl2的流量為400sccm～600sccm，腔室壓強為500torr～700torr，溫度為600攝氏度～850攝氏度。

若所述選擇性外延生長工藝採用的腔室壓強超過700torr，會導致形成的擴散阻擋層250的均勻度變差；若所述選擇性外延生長工藝採用的腔室壓強小於500torr，會導致生長速度過慢。故本實施例中，所述選擇性外延生長工藝採用的腔室壓強為500torr～700torr。

若所述選擇性外延生長工藝採用的溫度超過850攝氏度，導致形成的擴散阻擋層250的薄膜質量下降，容易發生龜裂，對所述溝道阻擋層230中離子擴散的阻擋能力減弱；若所述選擇性外延生長工藝採用的溫度小於600攝氏度，導致形成的擴散阻擋層250中的缺陷較多，且擴散阻擋層250中的碳原子的濃度會降低，對所述溝道阻擋層230中離子擴散的阻擋能力減弱。故本實施例中，所述選擇性外延生長工藝採用的溫度為600攝氏度～850攝氏度。

本實施中，所述擴散阻擋層250用以阻擋溝道阻擋層230中離子擴散至後續形成的第二隔離結構中，其原理為：一方面，所述擴散阻擋層250中部分碳原子位於擴散阻擋層250的晶格間隙中，另一方面，所述擴散阻擋層250中的部分碳原子擴散進入溝道阻擋層230的晶格間隙中，從而避免溝道阻擋層230中的離子通過擴散阻擋層250的晶格間隙進入後續形成的第二隔離結構。

參考圖10，形成擴散阻擋層250後，去除所述保護層。

去除所述保護層的工藝為幹刻工藝或溼刻工藝。本實施例中，去除所述保護層的工藝為溼刻工藝，採用的溶液為磷酸溶液，磷酸的濃度為90％～100％，溫度為150攝氏度～180攝氏度。

本實施例中，在去除所述保護層的同時也將所述掩膜層211去除，節省了工藝步驟；在其它實施例中，可以在後續形成第二隔離結構後，去除所述掩膜層211。

參考圖11，去除所述保護層後，形成覆蓋所述鰭部210頂部表面和側壁、以及擴散阻擋層250和第一隔離結構220的第二隔離結構材料層260。

所述第二隔離結構材料層260的材料為氧化矽或氮化矽。

形成所述第二隔離結構材料層的工藝260為沉積工藝，如等離子體化學氣相沉積工藝、原子層沉積工藝或低壓化學氣相沉積工藝。

參考圖12，形成覆蓋第二隔離結構材料層260的犧牲材料層270，所述犧牲材料層270的整個表面高於鰭部210的頂部表面。

本實施例中，所述犧牲材料層270的材料為DUO(Light Absorbing Oxide)，DUO為γ-氨基丙基三乙氧基矽氧烷(APTEOS)、NH4OH和HNO3的混合物。

形成所述犧牲材料層270的工藝為：在第二隔離結構材料層260表面塗布DUO，所述DUO的整個表面高於鰭部210的頂部表面，由於DUO在常溫下是流體狀態，故塗布的DUO的表面各處齊平，省去平坦化工藝的步驟平坦所述DUO，然後固化DUO。

參考圖13，固化所述犧牲材料層270後，回刻蝕去除部分所述犧牲材料層270，形成犧牲層271。

回刻蝕所述犧牲材料層270的工藝為各向異性幹刻工藝。

所述犧牲層271位於平行於半導體襯底200表面的第二隔離結構材料層260的表面，所述犧牲層271的表面低於所述鰭部210的頂部表面。

所述犧牲層271的厚度為100埃～300埃。

本實施例中，所述犧牲層271的作用為：遮蓋平行於半導體襯底200表面的第二隔離結構材料層260的表面，及遮蓋部分第二隔離結構材料層260的側壁。

參考圖14，以所述犧牲層271為掩膜，採用幹刻工藝刻蝕去除鰭部210頂部的第二隔離結構材料層260、及鰭部210側壁的第二隔離結構材料層260中側壁未被犧牲層271遮蓋的部分，從而在第一隔離結構220表面形成覆蓋所述擴散阻擋層250的第二隔離結構261。

參考圖15，形成第二隔離結構261後，去除所述犧牲層271(參考圖14)。

去除所述犧牲層271的工藝為幹刻工藝或溼刻工藝。

形成第二隔離結構261後，對溝道阻擋層230進行退火處理，以激活溝道阻擋層230中的離子，且修復了由於在溝道阻擋層230注入所述離子而引起的溝道阻擋層230的晶格畸變。

在對溝道阻擋層230進行退火處理的過程中，由於在所述溝道阻擋層230的側壁形成有擴散阻擋層250，所述擴散阻擋層250形成所述溝道阻擋層230中離子的壁壘，使得所述溝道阻擋層230中的離子不能穿過擴散阻擋層250進入第二隔離結構261中，從而減少了所述離子在注入第一隔離結構220中時需要的劑量，進而降低了形成的溝道阻擋層230中的離子進入溝道中的機率，降低因所述離子進入溝道而引起的不同鰭部210的溝道中所述離子分布的差異性，降低了不同鰭部210對應的閾值電壓的差異性，從而提高了鰭式場效應電晶體的性能。

本實施例中，形成的鰭式場效應電晶體，參考圖15，包括：半導體襯底200；鰭部210，位於所述半導體襯底200表面；第一隔離結構220，位於所述鰭部210兩側的半導體襯底200表面；第二隔離結構261，位於所述第一隔離結構220表面，所述鰭部210的頂部表面高於所述第二隔離結構261的表面，所述高於第二隔離結構261表面的鰭部210作為溝道區；溝道阻擋層230，位於所述溝道區下方的鰭部210內，且所述溝道阻擋層230的頂部表面高於第一隔離結構220的表面；擴散阻擋層250，位於所述溝道阻擋層230側壁，且所述第二隔離結構261覆蓋所述擴散阻擋層250。

所述擴散阻擋層250位於所述溝道阻擋層230側壁外的鰭部210表面。

第二實施例

圖16至圖21是本發明第二實施例中鰭式場效應電晶體形成過程的結構示意圖。

第二實施例和第一實施例的區別在於：採用碳離子注入工藝在暴露出的溝道阻擋層的側壁注入碳離子，在溝道阻擋層的側壁形成擴散阻擋層，且所述擴散阻擋層位於鰭部內。關於第二實施例中和第一實施例相同的部分，不再詳述。

參考圖16，圖16為在圖8基礎上形成的示意圖，在暴露出的所述溝道阻擋層230的側壁形成擴散阻擋層350。

本實施例中，採用碳離子注入工藝形成擴散阻擋層350的步驟為：在暴露出的溝道阻擋層230的側壁表面注入碳離子，在暴露出的所述溝道阻擋層230的側壁形成擴散阻擋層350，且所述擴散阻擋層350位於鰭部210內。

本實施例中，採用碳離子注入工藝形成的擴散阻擋層350的材料為摻雜碳離子的矽。

若所述碳離子的注入能量過大，會穿過保護層而注入到保護層覆蓋的鰭部210中，影響鰭式場效應電晶體的閾值電壓；若所述碳離子的注入能量過小，注入到暴露出的所述溝道阻擋層230的側壁的深度較小，對溝道阻擋層230中離子擴散的阻擋能力差。故本實施例中，所述碳離子的注入能量為5KeV～20KeV。

所述碳離子需要選擇合適的注入角度，所述注入角度指的是與半導體襯底200法線之間的夾角。若所述碳離子的注入角度過小，從溝道阻擋層230側壁注入到溝道阻擋層230的深度過小，不能有效的阻擋溝道阻擋層230中離子擴散；若所述碳離子的注入角度過大，所述注入方向會受到相鄰鰭部210的阻擋，導致不能注入到溝道阻擋層230中。故本實施例中，所述碳離子的注入角度為10度～20度。

若所述碳離子的注入劑量過小，導致碳離子進入溝道阻擋層230晶格間 隙的原子過少，對溝道阻擋層230中離子擴散的阻擋能力降低；若所述碳離子的注入劑量過大，導致增加工藝成本，且在工藝上實現的難度增加。故本實施例中，所述碳離子的注入劑量為1.0E14atom/cm2～8.0E15atom/cm2。

本實施例中，所述擴散阻擋層350用於阻擋溝道阻擋層230中離子擴散至後續形成的第二隔離結構中，其原理為：所述碳離子注入到溝道阻擋層230中，佔據溝道阻擋層230晶格間隙的位置，從而阻擋溝道阻擋層230中的離子從溝道阻擋層230的晶格間隙擴散至後續形成的第二隔離結構中。

參考圖17，形成擴散阻擋層350後，去除所述保護層。

去除所述保護層的方法參照第一實施例中去除保護層的方法，不再詳述。

參考圖18，去除所述保護層後，形成覆蓋所述鰭部210頂部表面和側壁、以及擴散阻擋層350和第一隔離結構220的第二隔離結構材料層360。

形成所述第二隔離結構材料層360的方法參照第一實施例中形成第二隔離結構材料層260的方法，不再詳述。

參考圖19，在平行於半導體襯底200表面的第二隔離結構材料層360表面形成犧牲層371。

形成所述犧牲層371的方法參照第一實施例中形成犧牲層271的方法，不再詳述。

參考圖20，以所述犧牲層371為掩膜，去除鰭部210頂部的第二隔離結構材料層360、及鰭部210側壁的第二隔離結構材料層360中側壁未被犧牲層371遮蓋的部分，從而在第一隔離結構220表面形成覆蓋所述擴散阻擋層350的第二隔離結構361。

形成第二隔離結構361的方法參照第一實施例中形成第二隔離結構261的方法。

參考圖21，形成第二隔離結構361後，去除所述犧牲層371(參考圖20)。

去除犧牲層371的方法參照第一實施例中去除犧牲層271的方法，不再詳述。

形成第二隔離結構361後，對溝道阻擋層230進行退火處理，以激活溝 道阻擋層230中的離子，且修復了由於在溝道阻擋層230注入所述離子而引起的溝道阻擋層230的晶格畸變。

本實施例中，在對溝道阻擋層230進行退火處理的過程中，修復了由於碳離子注入而造成的擴散阻擋層350的晶格畸變。

在對溝道阻擋層230進行退火處理的過程中，由於在所述溝道阻擋層230的側壁形成有擴散阻擋層350，所述擴散阻擋層350形成所述溝道阻擋層230中離子的壁壘，使得所述溝道阻擋層230中的離子不能穿過擴散阻擋層350進入第二隔離結構361中，從而減少了所述離子在注入第一隔離結構220中時需要的劑量，進而降低了形成的溝道阻擋層230中的離子進入溝道中的機率，降低因所述離子進入溝道而引起的不同鰭部210的溝道中所述離子分布的差異性，降低了不同鰭部210對應的閾值電壓的差異性，從而提高了鰭式場效應電晶體的性能。

本實施例中，形成的鰭式場效應電晶體，參考圖21，包括：半導體襯底200；鰭部210，位於所述半導體襯底200表面；第一隔離結構220，位於所述鰭部210兩側的半導體襯底200表面；第二隔離結構361，位於所述第一隔離結構220表面，所述鰭部210的頂部表面高於所述第二隔離結構361的表面，所述高於第二隔離結構361表面的鰭部210作為溝道區；溝道阻擋層230，位於所述溝道區下方的鰭部210內，且所述溝道阻擋層230的頂部表面高於第一隔離結構220的表面；擴散阻擋層350，位於所述溝道阻擋層230側壁，且所述第二隔離結構361覆蓋所述擴散阻擋層350。

所述擴散阻擋層350位於鰭部210內。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。