控制時鐘信號的輸出的裝置和方法和包括該裝置的系統的製作方法
2023-11-11 01:15:12 1
專利名稱：控制時鐘信號的輸出的裝置和方法和包括該裝置的系統的製作方法
技術領域：
本發明涉及控制裝置和方法，尤其涉及控制將時鐘信號提供給存儲器件的裝置和方法。
背景技術：
圖1是包括存儲器件40和傳統控制器20的系統10的方塊圖。圖2是從與如圖1所示的存儲器件40交接的主設備(master)輸出的信號的時序圖。參照圖1和2，該系統10包括控制器20、存儲器件40、第一主機50和第二主機52。
控制器20包括第一到第四主設備22、24、26、和28、仲裁器(arbiter)30、第一從設備(slave)32、第二從設備34、和總線36。為了便於描述，假設第一從設備32是存儲與第三主設備26交換的數據的數據隨機存取存儲器(RAM)，和第二從設備34是存儲與第四主設備28交換的數據的數據RAM。
由於第一到第四主設備22、24、26、和28在控制器28中共享總線36，它們可以根據控制總線36的使用或所有權的優先權協議訪問總線36。仲裁器30根據諸如固定優先權方法或循環(round-robin)方法之類的指定方法或協議，在第一到第四主設備22、24、26、和28之間仲裁總線36的使用優先權。於是，在第一到第四主設備22、24、26、和28之一使用總線36的同時，其它主設備必須等待某個時間周期，直到它們獲得使用總線36的優先權為止。
如果第一主機50利用總線36，通過第三主設備26、第一從設備32、和第二主設備24與存儲器件40交換大量數據例如2KB數據，第二主設備24可能需要在長時間周期內使用/控制總線36。此外，當第二主機52利用總線36，通過第四主設備28、第二從設備34、和第二主設備24與存儲器件40交換大量數據時，第二主設備24也可能需要在長時間周期內使用/控制總線36。
然而，當具有的優先權比第二主設備24高的主設備(例如，第一主設備22)請求仲裁器30允許它使用/控制總線36和使用總線36時，第二主設備24必須等待一個時間周期，直到第一主設備22喪失總線36的所有權為止。也就是說，當具有的優先權比第二主設備24高的主設備(例如，第一主設備22)請求使用總線36時，第二主設備24一般將當前發送數據A、B、...、C的預定地址ADD存儲在預定存儲器件中，將總線36的所有權傳送到第一主設備22，和等待一個時間周期，直到較高優先權主設備喪失總線36的所有權為止。
參照圖2，當第二主設備24重新獲得總線36的所有權時，一般說來，必須將控制器20的第二主設備24和存儲器件40重新設置成發送其餘數據D、E、...、G。然後，第二主設備24可以向存儲器件40發送接在已發送數據(例如，數據C)的地址之後的地址，和與存儲器件40交換其餘數據D、E、...、G。其結果是，含有第一到第四主設備22、24、26、和28的控制器20的第二主設備24與存儲器件40之間的數據傳輸性能(效率)可能顯著降低了。
此外，即使在控制器20的第二主設備與存儲器件40之間不能交換數據(例如，當第二主設備24喪失總線36的所有權時)，第二主設備24通常也繼續將時鐘信號CLK提供給存儲器件40，這可能引起第二主設備24和存儲器件不必要的功耗。
發明內容
控制與存儲器件的數據交換的裝置的實施例包括配置成接收指示該裝置使用共享總線的時間的仲裁信號的接口、和配置成將時鐘信號提供給存儲器件使該裝置與存儲器件之間的數據交換同步的與存儲器件的接口。選擇電路響應仲裁信號有選擇地將時鐘信號提供給存儲器件。
在一些實施例中，該裝置進一步包括配置成接收輸入時鐘信號和延遲輸入時鐘信號以生成到存儲器件的時鐘信號的延遲邏輯電路。選擇電路被配置成接收通過第一輸入端輸入的DC-電平信號和通過第二輸入端的延遲輸入時鐘信號，並響應仲裁信號將輸入的DC-電平信號或延遲輸入時鐘信號中的所選那一個提供給存儲器件。存儲器件可以是邏輯內置式NAND(與非)閃速存儲器。
在其它實施例中，該裝置進一步包括存儲當前數據傳送模式的指示標記的模式信息存儲電路、和接收仲裁信號和來自模式信息存儲電路的指示當前數據傳送模式的信號和根據接收信號的邏輯組合生成選擇信號的選擇信號生成電路。選擇電路被設置成響應來自選擇信號生成電路的選擇信號，將DC-電平信號和時鐘信號中的所選那一個提供給存儲器件。存儲器件可以是NAND閃速存儲器核心、NOR(或非)接口、和SRAM(靜態存儲器)緩衝器。
在進一步的實施例中，控制器包括總線、與總線耦合的第一主設備、和與總線耦合的第二主設備。第二主設備可通信地與外部半導體器件耦合，和被配置成響應與總線相聯繫的仲裁信號，有選擇地將使與半導體器件的數據交換同步的時鐘信號提供給半導體器件。與總線耦合的仲裁器被配置成在第一和第二主設備之間仲裁總線的所有權和生成仲裁信號以通知總線的所有權。第二主設備可以響應指示第二主設備擁有總線所有權的仲裁信號的第一狀態，將時鐘信號提供給半導體器件，或響應指示第二主設備不擁有總線所有權的仲裁信號的第二狀態，將DC-電平信號提供給半導體器件。
在其它實施例中，第二主設備包括選擇電路。選擇電路包括接收DC-電平信號的第一輸入端、接收時鐘信號的第二輸入端和輸出端。選擇電路被配置成響應仲裁信號，通過輸出端輸出DC-電平信號和時鐘信號中之一。
在還有的其它實施例中，第二主設備包括存儲當前數據傳送模式的指示標記的模式信息存儲電路。第二主設備的選擇信號生成電路接收仲裁信號和來自模式信息存儲電路的指示當前數據傳送模式的信號，和根據接收信號的邏輯組合生成選擇信號。第二主設備的選擇電路接收DC-電平信號和時鐘信號，並響應來自選擇信號生成電路的選擇信號，有選擇地輸出DC-電平信號或時鐘信號。第二主設備可以進一步包括生成時鐘信號的時鐘信號發生器。
在進一步的實施例中，第二主設備包括存儲當前數據傳送模式的指示標記(indication)的模式信息存儲電路，其中，當前數據傳送模式包含同步數據傳送模式或異步數據傳送模式。選擇信號生成電路接收仲裁信號和來自模式信息存儲電路的指示當前數據傳送模式的信號，和根據接收信號的邏輯組合生成選擇信號。延遲電路接收輸入時鐘信號和將輸入時鐘信號延遲預定時間以生成時鐘信號。選擇電路接收DC-電平信號和來自延遲電路的延遲輸入時鐘信號，並響應來自選擇信號生成電路的選擇信號，有選擇地輸出DC-電平信號或延遲輸入時鐘信號。
在其它實施例中，提供了包括與半導體器件結合在一起的如上所述的控制器的系統。該半導體器件被配置成與來自控制器的時鐘信號同步地與控制器傳送數據。
在更進一步的實施例中，系統包括存儲器件和控制器。控制器包括共享總線和與共享總線耦合的多個主設備。主設備的第一個被設置成響應指示第一主設備擁有共享總線的所有權的時間的仲裁信號，有選擇地將時鐘信號或DC-電平信號提供給存儲器件，以便在同步數據傳送模式下使第一主設備和存儲器件之間的數據傳送同步。該系統進一步包括仲裁器，其被配置成在多個主設備當中仲裁共享總線的所有權和生成仲裁信號以通知共享總線的所有權。
在其它實施例中，第一主設備在第一主設備擁有總線的所有權時，將時鐘信號提供給存儲器件，和在第一主設備不擁有總線的所有權時，將DC-電平信號提供給存儲器件。存儲器件可以被配置成響應DC-電平信號，保持要發送到第一主設備的數據，並響應以後接收的時鐘信號發送保持的數據。
在進一步的實施例中，提供了將來自與共享資源耦合的控制器的時鐘信號提供給存儲器件的方法。時鐘信號用於使控制器與存儲器件之間的數據傳送同步。該方法包括當控制器不擁有共享資源的所有權時，將來自控制器的DC-電平信號提供給存儲器件。響應提供的DC-電平信號保存要從存儲器件發送的數據。當控制器重新獲得內部資源的所有權時，將時鐘信號提供給存儲器件。響應提供的時鐘信號，從存儲器件傳送保存的數據。
通過參照附圖對本發明的示範性實施例進行詳細描述，本發明的上面和其它方面和優點將更加清楚，在附圖中圖1是含有存儲器件和傳統控制器的系統的方塊圖；圖2是從與如圖1所示的存儲器件交接的主設備輸出的信號的時序圖；圖3是表示根據本發明一些實施例的含有存儲器件和控制器的系統的方塊圖；圖4是表示根據本發明一些實施例的主設備的方塊圖；圖5是表示根據本發明一些實施例的主設備的方塊圖；
圖6是表示從根據本發明一些實施例的像圖3到5所示那樣的主設備輸出的信號的時序圖；和圖7是表示根據本發明一些實施例提供時鐘信號的方法的流程圖。
優選實施例詳述下文參照示出本發明實施例的附圖更全面地描述本發明。然而，本發明可以以許多不同形式具體化，不應該被理解為局限於這裡所述的實施例。更恰當地說，提供這些實施例是為了使本公開更透徹和全面，和這些實施例將向本領域的普通技術人員通報本發明的範圍。在附圖中，為了清楚起見，一些層和區域的尺寸和相對尺寸可能被誇大了。
應該理解，當一個元件或層被稱為「在」另一個元件或層「上」，「與」另一個元件或層「連接」或「與」另一個元件或層「耦合」時，它可能直接在其它元件或層上，與另一個元件或層連接或與另一個元件或層耦合，或可能存在中間元件或層。與此不同，當一個元件或層被稱為「直接在」另一個元件或層「上」，「直接與」另一個元件或層「連接」或「直接與」另一個元件或層「耦合」時，不存在中間元件或層。相同的標號自始至終表示相同的元件。正如這裡所使用的那樣，術語「和/或」包括一個或多個相關列出項的任何組合和所有組合。
應該理解，儘管術語「第一」、「第二」等在這裡可能用於描述各種各樣的元件、部件、區域、層和/或部分，但這些元件、部件、區域、層和/或部分不應該受這些術語限制。這些術語只用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此，下面討論的第一元件、部件、區域、層或部分可以叫做第二元件、部件、區域、層或部分，這不偏離本發明的原理。
這裡使用的術語只是為了描述特定實施例，並非意味著限制本發明。正如這裡使用的那樣，除非另有清楚說明，單數形式「一個」也包括複數形式。還應該理解，術語動詞「包含」和/或分詞「包含」當用在本說明書中時，規定存在所述特徵、整數、步驟、操作、元件、和/或部件，但不排除存在或附加一個或多個其它特徵、整數、步驟、操作、元件、部件和/或它們形成的組。
除非另有定義，這裡使用的所有術語(包含技術和科學術語)具有與本發明所屬領域的普通技術人員通常所理解相同的含義。還應該理解，像定義在常用詞典中的那些那樣的術語應該被解釋為具有與它們在相關技術背景下的含義一致的含義，和不應該在理想化或過分正式的意義上加以解釋，除非這裡特意如此定義。
現在參照圖3-7進一步描述本發明的實施例。圖3是表示根據本發明一些實施例的含有存儲器件130和控制器110的系統100的方塊圖。如圖3所示，系統100包括控制器110、存儲器件(或集成電路器件)130和主機140。系統100可以與例如手機(例如，移動通信裝置)、數位電視(TV)、數字攝像機、全球定位系統(GPS)裝置、存儲卡等一起使用。存儲卡可以例如是保密數字(SD)卡或多媒體卡(MMC)。
控制器110在主機140的控制下與存儲器件130交換預定數據。所表示的控制器110包括表示成如圖3中所示的第一到第三主設備112、114、和116的多個主設備、總線118、仲裁器120、第一從設備122、和第二從設備124。總線118是共享內部資源的例子。
第一主設備112可以實現成控制該控制器110的所有操作的微控制單元(MCU)、第二主設備114可以實現成與存儲器件130交接的主設備，和第三主設備116可以實現成與主機140交接的主設備。第二主設備114將控制信號CLK例如如圖6所示的信號/AVD、/CE提供給存儲器件130。
第一到第三主設備112、114、和116共享總線118。仲裁器120在第一到第三主設備112、114、和116當中確定(或仲裁)使用總線118的優先權。除了要求全面說明本發明的示範性實施例之外，這裡將不進一步描述常規的為了總線控制而實現在第一到第三主設備112、114、和116之一與仲裁器120之間交換的總線請求信號和總線許可信號的方面。
為了便於這裡的說明，假設第一主設備112具有比其它主設備114和116高的使用總線118的優先權。第一從設備122可以是存儲固件和預定數據的數據存儲器件。第一從設備122可以在第一主設備112的控制下存儲與第一主設備112交換的數據。第二從設備124可以是存儲與第二和第三主設備114和116交換的數據的數據存儲器件。第二主設備114可以與存儲器件130交換數據。第三主設備116可以與主機140交換數據。在主機140和存儲器件130之間交換的數據可以臨時存儲在第二主設備124中。因此，第二從設備124可以起緩衝器的作用。
存儲器件130可以包括例如NAND閃速存儲器核心、NOR接口邏輯電路和/或SRAM緩衝器。在一些實施例中，存儲器件130可以是像三星電子公司製造的OneNANDTM那樣的邏輯內置式NAND閃速存儲器。如果存儲器件130是OneNANDTM，存儲器件130的操作和結構公開在它的說明書中。
存儲器件130可以實現成含有NAND閃速存儲器、控制器邏輯電路、緩衝器RAM和硬體ECC的晶片。此外，存儲器件130可以是將NAND閃速存儲器作為核心的非易失性存儲器件。
當具有的優先權比第二主設備114高的第一主設備112在第二主設備114正在通過總線118與存儲器件130和第二從設備124交換數據的時候請求使用總線118時，第二主設備114在數據發送中止的周期(如圖6所示的數據保存周期)期間將到存儲器件130和第二從設備124的時鐘信號CLK的電平設置成「低(或0)」或「高(或1)」。換句話說，第二主設備114中斷(切斷)將時鐘信號CLK提供給存儲器件130。因此，如圖6所示，由第二主設備114或存儲器件130保持(或保存)從(將從)第二主設備114輸出到存儲器件130或反過來的數據C或H。
當第二主設備114重新獲得總線118的所有權時，它重新開始將正常切換的時鐘信號CLK提供給存儲器件130。於是，第二主設備114和存儲器件130可以繼續與時鐘信號CLK同步地相互交換數據。
圖4是根據本發明一些實施例的表示在圖3中的第二主設備114的方塊圖。圖6是從根據本發明一些實施例的像圖3到圖5所示那樣的主設備輸出的信號的時序圖。參照圖3和4，第二主設備114包括模式信息存儲電路210、選擇信號生成電路220、和選擇電路226。在一些實施例中，第二主設備114可以進一步包括延遲邏輯電路224。
模式信息存儲電路210存儲與異步數據傳送模式或同步數據傳送模式有關的信息。模式信息存儲電路210可以例如是如圖4所示的特殊功能寄存器(SFR)。
在一些示範性實施例中，在異步數據傳送模式下將數據「0」輸入模式信息存儲電路210中，和在同步數據傳送模式下將數據「1」輸入模式信息存儲電路210中。也就是說，輸入第二主設備114的模式選擇信號MODE_SEL具有「0」或「1」的值。
在異步數據傳送模式下，第二主設備114和存儲器件130交換與提供給存儲器件130的時鐘信號CLK不同步的數據。同步數據傳送模式指示第二主設備114和存儲器件130交換與提供給存儲器件130的時鐘信號CLK同步的數據的模式。
如果第二主設備114擁有總線118的所有權，仲裁器120將第一仲裁信號(例如，處在高電平或邏輯「1」上的仲裁信號GRANT)提供給第二主設備114。然而，當第二主設備114不擁有總線118的所有權時，仲裁器120將第二仲裁信號(例如，處在低電平或邏輯「0」上的仲裁信號GRANT)提供給第二主設備114。
選擇信號生成電路220接收第一和第二仲裁信號中之一、和來自模式信號存儲電路210的信號，並從接收信號的邏輯組合中生成選擇信號SEL。選擇信號生成電路220可以例如是如圖4所示的AND門222。
如果第二主設備114在同步數據傳送模式下擁有總線118的所有權，從選擇信號生成電路220輸出的選擇信號處在高電平或邏輯「1」上。選擇電路226通過第一輸入端「0」)接收具有DC-電平的信號和通過第二輸入端(「1」)接收時鐘信號CLK，並根據從選擇信號生成電路220接收的選擇信號SEL，將DC-電平信號或時鐘信號CLK提供給存儲器件130。選擇電路226可以例如是如圖4所示的多路復用器。
DC-電平信號具有低電平(邏輯「0」或地電壓電平)或高電平(邏輯「1」或電源電壓電平)。然而，一些實施例中的DC-電平信號具有低電平，這可以降低第二主設備114的功耗。
第二主設備114可以進一步包括將時鐘信號CLK延遲預定時間長度的延遲邏輯電路224。也就是說，延遲邏輯電路224接收系統時鐘信號SYS_CLK，和將它延遲預定時間以生成時鐘信號CLK。延遲邏輯電路224通過調整第二主設備114和存儲器件130之間的線路延遲，可以使數據在第二主設備114和存儲器件130之間更容易交換。。
現在參照圖6，當第二主設備114在同步數據傳送模式下擁有總線118的所有權時，第二主設備114將正常時鐘信號CLK提供給存儲器件130。將數據A、B、C、D、E、G、H、I、和J與時鐘信號CKL的上升沿同步地提供給第二主設備114。在圖6中，/AVD表示地址有效檢測。在同步讀操作期間，在/AVD保持在低電平上持續一個時鐘周期的同時，在時鐘信號CLK的上升沿上鎖存所有地址。/CE表示晶片使能信號。
當第二主設備114在同步數據傳送模式下喪失總線118的所有權時，第二主設備114將DC-電平信號提供經存儲器件130。如圖6所示，在將DC-電平信號提供給存儲器件130的同時，在恆定邏輯電平上保持從(或將從)第二主設備114輸出到存儲器件130或反過來的數據C和/或H，直到第二主設備114重新獲得總線118的所有權為止。換句話說，保存數據C和/或H。換句話說，在第二主設備114不使用總線118的時候，它不將時鐘信號CLK提供給存儲器件130，這可以大大於降低第二主設備114和/或存儲器件130的功耗。
圖5是表示根據本發明進一步實施例的第二主設備114的方塊圖。參照圖5，所表示的實施例與上面討論的圖4的那些不同之處在於，第二主設備114進一步包括生成時鐘信號SYS_CLK的時鐘信號發生器300。
參照圖5和6，當第二主設備114在同步數據傳送模式下擁有總線118的所有權時，它將正常時鐘信號CLK提供給圖3的存儲器件130。然而，當第二主設備114在同步數據傳送模式下喪失總線118的所有權時，第二主設備114將DC-電平信號提供給存儲器件130。如果第二主設備114在同步數據傳送模式下重新獲得總線118的所有權時，第二主設備114將正常時鐘信號CLK提供給存儲器件130。
儘管未示出，但一些實施例中的第二主設備114包括直接存儲器訪問(DMA)。現在描述設置DMA的方法。首先，將讀寫數據的第二從設備124的地址寫入第二主設備114的初始地址寄存器(未示出)中。將讀寫數據的存儲器件130的地址寫入第二主設備114的存儲器件初始地址寄存器(未示出)中。利用DMA將要發送的數據的大小寫入第二主設備的數據計數寄存器(未示出)中，在第二主設備114的控制寄存器(未示出)中設置數據發送方向(讀/寫操作)，設置同步讀/寫操作等待時間，和進行DMA。
圖7是表示根據本發明一些實施例輸出時鐘信號的方法的流程圖。參照圖3到7，現在描述提供時鐘信號CLK的方法。在同步數據傳送模式下(或在同步突發讀/寫模式下)，與時鐘信號CLK同步地將數據從存儲器件130發送到控制器110(S110)，或者相反。在同步數據傳送模式下，第二主設備114根據從仲裁器120接收的第一和第二仲裁信號中之一，確定第二主設備114是否擁有總線118的所有權(S120)。如果第二主設備114擁有總線118的所有權，第二主設備114將正常時鐘信號CLK提供給存儲器件130(S140)。然而，如果第二主設備114在同步數據傳送模式下喪失了總線118的所有權(S120)，第二主設備114將DC-電平信號提供給存儲器件130(S130)。通過連續地執行操作S120、S130、和S140，第二主設備114可以有效地與存儲器件130交換大量數據。
如上所述，根據本發明一些實施例的控制器控制時鐘信號，當在同步數據傳送模式下不允許數據傳送時防止將時鐘信號提供存儲器件，從而可中斷存儲器件的不必要操作。隨著時鐘信號到存儲器件的提供被阻止，視切換的時鐘信號而定，可以降低控制器和存儲器件的不必要功耗。
在一些實施例中，即使在將數據發送到存儲器件期間出現數據傳送中斷，然後結束的狀況，也不需要重置控制器和/或包括該控制器的系統，這可以限制或甚至防止控制器和系統的性能變差。本發明的一些實施例提供了當控制器不能將數據發送到存儲器件時防止將時鐘信號提供給存儲器件的控制器和方法、和包括該控制器的系統。
雖然通過參照本發明的示範性實施例，已經對本發明進行了具體圖示和描述，但本領域的普通技術人員應該理解，可以在形式和細節上對其作各種各樣的改變，而不偏離所附權利要求書所限定的本發明的精神和範圍。
權利要求
1.一種控制與存儲器件的數據交換的裝置，該裝置包含配置成接收指示該裝置使用共享總線的時間的仲裁信號的接口；配置成將時鐘信號提供給存儲器件使該裝置與存儲器件之間的數據交換同步的與存儲器件的接口；和響應仲裁信號有選擇地將時鐘信號提供給存儲器件的選擇電路。
2.根據權利要求1所述的裝置，進一步包含配置成接收輸入時鐘信號和延遲輸入時鐘信號以生成到存儲器件的時鐘信號的延遲邏輯電路，其中，選擇電路被配置成接收通過第一輸入端輸入的DC-電平信號和通過第二輸入端的延遲輸入時鐘信號，並響應仲裁信號將輸入的DC-電平信號或延遲輸入時鐘信號中的所選那一個提供給存儲器件。
3.根據權利要求1所述的裝置，其中，存儲器件包含邏輯內置式NAND閃速存儲器。
4.根據權利要求2所述的裝置，進一步包含存儲當前數據傳送模式的指示標記的模式信息存儲電路；和接收仲裁信號和來自模式信息存儲電路的指示當前數據傳送模式的信號和根據接收信號的邏輯組合生成選擇信號的選擇信號生成電路，其中，選擇電路被設置成響應來自選擇信號生成電路的選擇信號，將DC-電平信號和時鐘信號中的所選那一個提供給存儲器件。
5.根據權利要求4所述的裝置，其中，存儲器件包含NAND閃速存儲器核心、NOR接口、和SRAM緩衝器。
6.一種控制器，包含總線；與總線耦合的第一主設備；與總線耦合的第二主設備，其中，第二主設備可通信地與外部半導體器件耦合，和被配置成響應與總線相聯繫的仲裁信號，有選擇地將使與半導體器件的數據交換同步的時鐘信號提供給半導體器件；和被配置成在第一和第二主設備之間仲裁總線的所有權和生成仲裁信號以通知總線的所有權的與總線耦合的仲裁器。
7.根據權利要求6所述的控制器，其中，第二主設備響應指示第二主設備擁有總線所有權的仲裁信號的第一狀態，將時鐘信號提供給半導體器件，或響應指示第二主設備不擁有總線所有權的仲裁信號的第二狀態，將DC-電平信號提供給半導體器件。
8.根據權利要求7所述的控制器，其中，第二主設備包括選擇電路，該選擇電路包含接收DC-電平信號的第一輸入端；接收時鐘信號的第二輸入端；和輸出端；其中，選擇電路被配置成響應仲裁信號，通過輸出端輸出DC-電平信號和時鐘信號中之一。
9.根據權利要求7所述的控制器，其中，第二主設備包含存儲當前數據傳送模式的指示標記的模式信息存儲電路；接收仲裁信號和來自模式信息存儲電路的指示當前數據傳送模式的信號，和根據接收信號的邏輯組合生成選擇信號的選擇信號生成電路；和接收DC-電平信號和時鐘信號，並響應來自選擇信號生成電路的選擇信號，有選擇地輸出DC-電平信號或時鐘信號的選擇電路。
10.根據權利要求7所述的控制器，其中，第二主設備進一步包含生成時鐘信號的時鐘信號發生器。
11.根據權利要求7所述的控制器，其中，第二主設備包含存儲當前數據傳送模式的指示標記的模式信息存儲電路，其中，當前數據傳送模式包含同步數據傳送模式或異步數據傳送模式；接收仲裁信號和來自模式信息存儲電路的指示當前數據傳送模式的信號，和根據接收信號的邏輯組合生成選擇信號的選擇信號生成電路；接收輸入時鐘信號和將輸入時鐘信號延遲預定時間以生成時鐘信號的延遲電路；和接收DC-電平信號和來自延遲電路的延遲輸入時鐘信號，並響應來自選擇信號生成電路的選擇信號，有選擇地輸出DC-電平信號或延遲輸入時鐘信號的選擇電路。
12.根據權利要求11所述的控制器，其中，第二主設備進一步包含生成輸入時鐘信號的時鐘信號發生器。
13.一種包括根據權利要求11所述的控制器和進一步包含半導體器件的的系統，其中，該半導體器件被配置成與來自控制器的時鐘信號同步地與控制器傳送數據。
14.一種包括根據權利要求7所述的控制器和進一步包含半導體器件的的系統，其中，該半導體器件被配置成與來自控制器的時鐘信號同步地與控制器傳送數據。
15.一種系統，包含存儲器件；和控制器，該控制器包含共享總線；與共享總線耦合的多個主設備，多個主設備中的第一個被配置成響應指示第一主設備擁有共享總線的所有權的時間的仲裁信號，有選擇地將時鐘信號或DC-電平信號提供給存儲器件，以便在同步數據傳送模式下使第一主設備和存儲器件之間的數據傳送同步；和配置成在多個主設備當中仲裁共享總線的所有權和生成仲裁信號以通知共享總線的所有權的仲裁器。
16.根據權利要求15所述的系統，其中，第一主設備在第一主設備擁有總線的所有權時，將時鐘信號提供給存儲器件，和在第一主設備不擁有總線的所有權時，將DC-電平信號提供給存儲器件。
17.根據權利要求15所述的系統，其中，存儲器件被配置成響應DC-電平信號，保持要發送到第一主設備的數據，並其後響應以後接收的時鐘信號發送保持的數據。
18.一種將來自與共享資源耦合的控制器的時鐘信號提供給存儲器件的方法，該時鐘信號用於使控制器與存儲器件之間的數據傳送同步，該方法包含當控制器不擁有共享資源的所有權時，將來自控制器的DC-電平信號提供給存儲器件；響應提供的DC-電平信號保存要從存儲器件發送的數據；當控制器重新獲得內部資源的所有權時，將時鐘信號提供給存儲器件；和響應提供的時鐘信號，從存儲器件傳送保存的數據。
全文摘要
用於控制與存儲器件的數據交換的裝置包括配置成接收指示該裝置使用共享總線的時間的仲裁信號的接口、和配置成將時鐘信號提供給存儲器件使該裝置與存儲器件之間的數據交換同步的與存儲器件的接口。選擇電路響應仲裁信號有選擇地將時鐘信號提供給存儲器件。
文檔編號G06F13/16GK1975702SQ20061009435
公開日2007年6月6日 申請日期2006年6月29日 優先權日2005年11月30日
發明者李昶德, 方三龍, 梁信鎬, 文貴妍 申請人:三星電子株式會社