可編程回波消除濾波器的製作方法

2023-11-08 01:37:22 2

專利名稱：可編程回波消除濾波器的製作方法
技術領域：
本發明涉及一種可編程回波消除濾波器，用於收發機回波信號的回波信號消除。


圖1表示根據現有技術的收發機，它包含回波消除濾波器EC。收發機所要發送的數據從數據源DQ被發送至數/模轉換器DAC，在這裡，它們被轉換為模擬傳輸信號，並在下遊連接的模擬濾波器中被濾波。已濾波的傳輸數據經過信號線驅動器LT通往混合電路，它們從那裡經過信號線被發送終端設備，例如用戶數據機。
信號幅度顯著高於終端設備EG所接收的信號幅度的會波信號被疊加在收發機的接收信號S1上。在信號匹配電路中，疊加了回波信號的接收信號S1被前置濾波，然後信號幅度與收發機匹配。回波信號S2被饋送至信號匹配電路B，它從那裡通往回波消除濾波器EC。回波消除濾波器EC模擬傳輸信號路徑的頻率響應。由回波消除濾波器EC濾波的回波信號在減法電路SUB中從疊加的接收信號中減去，結果，在理想的情況下，自動增益控制電路AGC接收到已經消除了回波信號的接收信號。
回波信號的強度取決於信號線的線阻抗，它隨著線的長度和環境的影響而顯著地波動。因此，每次在收發機和通過信號線連接的終端設備EG之間進行連接時，在所謂的訓練階段中，回波消除濾波器EC要重新動態地與現時的線阻抗相匹配。為此目的，回波消除迴路由控制電路作相應的設置。利用包含在回波消除濾波器EC中的可控開關完成這一點。
合併在如圖1所示的根據現有技術的收發機中回波消除濾波器EC，包含帶運算放大器的有源電路，收發機中的電壓源Uv為它提供電壓。為了使功率消耗最小，收發機的電源電壓Uv越來越選得低。技術上規定所使用的收發機工作於小於3.3V的低電源電壓。
包含在回波消除濾波器EC中的可控開關通常用可控的MOS電晶體來實現，電晶體的柵端由控制電路驅動。由於在MOS場效應電晶體的漏端和源端之間出現信號電壓的擺動，在常用的回波消除濾波器中，會出現大量的信號失真，削弱了回波信號的消除。
為實現上述目的，本發明提供一種用於收發機回波信號消除的可編程回波消除濾波器，包括信號輸入端，用於接收由收發機發送的傳輸信號；輸入電阻器，被連接至信號輸入端；運算放大器，它的信號輸入端被連接至輸入電阻器，它的信號輸出端被連接至輸出電阻器；第一可編程電阻器電路，它被提供在運算放大器的信號輸出端和運算放大器的信號輸入端之間；第二可編程電阻器電路，它被提供在輸出電阻器和回波消除濾波器的信號輸出端之間；第三可編程電阻器電路，它被提供在第一可編程電阻器電路和回波消除濾波器的信號輸出端之間；每個可編程電阻器電路都具有多個電阻器，它們被並聯地端接，並被連接至有關的可控開關的第一端子；可控開關具有第二端子，被連接至電壓擺動很小的虛擬參考電壓端子。
因此，根據本發明，可控開關通過第二端子被連接至很小電壓擺動的參考電壓端子，結果是可控開關上的非線性信號失真極小。
在這種情況下，虛擬參考電壓端子是運算放大器的一個輸入端子，它形成虛擬地。
在本發明的可編程回波消除濾波器中，每個可編程電阻器電路的可控開關最好都具有控制端子，它通過控制線連接到用來設置電阻器電路阻抗的控制電路。
控制電路最好是DSP處理器。
可控開關最好是MOSFET電晶體，它的可控柵端由控制電路驅動。
本發明的可編程回波消除濾波器最好有一個電容器，它被連接至可編程回波消除濾波器的相對低阻抗的線節點。
本發明可編程回波消除濾波器具有這樣的優點它只需要一個電容器用於產生所要求的濾波器轉移函數。
第一可編程電阻器電路的可控開關最好被連接至作為虛擬參考電位端子的運算放大器的信號輸入端。
第二可編程電阻器電路的可控開關和第三可編程電阻器電路的可控開關最好被連接至收發機自動增益控制電路的運算放大器的信號輸入端。
本發明的回波消除濾波器最好以低電源電壓供電。
在一個具體的優選實施例中，本發明的消除濾波器是全差動式結構。
在一個優選實施例中，本發明的回波消除濾波器被構成為一階模擬低通濾波器。
本發明的回波消除濾波器最好被連接至用於傳輸信號匹配的信號匹配電路。
本發明的回波消除濾波器最好被連接至收發機接收信號路徑中的自動增益控制的信號輸入端。
包含在可編程電阻電路中的電阻器最好有互加權電阻。
在本發明的回波消除濾波器的一個優選實施例中，利用控制電路，回波消除濾波器的增益在低於第一截止頻率的頻率範圍內是可調的，回波消除濾波器的增益在高於第二截止頻率的範圍內是可調的。
在這種情況下，回波消除濾波器的兩個截止頻率最好同樣是控制電路可調的。
在這些圖中圖1表示現有技術的帶回波消除濾波器的收發機；圖2表示本發明的帶全差動式回波消除濾波器的全差動式結構收發機；圖3表示本發明的可編程回波消除濾波器的優選實施例電路結構；圖4表示併入本發明的回波消除濾波器的可編程電阻器電路的電路結構；圖5表示本發明的可編程回波消除濾波器的頻率分布。
發明的
具體實施例方式
如從圖2看到，收發機1包括數據源2，用於將傳輸數據發送至數/模轉換器3，轉換器將傳輸數據轉換為模擬傳輸信號，並將它發送至模擬傳輸濾波器4。已濾波的模擬傳輸信號被線驅動器5放大，並且通過混合電路6被發送至線端子7a，7b。與線端子7a，7b相連接的是信號線，例如雙線電話線，該信號線將傳輸信號發送至用戶終端設備。混合電路線將傳輸信號發送至用戶端設備。混合電路包括兩個電阻8a，8b。在節點9a，9b，從驅動電路5發送來的傳輸信號通過線10a，10b被分支至信號匹配電路11，該匹配電路對信號進行前置濾波和信號幅度匹配。信號匹配電路11通過線12a，12b，被連接至本發明可編程回波消除濾波器14的信號輸入端13a，13b。回波消除濾波器14最好是全差動式結構，它具有兩個信號輸出端15a，15b，通過線16a，16b，被連接至收發機1接收路徑上的求和節點15a，15b。另外，本發明可編程回波消除濾波器14具有控制輸入端18，通過控制線19，被連接至控制電路21的輸出端20。
控制電路21最好是數位訊號處理器。DSP信號處理器21通過控制線19對本發明的回波消除濾波器14進行設置。
通過端子7a，7b來的接收信號與通過信號線22a，22b發生的回波信號一起被饋送至另一個的信號匹配電路23。信號匹配電路23對進來的信號進行前置濾波，並完成信號幅度匹配。在輸出側，信號匹配電路23通過線24a，24b被連接至信號自動增益控制電路AGC的輸入電阻器25a，25b。電阻器25a，25b通過線26a，26b被連接至運算放大器28的信號輸入端27a，27b。運算放大器28具有兩個信號輸出端29a，29b，它們通過線30a，30b，被連接至濾波器31。濾波器31的下遊連接的是模/數轉換器電路32，該電路將已濾波的接收信號轉換為數字的接收信號，並且把它發送至收發機1的數據接收裝置33。運算放大器28的信號輸出端29a通過反饋電阻器34a，被連接至運算放大器28的非反相信號輸入端27a。運算放大器28的第二個信號輸出端29b通過反饋電阻器34b被連接至運算放大器28的反相信號輸入端27b。
圖3表示本發明的可編程回波消除濾波器14的一個具體的優選實施例。在圖3所描述的實施例中，回波消除濾波器14是一種全差動式結構。回波消除濾波器14具有信號輸入端13a，13b，用於接收由發送機1發送來的已匹配的傳輸信號。信號輸入端13a，13b通過線35a，35b被連接至輸入電阻器36a，36b，並通過線37a，37b被連接至全差動式結構運算放大器39的兩個信號輸入端38a，38b。全差動式放大器39具有兩個電源電壓端子40a，40b，由收發機1的電源電壓Uv提供。運算放大器39具有兩個信號輸出端41a，41b，這兩個輸出端通過線42a，42b，被連接至運算放大器39的輸出電阻器43a，43b。在節點44a，44b上，運算放大器39的信號輸出端41a，41b通過線45a，45b，被連接至節點46a，46b，節點46a，46b通過線47a，47b被連接至第一可編程電阻器電路48a，48b。
第一可編程電阻器電路48a，48b通過線49a，49b被連接全差動式結構運算放大器39的信號輸入端38a，38b。每個電阻器電路48a，48b包括多個與可控開關相聯繫的並聯電阻器，這些可控開關被連接至回波消除濾波器14的控制輸入端，並且由DSP處理器21控制。
運算放大器39的輸出電阻器43a，43b通過線50a，50b被連接至第二可編程電阻器電路51a，51b。電阻器電路51a，51b同樣包括一些與可控開關相聯繫的並聯電阻器，這些可控開關被連接至回波消除濾波器14的控制端子18。第二可編程電阻器電路51a，51b通過線52a，52b被連接至節點53a，53b，這些節點通過線54a，54b被連接至回波消除濾波器14的信號輸出端15a，15b。
回波消除濾波器14還包括第三可編程電阻器電路55a，55b。可編程電阻器電路55a，55b通過線56a，56b被連接至節點46a，46b，並且通過線57a，57b被連接至節點53a，53b。
回波消除濾波器14還具有一個電容器58，在圖3所示的實施例中，該電容器是通過端子59a，59b外接至回波消除濾波器14的。電容器端子59a，59b通過線60a，60b被連接至節點61a，61b，這些節點位於運算放大器39的輸出電阻器43a，43b和第二可編程電阻器電路51a，51b之間。電容器58最好使用SMD工藝(SMD表面裝配裝置)裝配到收發機1的電路板上。電容器58被連接至回波消除濾波器14相對低阻抗的信號節點61a，61b，而不是被連接至高阻抗的虛擬參考的電位端子。電容器58有可能通過電容端子59a，59b從外部連接，而不會減弱回波消除濾波器14的電磁兼容性(EMC)。電容器58按SMD電容器來實現，意味著電容器58具有小的晶片面積。舉例來說，可給出高至10nF電容量的電容器58的面積約為2至3mm2。在另一個實施例中，電容器58被內部集成在回波消除濾波器14中。如果是這樣，面積需要量就比較大，對於約10nF電容量，其面積約在10mm2之上。
圖4表示可編程電阻器電路62的電路結構，它與圖3所表示的本發明的回波消除濾波器14中包括的電阻器電阻48a，48b，51a，51b，55a，55b的結構是相同的。
圖4所表示的可編程電阻器電路62，具有第一端子63和第二端子64。N個電阻器65-1至65-n被並行地連接至第一端子63。有關的可控開關66分別與電阻器65相串聯。可控開關66最好是可控制的MOSFET電晶體。每個可控開關具有一個控制端子67，該端子被連接至回波消除濾波器14的控制輸入端18。可控開關66在DSP處理器21的控制下被開關。每個可控開關66具有第一端子68，它被連接至電阻器65，以及第二端子69，該端子被連接至端子64。在此情況下，包含在回波消除濾波器14的所有可編程電阻器電路62的端子64被連接至電壓擺動低的虛擬參考電壓端子，結果，發生在可控開關66上的信號失真是極小的。
如從圖3所看到的，第一可編程電阻器電路48a，48b的可控開關66被連接至運算放大器39的虛擬信號輸入端38a，38b。
如圖2和圖3可看到的，第二可編程電阻器電路51a、51b的可控開關66和第三可編程電阻器電路55a、55b的可控開關66通過回波消除濾波器14的信號輸出端15a，15b以及通過線16a，16b被連接至收發機1的自動增益控制電路運算放大器28的信號輸入端27a、27b。運算放大器39、28的信號輸入端處於很高的阻抗，並且具有幾乎為零的電壓擺動，因為它們形成一個虛擬「地」。
圖3所表示的運算放大器39形成有源輸入級，用於回波消除濾波器的阻抗去耦，這種耦合來自連接在上遊的信號匹配電路11。由於阻抗去耦，在DSP處理器中執行的，並在收發機1的訓練階段實現連接之後用來進行開關位置動態匹配所要求的算法，是相對簡單的。根據本發明的回波消除濾波器14，由於放大輸入級的存在而具有恆定的輸入阻抗。
在圖3中表示的本發明的回波消除濾波器14，只要求一個有源放大級，所以只有很小數量的有源電路元件。因此，本發明的回波消除濾波器14的功率消耗很小，更為重要的是本發明的回波消除濾波器14的噪聲功率很低。在一個優選實施例中，回波消除濾波器14的運算放大器39通過電源電壓端子40a，40b被提供以只不過3.3V的低電壓。在優選實施例中，在頻帶1.1MHz的情況下，回波消除濾波器14的噪聲較好的是低於-148dBm/HZ，功率消耗僅是25mW。TDH(總諧波失真)小於-85dB。
在圖3中表示本發明的回波消除濾波器14所要求的面積只不過0.33mm2(例如在0.65μ的製作工藝的情況下)，所以是很小的。
本發明的回波消除濾波器14的轉移函數可由DSP處理器21以簡單的方式調整。回波消除濾波器14最好是一階低通濾波器。在這種情況中，回波消除濾波器的增益可由DSP處理器分別調整，即在第一截止頻率以下的頻率範圍內和第二截止頻率以上的頻率範圍內分別調整。在這種情況下，回波消除濾波器的兩個截止頻率同樣可由DSP處理器21調整。
圖5表示本發明的回波消除濾波器14的頻率響應。回波消除濾波器14的可調增益等於H1至下截止頻率fu的範圍內，回波消除濾波器14的可調增益等於H2至上截止頻率fo以上的範圍內。在下截止頻率fu和上截止頻率fo之間的過濾頻率範圍內，增益每十倍頻減小比如20dB。DSP處理器21通過驅動包含在電阻器電路中的可控開關，調整回波消除濾波器14的增益H1以及兩個截止頻率fu，fo。
在圖3中表示的回波消除濾波器14的轉移函數如下H(w)=K1+jwC58R43R51R55+R43+R511+jwC58R43R51R43+R51---(1)]]>這裡增益K是K=R48R36R25R55(1+R55R43+R51)---(2)]]>這三個可編程電阻器電路48，51，55的阻抗R48，R51，R55可以由DSP處理器21調整或編程，目的是設置增益、上截止頻率f0和下截止頻率fu。
輸入電阻器36和輸出電阻器43的阻抗R36和R43是常數，就像自動增益控制電路輸入電阻器的阻抗R25一樣。電容器58的容抗C58也是預定的固定值。
通過對電阻器電阻48，51，55的編程或設置，DSP控制器21也能根據被發送的傳輸信號和在信號線上發生的阻抗變化，改變回波消除濾波器14的頻率響應，如在圖5中所表示的。由於可編程電阻器電路48，51，55所包含的可控開關66上的電壓擺動極小，所以在這種情況下出現的線性信號失真也變為極小，其結果是回波消除信號14完全消除出現的回波信號。根據本發明的回波消除濾波器14，只需要一個電容器58，而且，利用SMD工藝，可以用節省面積的方式從外部裝配電容器58。根據本發明的回波消除濾波器14，只包含一個用於阻抗去耦的有源放大級39，結果，本發明的回波消除濾波器14的功率消耗低，回波消除濾波器14本身的噪聲功率也很低。在DSP處理器21內對回波消除濾波器14編程所要求的算法是相對簡單的，結果是DSP處理器21所用的電路系統的費用同樣降低。
本發明的回波消除濾波器14特別適合應用於xDSL信號的收發機。
權利要求
1.一種用於收發機回波信號消除的可編程回波消除濾波器，包括(a)信號輸入端(13)，用於接收由收發機(1)發送的傳輸信號；(b)輸入電阻器(36)，被連接至信號輸入端(13)；(c)運算放大器(39)，它的信號輸入端(38)被連接至輸入電阻器(36)，它的信號輸出端(41)被連接至輸出電阻器(43)；(d)第一可編程電阻器電路(48)，它被提供在運算放大器(39)的信號輸出端(41)和運算放大器的信號輸入端(38)之間；(e)第二可編程電阻器電路(51)，它被提供在輸出電阻器(43)和回波消除濾波器(14)的一個信號輸出端(15)之間；(f)第三可編程電阻器電路(55)，它被提供在第一可編程電阻器電路(48)和回波消除濾波器(14)的信號輸出端(15)之間；(g)每個可編程電阻器電路(48，51，55)都具有多個電阻器(65)，它們被並聯地端接，並被連接至有關可控開關(66)的第一端子(68)；(h)具有第二端子(69)的可控開關(66)，被連接至電壓擺動很小的虛擬參考電壓端子。
2.如權利要求1所述的可編程回波消除濾波器，其特徵在於，可編程電阻器電路(48，51，55)的可控開關(66)，每個都具有通過控制線(19)被連接至控制電路(21)的控制端子(67)，用於設置可編程電阻器(48，51，55)的阻抗。
3.如權利要求2所述的可編程回波消除濾波器，其特徵在於，控制電路(21)是DSP處理器。
4.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，控制開關(66)是具有可控柵端的MOSFET電晶體。
5.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，提供有電容器(58)，被連接至回波消除器濾波器(14)的低阻抗節點(61)。
6.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，第一可編程電阻器電路(48)的可控開關(66)被連接至作為虛擬接地端的運算放大器(39)的信號輸入端(38)。
7.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，第二編程電阻器電路(51)的可控開關(66)和第三可編程電阻器電路(55)的可控開關(66)被連接至收發機(1)的自動增益控制電路運算放大器(28)的信號輸入端(27)。
8.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，回波消除濾波器(14)以低電壓供電。
9.如前述權利要求之一中的可編程回波消除濾波器，其特徵在於，回波消除濾波器(14)是全差動式結構。
10.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，回波消除濾波器(14)是一階模擬低通濾波器。
11.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，回波消除濾波器(14)高階模擬低通濾波器。
12.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，回波消除濾波器(14)的信號輸入端(13)被連接至用於傳輸信號的信號匹配的信號匹配電路(11)。
13.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，回波消除濾波器(14)的信號輸入端(15)被連接至收發機(1)的接收信號路徑中的自動增益控制電路。
14.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，包含在編程電阻器電路(48，51，55)中的電阻器具有加權阻抗。
15.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，利用控制電路(21)，回波消除濾波器(14)的增益(H1)在低於第一截止頻率(fu)的頻率範圍內是可調的，回波消除濾波器(14)的增益(H2)在高於第二截止頻率(fo)的頻率範圍內是可調的。
16.如前述權利要求之一所述的可編程回波消除濾波器，其特徵在於，回波消除濾波器(14)的兩個截止頻率(fu，fo)可用控制電路(21)調整。
17.如權利要求1所述的用於xDSL信號的收發機，它包含可編程回波消除濾波器(14)。
全文摘要
用於收發機回波信號消除的可編程回波消除濾波器,具有:信號輸入端(13),用於接收由收發機(1)發送的傳輸信號;輸入電阻器(36)被連接至信號輸入端(13);運算放大器(39),它的信號輸入端(38)被連接至輸入電阻器(36),它的信號輸出端(41)被連接至一個輸出電阻器(43);第一可編程電阻器電路(48),它被提供在運算放大器(39)的信號輸出端(41)和運算放大器的信號輸入端(38)之間;第二可編程電阻器電路(51),它被提供在輸出電阻器(43)和回波消除濾波器(14)的一個信號輸出端(15)之間;第三可編程電阻器電路(55),它被提供在第一可編程電阻器電路(48)和回波消除濾波器(14)的信號輸出端(15)之間。
文檔編號H04B3/23GK1347204SQ01136359
公開日2002年5月1日 申請日期2001年10月11日 優先權日2000年10月11日
發明者安東尼諾·迪基安多米尼科, 彼得·佩斯勒, 克裡斯蒂安·弗萊施哈克爾 申請人:印芬龍科技股份有限公司