低襯底漏電流的空穴積累型有源像素及其製造方法
2023-12-07 05:37:56
專利名稱：低襯底漏電流的空穴積累型有源像素及其製造方法
技術領域：
本發明涉及微電子學的集成電路設計技術領域，尤其涉及一種低襯底漏電流的空穴積累型有源像素及其製造方法。
背景技術：
經過十幾年的研究，CMOS(Complementary Metal-Oxide-Semiconductor Transistor，中文互補從屬氧化物半導體)圖像傳感器在某些性能方面取得了明顯改善，但在噪聲和成像質量等方面都比不上CCD(Charge Coupled Device，中文電荷耦合器件)圖像傳感器。相對於CCD圖像傳感器技術而言，基於CMOS工藝的圖像傳感器具有成本低、功耗低、便於大規模集成等優點。
尤其是隨著CMOS工藝的特徵尺寸按等比例原則進一步縮小，對某些應用來說，CMOS圖像傳感器技術某些性能的優勢更加突出。
CMOS圖像傳感器技術能夠單晶片集成許多附加電路，如電源管理電路、圖像處理電路、圖像壓縮電路等；同時CMOS器件中的像素單元可以作得比較小，能夠提供比CCD圖像傳感器更高解析度的圖像器件。
目前，用於CMOS圖像傳感器結構的像素單元主要有無源像素結構和有源像素結構。無源像素結構的最大優點是像素內只集成一個電晶體，能獲得大的填充係數；電路結構不複雜、尋址簡單、獲得的成品率高，因而價格低。但無源像素的列總線等效的電阻和電容比較大，使得像素讀出的速度慢，特別是當像素陣列比較大時，由列總線帶來的信號延遲和信號損失非常大；其次無源像素讀出的噪聲較大，信號電荷的損失隨著列總線的增長而變大，降低了信噪比。
因為上述缺點限制了應用，很快被後來發展的有源像素結構代替。有源像素內部包含一個有源器件，即包含一個由一個或多個電晶體組成的放大器，通常由源跟隨電晶體構成，該放大器在像素內部具有放大和緩衝功能，電荷不需要經過遠距離而到達輸出放大器，在列總線直接輸出的是電壓或電流信號，因此避免了像無源像素內的信號電荷必須經過很長列總線才能到達放大器的缺陷。
目前，基於標準的CMOS製造過程的常用有源像素結構是包括三個電晶體和一個N+/P-阱的光電二極體，但這種有源像素具有較大的暗電流，大大影響了CMOS圖像傳感器的動態範圍，更嚴重的是大的暗電流將造成CMOS圖像傳感器出現白點。
另一種有源像素結構的設計是基於P型襯底的釘扎型光電二極體，這種光電二極體具有表面暗電流低、對藍光具有良好的響應特性。但該種結構的光電二極體依然沒有改變CMOS工藝的本質特徵，因此減少的暗電流並不很明顯。
發明內容
鑑於上述現有技術所存在的問題，本發明的目的是提供一種低襯底漏電流的空穴積累型有源像素及其製造方法，製作在N型矽襯底上，從而獲得低暗電流的特徵。
本發明的目的是通過以下技術方案實現的一種低襯底漏電流的空穴積累型有源像素，主體包括N型襯底、P+外延層與P型外延層；P+外延層生長於N襯底上，P型外延層生長於P+外延層上；所述的P型外延層還設有N+區，形成一個PN結；在N+區上還設有P區，形成另一個PN結。
所述的P型外延層上還設有深N+區，深N+區擴散至P+外延層；深N+區與N+區接觸；並且在N+區上設有電極，該電極加有偏置電壓。
所述的P型外延層上還設有N-阱，在N-阱上生長有柵氧層，在柵氧層上還生長有一層多晶矽層；在N-阱上還設有源漏區。
所述的P型外延層上設有窄溝道隔離區，P區設於窄溝道隔離區下。
一種基於上述低襯底漏電流的空穴積累型有源像素的製造方法，包括A、在N型襯底上外延生長P+型外延層；B、在P+型外延層上面外延生長P型外延層；C、將磷離子注入到P外延層3中，經過預定時間的高溫退火，激活磷離子同時將其趨入，形成N+區；E、生成讀出電路的電晶體；F、在N-阱的表面生長一層二氧化矽SiO2，注入離子注入BF2+，形成表面P區。
所述的步驟C還包括C1、在P型外延層一熱生長一層二氧化矽SiO2；C2、注入磷離子，激活磷離子，注入形成深N+區。
所述的步驟C1還包括生長的二氧化矽SiO2層厚度控制在100埃～150埃。
所述的步驟D還包括在引線時將深P+區接地。
所述的步驟E還包括E1、在P型外延層中形成N-阱；E2、在N-阱上生長柵氧層；E3、在柵氧層上長一層多晶矽層層；
E4、在N-阱上注入硼離子離子形成源漏區。
所述的步驟F還包括F1、在P型外延層上做出窄溝道隔離區；F2、在窄溝道隔離區下方的N-阱的表面生長一層二氧化矽SiO2，注入低能量、大劑量離子注入BF2+，形成表面P區。
由上述本發明提供的技術方案可以看出，本發明的低襯底漏電流的空穴積累型有源像素的在N襯底上生長一層P+型外延層，在P+型外延層上生長一層P型外延層，在P外延層區內注入一層N+區，並在N+區淺注入一層P區，從而形成兩個PN結，可以吸收不同波長的注入光。本發明提出的是一種基於N襯底和光電二極體的有源像素結構，這種低襯底漏電流的空穴積累型有源像素結構有效的降低了暗電流、提高了量子效率。
圖1為本發明所述的低襯底漏電流的空穴積累型有源像素結構示意圖一；圖2為本發明所述的低襯底漏電流的空穴積累型有源像素結構示意圖二；圖3為本發明所述的低襯底漏電流的空穴積累型有源像素製造過程示意圖一；圖4為本發明所述的低襯底漏電流的空穴積累型有源像素製造過程示意圖二；圖5為本發明所述的低襯底漏電流的空穴積累型有源像素製造過程示意圖三；圖6為本發明所述的低襯底漏電流的空穴積累型有源像素製造過程示意圖四；圖7為本發明所述的低襯底漏電流的空穴積累型有源像素製造過程示意圖五。
具體實施例方式
本發明的核心描述了一種新型適用於CMOS圖像傳感器的低暗電流的有源像素，該種有源像素最根本的特點在於製作在N型矽襯底上，從而獲得低暗電流的特徵。
本發明的低襯底漏電流的空穴積累型有源像素的結構的具體實施方式
一如圖1所示，具體為在N襯底1上生長一層P+型外延層2，在P+型外延層2上生長一層P型外延層3，在P外延層區3內注入一層N+區4，並在N+區4淺注入一層P區6，從而形成兩個PN結，可以吸收不同波長的注入光。
在所述的P型外延層3上還設有深N+區5，深N+區5擴散至P+型外延層2，深N+區5與N+區4接觸。
在所述的兩個結PN處將光量子轉變為光電荷，其中電子積累在N+區4，產生的空穴電荷積累在P區6靠近PN結的一邊，很快被設於N+區4上的偏置電壓11吸走。
在所述的P型外延層3上還設有N-阱10，在N-阱上生長有柵氧層8，在柵氧層上還生長有一層多晶矽層9；在N-阱10上還設有源漏區分別為源極7與漏極13。多晶矽層9上設有傳輸柵12與柵極14，將電子電荷運走；當傳輸柵12上加一高電平，在柵氧化層8下形成一反型層，形成低的勢壘，從而將電荷讀出到NMOS(N-channel metal oxide semiconductor，中文N通道金屬氧化半導體)管的源極7。
NMOS管制造在P型阱內，NMOS管的漏極是13，一般接在高電平上，當柵極14加一高電平將NMOS管置位，源極7置位為高電平，當傳輸柵12為低電平時，光電荷讀出，在NMOS管源極7將電荷積分轉變為電壓讀出。
本發明的低襯底漏電流的空穴積累型有源像素的結構的種具體實施方式
二如圖2所示，其結構與圖1所示的具體實現結構相似，區別在於在P型外延層上3設有窄溝道隔離區(shallow trench isolation)15，P區6設於窄溝道隔離區15下方。
為對本發明有進一步理解，下而再對本發明所述的低襯底漏電流的空穴積累型有源像素的製造方法進行說明。
以實施例一為例，本發明所述的低襯底漏電流的空穴積累型有源像素的製作工藝的具體實施方式
具體包括以下製作處理過程首先，如圖3所示，在N型襯底1上外延生長P外延層2，然後，再在P+外延層2上面外延生長P外延層3，其厚度略大於後面的N-阱10的深度即可；其次，如圖4所示，在P外延層3上熱生長一層SiO2，SiO2的厚度為100埃～150埃，其目的是減小P外延層3受到離子注入的損傷；當向P外延層3注入高能量、大劑量的磷離子，並經高溫退火，激活磷離子後，注入形成深N+區5；由於P外延層3較薄，可以使深N+區5擴散到P外延層3中；第三，如圖5所示，高能量、大劑量的磷離子注入到P外延層3中，經過短時間的高溫退火，激活磷離子同時將其驅入適當的深度，形成N+區4。
第四，如圖6所示，生成讀出電路中電晶體，讀出電路中電晶體的生成與傳統基於CMOS工藝中製作PMOS的工藝流程相同；首先，在外延層3中形成N-阱10，生長柵氧層8，在柵氧層8上長一層多晶矽層9，最後注入離子形成源極7和漏極13示；最後，如圖7所示，為了防止將PMOS(P溝道金屬氧化物半導體)的源漏極的驅深，在完成PMOS工藝後，要避免長時間的高溫過程，所以，採用低溫氧化LTO方法在N+4的表面生長一層SiO2，作為減小離子注入損傷的保護層，然後，低能量、大劑量離子注入BF2+，形成表面P區6，使用RTP(Rapid Temperature Process，快速溫度處理)將其激活。
本發明的低襯底漏電流的空穴積累型有源像素的實施例二製造方法的工藝流程具體實施方法，與實施例一的區別在P型外延層上3構造窄溝道隔離區15，然後在窄溝道隔離區15下方注入低能量、大劑量離子BF2+，形成表面P+區6，使用RTP將其激活。該低襯底漏電流空穴積累型有源像素主要針對深亞微米工藝，由於採用窄溝道隔離技術將感光結面積與表面隔離，可以獲得低的暗電流和高的感光靈敏度。暗電流的主要是由矽/二氧化矽之間的界面態或矽襯底的體態(bulk states)產生。通過在N+區的表面淺注入一層P區，將體內與表面分開，將光轉變為電荷的PN結位於半導體的體內，從而將暗電流降低。該優點主要通過降低表面懸掛鍵對光產生電荷的影響。
暗電流的主要是由矽/二氧化矽之間的界面態或矽襯底的體態(bulkstates)產生。大多數情況下，界面產生是體內產生的十倍。在N襯底上生長一層P+型外延層，在P+型外延層上生長一層P型外延層，在P外延層區內注入一層N+區，在N+區的表面淺注入一層P區，將體內與表面分開，將光轉變為電荷的PN結位於半導體的體內，從而將暗電流降低，同時因為形成了兩個PN結，增加了儲存電荷的容量。利用N襯底可以有效的防止像素之間的光電荷的擴散。N襯底本身有像N+擴散漏極的效果。當像素本身因照射光太強的時候，產生的多餘電荷將向相臨像素擴散，如果不加以疏散，將形成彌散(blooming)現象。當一個直流電位加在N襯底時，多餘的電荷將被襯底收集，而不會向相臨的像素擴散，從而防止彌散現象。
以上所述，僅為本發明較佳的具體實施方式
，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應該以權利要求的保護範圍為準。
權利要求
1.一種低襯底漏電流的空穴積累型有源像素，其特徵在於，主體包括N型襯底、P+外延層與P型外延層；P+外延層生長於N襯底上，P型外延層生長於P+外延層上；所述的P型外延層還設有N+區，形成一個PN結；在N+區上還設有P區，形成另一個PN結。
2.根據權利要求書1所述的一種低襯底漏電流的空穴積累型有源像素，其特徵在於，所述的P型外延層上還設有深N+區，深N+區擴散至P+外延層；深N+區與N+區接觸；並且在N+區上設有電極，該電極加有偏置電壓。
3.根據權利要求書1所述的一種低襯底漏電流的空穴積累型有源像素，其特徵在於，所述的P型外延層上還設有N-阱，在N-阱上生長有柵氧層，在柵氧層上還生長有一層多晶矽層；在N-阱上還設有源漏區。
4.根據權利要求書1、2或3所述的一種有源像素，其特徵在於，所述的P型外延層上設有窄溝道隔離區，P區設於窄溝道隔離區下。
5.一種基於上述低襯底漏電流的空穴積累型有源像素的製造方法，其特徵在於，包括A、在N型襯底上外延生長P+型外延層；B、在P+型外延層上面外延生長P型外延層；C、將磷離子注入到P外延層3中，經過預定時間的高溫退火，激活磷離子同時將其趨入，形成N+區；E、生成讀出電路的電晶體；F、在N-阱的表面生長一層二氧化矽SiO2，注入離子注入BF2+，形成表面P區。
6.根據權利要求書5所述的低襯底漏電流的空穴積累型有源像素的製造方法，其特徵在於，所述的步驟C還包括C1、在P型外延層一熱生長一層二氧化矽SiO2；C2、注入磷離子，激活磷離子，注入形成深N+區。
7.根據權利要求書6所述的低襯底漏電流的空穴積累型有源像素的製造方法，其特徵在於，所述的步驟C1還包括生長的二氧化矽SiO2層厚度控制在100埃～150埃。
8.根據權利要求書5所述的低襯底漏電流的空穴積累型有源像素的製造方法，其特徵在於，所述的步驟D還包括在引線時將深P+區接地。
9.根據權利要求書5所述的低襯底漏電流的空穴積累型有源像素的製造方法，其特徵在於，所述的步驟E還包括E1、在P型外延層中形成N-阱；E2、在N-阱上生長柵氧層；E3、在柵氧層上長一層多晶矽層層；E4、在N-阱上注入硼離子離子形成源漏區。
10.根據權利要求書5所述的低襯底漏電流的空穴積累型有源像素的製造方法，其特徵在於，所述的步驟F還包括F1、在P型外延層上做出窄溝道隔離區；F2、在窄溝道隔離區下方的N-阱的表面生長一層二氧化矽SiO2，注入低能量、大劑量離子注入BF2+，形成表面P區。
全文摘要
本發明的低襯底漏電流的空穴積累型有源像素的在N襯底上生長一層P+型外延層，在P+型外延層上生長一層P型外延層，在P外延層區內注入一層N+區，並在N+區淺注入一層P區，從而形成兩個PN結，可以吸收不同波長的注入光。本發明提出的是一種基於N襯底和光電二極體的有源像素結構，這種低襯底漏電流的空穴積累型有源像素結構有效的降低了暗電流、提高了量子效率。利用N襯底可以有效的防止像素之間的光電荷的擴散，防止彌散現象。
文檔編號H01L21/82GK1889268SQ20051008300
公開日2007年1月3日 申請日期2005年7月12日 優先權日2005年7月12日
發明者金湘亮 申請人:北京思比科微電子技術有限公司