使用於液晶顯示面板的數據驅動器的製作方法

2023-10-08 14:06:54

專利名稱：使用於液晶顯示面板的數據驅動器的製作方法
技術領域：
本發明是關於一種使用於液晶顯示面板的數據驅動器，且特別是關於一種可節省所需的數字模擬轉換器的數據驅動器。
背景技術：
由於液晶顯示器(Liquid Crystal Display，LCD)的體積薄、重量輕與低電磁輻射的優點，在近年來日漸廣泛使用。如何降低液晶顯示器的成本，以增加產品的市場競爭力，乃是業界所致力的課題之一。
請參照圖1，其繪示了傳統液晶顯示器的系統結構圖。現以解析度為1024×768的液晶顯示面板(LCD Panel)100為例做說明。液晶顯示面板100是具有1024×3條數據線(Data Line)與768條掃描線(Scan Line)，數據線與掃描線是分別由數據驅動器(Data Driver)102與掃描驅動器(Scan Driver)104所驅動。假設每個數據驅動器102可驅動384條數據線，且每個掃描驅動器104可驅動256條數據線，則液晶顯示面板100共需要8個數據驅動器102與3個掃描驅動器104來驅動。數據驅動器102-1～102-8在一控制器106所輸出的數據控制信號Cntl_D的控制之下，依序接收由控制器106所傳送的多筆像素數據(Pixel Data)PD。數據驅動器102-1～102-8是將接收到的像素數據PD進行處理，並用以驅動液晶顯示面板100的多條數據線。而掃描驅動器104則是在控制器106所輸出的掃描控制信號Cntl_S的控制之下，依序輸出掃描信號，以依序對每條掃描線進行掃描。
請參照圖2，其繪示了圖1中的數據驅動器102-1～102-8的電路方塊圖。傳統的數據驅動器102是由一移位緩存器212、一第一線緩衝器214A、一第二線緩衝器214B、一數字模擬轉換電路216及一輸出緩衝器218所組成。移位緩存器212是用以輸出一控制信號C。第一線緩衝器214A是用以根據控制信號C，依序接收並存儲由控制器106所輸出的像素數據PD。當第一線緩衝器214A完成接收動作之後，第一線緩衝器214A是將所有存儲於第一線緩衝器214A的像素數據PD同時傳送至第二線緩衝器214B。而第二線緩衝器214B則是將所有的像素數據PD一起輸出至數字模擬轉換電路216。而輸出緩衝器218則是用於並列式地(Parallely)接收由數字模擬轉換電路216輸出的像素數據PD，且輸出緩衝器218還並列式地輸出像素數據PD至液晶顯示面板100的多個數據線中。
現以數據驅動器102-1為例，針對圖2所繪示的數據驅動器102-1～102-8的操作情形作進一步的說明。假設控制器106每次是輸出兩端對(two port)的像素數據PD至線緩衝器214-1中，其中，每一埠像素數據包括有一筆(channel)紅色像素數據、一筆藍色像素數據與一筆綠色像素數據。即是，控制器106每次是輸出6筆像素數據PD至線緩衝器214-1中。假設每筆像素數據為8位，由於數據驅動器102-1須驅動384條數據線，故第一線緩衝器214A與第二線緩衝器214B的大小須各為384×8位，也就是6×64×8位。而控制器106必須每次輸出6×8位的6筆像素數據，輸出64次後，才能完成對一個數據驅動器102-1的像素數據輸入動作。當其中一個數據驅動器102完成像素數據接收動作之後，下一個數據驅動器102方開始進行像素數據接收動作。
當第一線緩衝器214A-1完成像素數據接收動作之後，第一線緩衝器214A-1是並列式地將所存儲的6×64×8位的像素數據PD同時地傳送至第二線緩衝器214B-1。然後，第二線緩衝器214B-1則是同時地輸出像素數據PD至數字模擬轉換電路216-1中。數字模擬轉換電路216-1包括有384個數字模擬轉換器(Digtal to Analog Converter，DAC)，也即DAC(1)～DAC(384)。每個DAC可對於1筆像素數據PD進行轉換。故數字模擬轉換電路216-1可對384筆，也就是6×64×8位的像素數據PD同時地進行數字模擬轉換。
而當數字模擬轉換電路216-1同時完成6×64×8位的像素數據PD的數字模擬轉換之後，數字模擬轉換電路216-1將轉換後的384筆模擬像素數據PD並列式地同時輸入至輸出緩衝器218-1中。輸出緩衝器218-1是由多個運算放大器(OP Amplifier)所組成，以提升數據驅動器102-1所輸出的384筆模擬像素數據PD的驅動數據線的能力。
在一般電路布局中，數字模擬轉換器DAC通常佔用了相當多的面積。在傳統的每個數據驅動器102中，必須同時對384筆數據像素PD進行數字模擬轉換，故必須使用到384個數字模擬轉換器。如此，將使得整個數據驅動器102的晶片面積太大，且成本過高。所以，如何減少所需的數字模擬轉換器的面積以降低成本，是相當重要的。

發明內容
有鑑於此，本發明的目的在於提供一種數據驅動器，可以有效地減少數字模擬轉換器於晶片中所需的面積，以達到減少晶片面積及降低成本的目的。
根據本發明的目的，提出一種數據驅動器，根據多個像素數據驅動一液晶顯示面板的多條數據線，該數據驅動器包括一數字緩衝器，用以分別接收及存儲這些像素數據，並且選擇性地一次輸出一筆像素數據；一數字模擬轉換器，用以分別接收由該數字緩衝器輸出的這些像素數據，並且將這些像素數據分別轉換成多筆模擬像素數據而輸出；一模擬緩衝器，用以分別接收由該數字模擬轉換器輸出的這些模擬像素數據，並且一次輸出這些模擬像素數據；以及一輸出緩衝器，用以接收由該模擬緩衝器輸出的這些模擬像素數據，以驅動這些數據線。
根據本發明的另一目的，提出一種數據驅動器，根據多個像素數據驅動一液晶顯示面板的多條數據線，該數據驅動器包括一數字緩衝器，分別接收及存儲這些像素數據，並且選擇性地一次輸出N筆像素數據，N為大於1的正整數並小於這些數據線的數量；N個數字模擬轉換器，接收由該數字緩衝器輸出的這些像素數據，並且同時將N筆像素數據轉換成N筆模擬像素數據而輸出；一模擬緩衝器，分別接收由該N個數字模擬轉換器輸出的這些模擬像素數據，並且一次輸出這些模擬像素數據；以及一輸出緩衝器，接收由該模擬緩衝器輸出的這些模擬像素數據，以驅動這些數據線。
因此，根據本發明的數據驅動器，可以有效地減少數字模擬轉換器於晶片中所需的面積，以減少晶片面積及降低成本。
為讓本發明的上述目的、特徵、和優點能更明顯易懂，下文特舉一較佳實施例，並結合附圖詳細說明如下。


圖1繪示了傳統液晶顯示器的系統結構圖。
圖2繪示了圖1中的數據驅動器102-1～102-8的電路方塊圖。
圖3繪示依照本發明一第一實施例的多個數據驅動器的電路方塊圖。
圖4繪示了圖3的模擬緩衝器的詳細內部電路圖。
圖5繪示依照本發明一第二實施例的多個數據驅動器的電路方塊圖。
附圖標號說明100液晶顯示面板102、302、502數據驅動器104掃描驅動器106控制器212、312、512移位緩存器214、314A、314B、514A、514B線緩衝器216、516數字模擬轉換電路218、318、518輸出緩衝器314、514數字緩衝器316、516(1)～(6)數字模擬轉換器317、517模擬緩衝器322、522線緩衝器控制電路324、524模擬緩衝器控制電路具體實施方式

本發明的實質在於，在每個數據驅動器中，僅使用一個或數個數字模擬轉換器，並使像素數據以一次一筆或一次數筆的方式，輸入至數字模擬轉換器，以依序進行數字模擬轉換，來達到節省數據驅動器的晶片面積的目的。
第一實施例請參照圖3，其繪示了依照本發明一第一實施例的多個數據驅動器的電路方塊圖。一個液晶顯示面板需要多個數據驅動器來驅動數據線，在圖3中，是以8個數據驅動器312-1～312-8為例做說明。每個數據驅動器302包括一移位緩存器312、一數字緩衝器314、一數字模擬轉換器316、一模擬緩衝器317、及一輸出緩衝器318。移位緩存器312輸出一第一控制信號C』至數字緩衝器314。數字緩衝器3 14根據第一控制信號C』依序接收及存儲像素數據PD。數字緩衝器314選擇性地分別輸出這些像素數據PD。其中，數字緩衝器314一次輸出一筆像素數據PD至數字模擬轉換器316。數字模擬轉換器316接收由數字緩衝器314輸出的像素數據PD，之後將像素數據PD轉換成模擬像素數據APD。模擬緩衝器317接收存儲由數字模擬轉換器316輸出的模擬像素數據APD，並且將所存儲的模擬像素數據APD一次輸出。輸出緩衝器318接收模擬緩衝器317輸出的模擬像素數據APD，以驅動數據線。
數字緩衝器314可由一第一線緩衝器314A與一第二線緩衝器314B所組成。第一線緩衝器3 14A根據控制信號C』依序接收並存儲像素數據PD。當第一線緩衝器314A完成接收動作之後，該第一線緩衝器314A將所有存儲於第一線緩衝器314A的像素數據PD並列式地同時傳送至第二線緩衝器314B。
本發明的數據驅動器302還包括一線緩衝器控制電路322。第二線緩衝器314B是由多個線緩衝器單元(未繪示於圖中)所組成。線緩衝器控制電路322用以輸出一第二控制信號C2至第二線緩衝器314B。而第二線緩衝器314B則是在線緩衝器控制電路322的控制之下，以一次輸出一筆像素數據的方式，選擇性地輸出像素數據PD。也就是，第二控制信號C2是一次選擇一個線緩衝器單元，而第二線緩衝器314B是輸出被選擇的線緩衝器單元所存儲的像素數據PD。
舉例來說，線緩衝器單元可以由鎖存器(Latch)與開關所組成。鎖存器用以存儲像素數據PD，而開關則在第二控制信號C2的控制之下導通或不導通。上述的選擇性地輸出的方式例如是，可通過第二控制信號C2，將所選定的線緩衝器單元的開關導通，以使所選定的線緩衝器單元的鎖存器中所存儲的像素數據PD輸出。
其中，數字模擬轉換器3 16一次對一筆像素數據PD進行數字模擬轉換動作，並一次輸出一筆模擬像素數據APD。
此外，模擬緩衝器317可由多個模擬緩衝單元所組成，包括模擬緩衝單元(1)～模擬緩衝單元(384)。每個模擬緩衝單元可由一取樣保持電路(Sampleand Hold Circuit)來達成。而模擬緩衝器317由一模擬緩衝器控制電路324所控制。模擬緩衝器控制電路324是輸出一第三控制信號C3以控制模擬緩衝器324。第三控制信號包括信號C3-1～C3-384，用以分別控制模擬緩衝單元(1)～模擬緩衝單元(384)。在第三控制信號C3的控制之下，這些模擬緩衝單元是用以依序接收由數字模擬轉換器316輸出的模擬像素數據APD。而從數字模擬轉換器316輸出的模擬像素數據APD是以一次一筆的方式，存儲於模擬緩衝單元(1)～模擬緩衝單元(384)之中。當模擬緩衝器317完成接收動作之後，模擬緩衝器317是並列式地同時輸出模擬像素數據APD至輸出緩衝器318。
其中，模擬緩衝器控制電路324所輸出的第三控制信號C3的對模擬緩衝器317的控制方式可以是如下的方式。第三控制信號C3可以選擇所要與數字模擬轉換器316電性連接的模擬緩衝單元，以接收數字模擬轉換器3 16輸出的模擬像素數據APD。第三控制信號C3也可以控制模擬緩衝單元的輸出模擬像素數據APD的時點，例如是控制模擬緩衝單元(1)～模擬緩衝單元(384)在384筆模擬像素數據APD均接收完成之後，模擬緩衝單元(1)～(384)再同時地將384筆模擬像素數據APD輸出給輸出緩衝器318。
現針對圖3所繪示的本發明的數據驅動器302的操作情形作進一步的說明。基於數據驅動器302-1～302-8的操作情形大致相同的情況下，現取數據驅動器302-1為例來說明之。
假設第一線緩衝器314A-1是每次接收雙埠的像素數據PD，即每次均同時接收2筆紅色像素數據、2筆藍色像素數據與2筆綠色像素數據，共6筆像素數據。若每筆像素數據PD為8位，則每次第一線緩衝器314A-1接收6×8＝48位的像素數據PD。通過讓移位緩存器312-1中的64位之一為使能，也即是讓控制信號C』-1(1)～C』-1(64)之一為使能，可選取不同的第一線緩衝器314A-1的存儲地址，使所接收到的像素數據PD存儲於相對應的第一線緩衝器314A-1的存儲地址中。如此第一線緩衝器314A-1需接收64次後，方能將384筆像素數據PD接收完畢。其中，第一線緩衝器314A-1的容量可為6×64×8位。
當第一線緩衝器314A-1完成接收動作之後，所有存儲於第一線緩衝器314A-1的像素數據PD是並列式地同時傳送至第二線緩衝器314B-1。其中，第二線緩衝器314A-1的容量同樣地可為6×64×8位。
當第二線緩衝器314B-1接收到所有存儲於第一線緩衝器314A-1中的像素數據PD之後，第二線緩衝器314B-1接著在線緩衝器控制電路322-1的控制之下，選擇性地一次輸出一筆像素數據PD至數字模擬轉換器316-1，以將像素數據PD進行數字模擬轉換。其中，第二線緩衝器314B-1例如是具有384個線緩衝器單元，假設此384個線緩衝器單元是由左至右依序被選擇以輸出其所存儲的數字像素數據PD。而數字模擬轉換器316-1則進行了384次的數字模擬轉換，以將384筆存儲於第二線緩衝器314B-1中的數字像素數據PD轉換完畢。
也就是說，線緩衝器控制電路322-1控制第二線緩衝器314B-1一筆一筆地輸出所存儲的像素數據PD，而數字模擬轉換器316-1則是一筆一筆地接收像素數據PD，並一次針對一筆像素數據PD進行數字模擬轉換動作。所以，第二線緩衝器314B-1必須輸出384次的像素數據PD，且數字模擬轉換電路316-1必須進行384次的數字模擬轉換之後，方才將所有存儲於第二線緩衝器3 14B-1中的384筆像素數據PD轉換完畢。在模擬緩衝器控制電路324-1所輸出的控制信號C3的控制之下，轉換後的模擬像素數據APD是以一次一筆的方式，依序地存儲於模擬緩衝器317-1的模擬緩衝單元(1)～模擬緩衝單元(384)中。
然後，當384筆模擬像素數據APD均存儲於模擬緩衝器317-1之後，模擬緩衝器317-1是在模擬緩衝器控制電路324-1所輸出的控制信號C3的控制之下，將此384筆模擬像素數據APD輸出至輸出緩衝器318-1中。模擬像素數據APD經由輸出緩衝器318-1中的384個輸出緩衝單元(1)～(384)，例如是384個運算放大器。輸出緩衝單元(1)～(384)分別電性連接數據線。
本實施例中的數字模擬轉換電路316的進行數字模擬轉換的轉換時間的上限可高達384分之一的掃描時間。其中，所謂的掃描時間是指，一條掃描線所對應的整列像素的圖像顯示的時間，約等於整個液晶顯示器的一個畫面的顯示時間除以掃描線的數目。當數據像素PD輸入第一線緩衝器314A時，在一個掃描時間內，384×8＝3092筆像素數據PD必須依序輸入至第一線緩衝器314A-1～第一線緩衝器314A-8。然而，由於每個第二線緩衝器314B在一個掃描時間內，僅需輸出384筆像素數據，即每個數字模擬轉換器316在一個掃描時間內僅需處理384筆像素數據，故知，第二線緩衝器314B的輸出像素數據PD的速度與數字模擬轉換器316的處理速度，可為第一線緩衝器314A的接收像素數據PD的速度的1/8。也就是說，本發明所使用的數字模擬轉換器所需的操作頻率可為像素數據PD的輸入頻率的八倍。這樣的硬體要求是很容易可以達成的。
請參照圖4，其繪示了圖3的模擬緩衝器317的詳細內部電路圖。每個模擬緩衝單元是由一個取樣保持電路來達成，每個取樣保持電路是由開關S1、S2、S3與S4，以及電容C1與C2所組成。當接收某一列像素的384筆模擬像素數據APD時，開關S1(1)～S1(384)是依序導通，使模擬像素數據APD依序存儲於電容C1(1)～C1(384)中。而當接收下一列像素的384筆模擬像素數據APD時，開關S1(1)～S1(384)轉為不導通，而開關S3(1)～S3(384)則轉為導通，使下一列像素的384筆模擬像素數據APD存儲於電容C2(1)～C2(384)中。同時，開關S2(1)～S2(384)轉為導通，使電容C1(1)～C1(384)中所存儲的384筆模擬像素數據APD分別輸出至輸出緩衝單元(1)～輸出緩衝單元(384)。而當接收再下一列像素的384筆模擬像素數據APD時，開關S1(1)～S1(384)轉為導通，而開關S3(1)～S3(384)則轉為不導通，使下一列像素的384筆模擬像素數據APD存儲於電容C1(1)～C1(384)中。同時，開關S4(1)～S4(384)轉為導通，使電容C2(1)～C2(384)中所存儲的384筆模擬像素數據APD分別輸出至輸出緩衝單元(1)～輸出緩衝單元(384)。
將圖3所示的本實施例的數據驅動器302與圖2的數據驅動器102相較，由於數據驅動器102中的數字模擬轉換電路216需要384個數字模擬轉換器，以同時針對384筆像素數據PD進行數字模擬轉換，而本實施例的數據驅動器302則只需要一個數字模擬轉換器316，故本實施例可以達到節省晶片面積的優點。
第二實施例請參照圖5，其繪示了依照本發明第二實施例的多個數據驅動器的電路方塊圖。每個數據驅動器502包括一移位緩存器512、一數字緩衝器514、數個數字模擬轉換器、一模擬緩衝器517、及一輸出緩衝器518。數字緩衝器514可由一第一線緩衝器514A與一第二線緩衝器514B所組成。
與圖3所示的第一實施例不同的是，第二實施例的數據驅動器502所使用的數字模擬轉換電路516是由多個數字模擬轉換器所組成，其個數是小於384個，例如是6個，分別為數字模擬轉換器516(1)～數字模擬轉換器516(6)。因此，在線緩衝器控制電路322的控制之下，可有6筆像素數據PD同時由第二線緩衝器514B輸出至數字模擬轉換器516(1)～516(6)，而同時被進行數字模擬轉換。在模擬緩衝器控制電路324的控制之下，轉換後的6筆模擬像素數據APD同時可存儲於6個模擬緩衝單元中以進行後續的處理。
在以上的二個實施例中，數據驅動器的移位緩存器與線緩衝器的大小，是可隨著不同的設計來改變。而液晶顯示器的解析度，像素數據每次傳入數據驅動器的位數，以及數字模擬轉換器每次轉換的像素數據的筆數，皆可依照設計時的需要來調整。數字緩衝器也可由其它可選擇性地輸出數據的緩衝器或內存來取代。在能達到選擇性地將像素數據進行數字模擬轉換的目的下所進行的各種變化或潤飾，皆在本發明的範圍之內。舉例說明時，雖然移位緩存器、線緩衝器控制電路、與模擬緩衝器控制電路被區分成不同電路，實際上任兩者以上也可以被整合成一特殊控制電路。
本發明上述二個實施例所揭露的數據驅動器的優點在於所需的數字模擬轉換器比傳統作法減少許多，故本發明可以有效地減少數字模擬轉換器在晶片中所需的面積，以達到減少晶片面積及降低成本的目的。
綜上所述，雖然本發明已以一優選實施例揭露如上，然其並非用以限定本發明，本領域技術人員，在不脫離本發明的實質和範圍內，當可作各種的變動與潤飾，因此本發明的保護範圍當視所附的權利要求書所界定者為準。
權利要求
1.一種數據驅動器，根據多個像素數據驅動一液晶顯示面板的多條數據線，該數據驅動器包括一數字緩衝器，用以分別接收及存儲這些像素數據，並且選擇性地一次輸出一筆像素數據；一數字模擬轉換器，用以分別接收由該數字緩衝器輸出的這些像素數據，並且將這些像素數據分別轉換成多筆模擬像素數據而輸出；一模擬緩衝器，用以分別接收由該數字模擬轉換器輸出的這些模擬像素數據，並且一次輸出這些模擬像素數據；以及一輸出緩衝器，用以接收由該模擬緩衝器輸出的這些模擬像素數據，以驅動這些數據線。
2.如權利要求1所述的數據驅動器，還包括一移位緩存器，用以指示該數字緩衝器接收這些像素數據。
3.如權利要求1所述的數據驅動器，其中該數字緩衝器包括一第一線緩衝器與一第二線緩衝器；該第一線緩衝器分別接收並存儲這些像素數據；當該第一線緩衝器完成接收動作之後，該第一線緩衝器將所有存儲於該第一線緩衝器的這些像素數據並列式地傳送至該第二線緩衝器；該第二線緩衝器一次輸出一筆像素數據至該數字模擬轉換器。
4.如權利要求3所述的數據驅動器，還包括一線緩衝器控制電路，而該第二線緩衝器包括多個線緩衝器單元；其中，該線緩衝器控制電路用以一次選擇這些線緩衝器單元之一，而該第二線緩衝器輸出被選擇的該線緩衝器單元所存儲的該像素數據。
5.如權利要求1所述的數據驅動器，其中該模擬緩衝器包括多個模擬緩衝單元，這些模擬緩衝單元分別接收由該數字模擬轉換器輸出的這些模擬像素數據。
6.如權利要求5所述的數據驅動器，還包括一模擬緩衝器控制電路，用以指示該模擬緩衝器分別接收該數字模擬轉換器輸出的該模擬像素數據並存儲於這些模擬緩衝單元之中；以及當該模擬緩衝器完成接收動作之後，指示該模擬緩衝器並列式地輸出這些模擬像素數據至該輸出緩衝器。
7.一種數據驅動器，根據多個像素數據驅動一液晶顯示面板的多條數據線，該數據驅動器包括一數字緩衝器，分別接收及存儲這些像素數據，並且選擇性地一次輸出N筆像素數據，N為大於1的正整數並小於這些數據線的數量；N個數字模擬轉換器，接收由該數字緩衝器輸出的這些像素數據，並且同時將N筆像素數據轉換成N筆模擬像素數據而輸出；一模擬緩衝器，分別接收由該N個數字模擬轉換器輸出的這些模擬像素數據，並且一次輸出這些模擬像素數據；以及一輸出緩衝器，接收由該模擬緩衝器輸出的這些模擬像素數據，以驅動這些數據線。
8.如權利要求7所述的數據驅動器，還包括一移位緩存器，用以指示該數字緩衝器接收這些像素數據。
9.如權利要求8所述的數據驅動器，其中該數字緩衝器包括一第一線緩衝器與一第二線緩衝器；該第一線緩衝器分別接收並存儲這些像素數據；當該第一線緩衝器完成接收動作之後，該第一線緩衝器將所有存儲於該第一線緩衝器的這些像素數據並列式地傳送至該第二線緩衝器；該第二線緩衝器選擇性一次輸出N筆像素數據至這些數字模擬轉換器。
10.如權利要求9所述的數據驅動器，還包括一線緩衝器控制電路，而該第二線緩衝器包括多個線緩衝器單元；其中，該線緩衝器控制電路一次選擇這些個線緩衝器單元的N個，而該第二線緩衝器輸出被選擇的該線緩衝器單元所存儲的這些像素數據。
11.如權利要求7所述的數據驅動器，其中該模擬緩衝器包括多個模擬緩衝單元，這些模擬緩衝單元分別接收由這些數字模擬轉換器輸出的這些模擬像素數據。
12.如權利要求11所述的數據驅動器，還包括一模擬緩衝器控制電路，用以指示該模擬緩衝器分別接收從這些數字模擬轉換器輸出的這些像素數據並存儲於這些模擬緩衝單元之中；以及當該模擬緩衝器完成接收動作之後，指示該模擬緩衝器並列式地輸出這些像素數據至該輸出緩衝器。
全文摘要
一種數據驅動器，根據多個像素數據驅動一液晶顯示面板的多條數據線。在此數據驅動器中，一數字緩衝器是用以分別接收及存儲這些像素數據，並且選擇性地一次輸出一筆像素數據。一數字模擬轉換器是用以分別接收由此數字緩衝器輸出的這些像素數據，並且將這些像素數據分別轉換成多筆模擬像素數據而輸出。一模擬緩衝器是用以分別接收由此數字模擬轉換器輸出的這些模擬像素數據，並且一次輸出這些模擬像素數據。而一輸出緩衝器則是用以接收由此模擬緩衝器輸出的這些模擬像素數據，以驅動這些數據線。
文檔編號G09G3/36GK1525430SQ03106
公開日2004年9月1日 申請日期2003年2月27日 優先權日2003年2月27日
發明者卜令楷, 蕭全成, 陳燕晟 申請人:奇景光電股份有限公司