採樣保持電路的製作方法
2023-05-16 20:47:46
專利名稱：採樣保持電路的製作方法
技術領域：
本發明涉及採樣保持電路。
背景技術：
採樣保持電路進行下述兩個動作對被採樣電壓進行採樣，保持採樣到的電壓。該採樣及保持例如使用電容器(例如參照專利文獻1)。其中，在對該採樣保持電路進行集成化的情況下，存在將電容器內置在集成電路內的內置型、和設在集成電路的外部的外置型的採樣保持電路。
圖5是使用電容器的現有的一例採樣保持電路的電路圖。圖中的點劃線左側表示集成電路的內部，點劃線右側表示集成電路的外部。
現有的採樣保持電路500具有PNP型雙極型電晶體(以下稱為PNP電晶體)Q1～Q4、NPN型雙極型電晶體(以下稱為NPN電晶體)Q5～Q10、電流源I7、I8、以及電阻R20～R27。
PNP電晶體Q4、Q3都被連接成二極體，並且與PNP電晶體Q1、Q2分別連接成電流鏡，PNP電晶體Q1、Q2、Q3、Q4的發射極分別經電阻R20、R21、R22、R23連接在電源電壓(VCC)上。
PNP電晶體Q1的集電極與NPN電晶體Q5的集電極相連，PNP電晶體Q2的集電極與NPN電晶體Q6的集電極相連。此外，NPN電晶體Q6被連接成二極體，並且與NPN電晶體Q5連接成電流鏡。NPN電晶體Q5、Q6的發射極分別經電阻R26、R27接地(VSS)。
在PNP電晶體Q1和NPN電晶體Q5間，經電阻R24連接著外置的電容器C的一個電極。電容器C的另一個電極接地(VSS)。
此外，在與電容器C相連的電阻R24的一端，經電阻R25連接著NPN電晶體Q7的基極。NPN電晶體Q7和NPN電晶體Q8被達林頓連接，各個集電極與電源電壓(VCC)相連。NPN電晶體Q8的發射極與電流源I8的非接地端相連，並且與NPN電晶體Q9的基極相連，從電流源I8的非接地端輸出輸出電壓VOUT。
NPN電晶體Q9、Q10成為差動電路，集電極分別與PNP電晶體Q3、Q4的集電極相連，發射極經開關SW8與電流源I7的非接地端相連。其中，向NPN電晶體10的基極施加輸入電壓VIN。
通過以上結構，在執行採樣的後述採樣期間A內，開關SW8接通。由此，進行電容器CN的充電或放電，使得PN電晶體Q9、Q10的基極電壓、即輸入電壓VIN和輸出電壓VOUT相等。
例如在輸入電壓VIN＞輸出電壓VOUT的情況下，PNP電晶體Q1的集電極電流＞NPN電晶體Q5的集電極電流，對電容器C進行充電(圖5實線箭頭)。而在輸入電壓VIN＜輸出電壓VOUT的情況下，PNP電晶體Q1的集電極電流＜NPN電晶體Q5的集電極電流，進行電容器C的放電(圖5虛線箭頭)。通過電容器C的充放電，能夠輸出與輸入電壓VIN相等的VOUT。
另一方面，在執行保持的保持期間內，開關SW8切斷。由此，PNP電晶體Q1、Q2、Q3、Q4、NPN電晶體Q5、Q6、Q9、Q10截止。保持通過採樣而充入到電容器C中的保持之前的電壓。在保持期間內，電容器C、電阻R25、NPN電晶體Q7、Q8、電流源I8這一路徑的電流流動，採樣到的電壓被作為輸出電壓VOUT來輸出。
其中，圖5示出了將電容器C外置在集成電路的外部的情況，但是如果是能夠集成化的電容，則也可以如前所述在集成電路內內置電容器C。
(日本)特開2000-293997號公報。
在以上說明的現有的採樣保持電路中，充入到電容器中的電壓由於長時間的保持而放電。例如，在採樣保持電路500中，從電流源I8來看，電容器C的端子電壓根據NPN電晶體Q7、Q8的電流放大倍數之積(1/hFE×1/hFE)來減少。這樣，有下述問題採樣到的電壓隨著時間的經過而降低，不能用作用於輸出電壓VOUT的保持電壓。
此外，保持所採樣到的電壓要使用電容器，所以為了長時間保持，需要大電容的電容器。由此，在將電容器內置在集成電路內的情況下，有晶片面積增大的問題；而在外置電容器的情況下，有端子數增加的問題。
發明內容
本發明的目的在於提供一種採樣保持電路，能夠不降低採樣到的電壓而進行保持。
本發明的主要發明的特徵在於，包括比較電路，比較一個電壓和另一個電壓之間的大小；變換電路，在預定的期間內，按照上述比較電路的比較輸出，將與該比較輸出對應的數字值變換為模擬值，保持上述預定的期間經過時的上述模擬值，將該模擬值作為與上述一個電壓對應的上述另一個電壓來輸出；以及控制電路，使得在上述預定的期間內，上述變換電路能夠進行將數字值變換為模擬值的工作。
通過附圖及本說明書的記載，本發明的其他特徵將會更加明顯。
根據本發明，能夠不降低採樣到的電壓來進行保持。
圖1是用於說明本發明的採樣保持電路的電路方框圖。
圖2是本發明的採樣保持電路使用的D/A變換器的結構圖。
圖3是用於說明本發明的採樣保持電路的工作的時序圖。
圖4是將本發明的採樣保持電路應用於SECAM制信號的解碼的情況下的方框圖。
圖5是用於說明現有的採樣保持電路的電路圖。
具體實施例方式
＝＝＝採樣保持電路的應用例＝＝＝以下說明將本發明的採樣保持電路應用於電視接收機的情況。
圖4是用於說明進行SECAM制信號的解碼的情況的方框圖。所謂SECAM制，是法國等的彩色電視接收機的標準規格，是對2個色差信號逐行掃描地進行調頻而復用的制式。
該SECAM制的頻率調整電路包括採樣保持電路100、鐘形濾波器200、SECAM彩色解調電路300、檢波電路400、切換鐘形濾波器200的輸入的開關SW7。
在電視接收機的垂直期間內進行SECAM制的彩色信號處理。此時開關SW7被切換到SECAM VIDEO(SECAM視頻)一側，SECAM VIDEO信號(「電視信號」)被輸入到鐘形濾波器(「濾波器」)200。所謂鐘形濾波器200，是中心為4.286MHz的帶通濾波器。用鐘形濾波器200從SECAM VIDEO信號中抽取的SECAM彩色信號被輸入到SECAM彩色解調電路300。
但是，在SECAM制電視接收機中，由於製造的原因，該鐘形濾波器200的中心頻率有偏差。但是，該鐘形濾波器200的中心頻率可以利用具有與SECAM制相同的掃描線數、場數的PAL制所用的fsc時鐘(副載頻)(「規定的信號」)的4.43MHz的正弦波來調整。
該調整如下進行在沒有視頻信號的垂直回掃期間內，對fsc時鐘的信號進行檢波，根據其檢波結果的電壓來調準中心頻率。在圖4中，垂直回掃期間開始後，開關SW7被切換到fsc時鐘一側。然後，通過了鐘形濾波器200的fsc時鐘的正弦波、和未通過鐘形濾波器200的fsc時鐘的正弦波由檢波電路400進行檢波。檢波電路400的檢波結果的電壓被作為採樣保持電路100的輸入電壓VIN(「一個電壓」)來供給，將採樣保持電路100的輸出電壓VOUT(「另一個電壓」)作為中心頻率調整信號反饋到鐘形濾波器200。通過以上結構，能夠進行鐘形濾波器200的中心頻率的自動調整。
在該頻率調整中，進行保持的保持期間為1個垂直期間(約16msec)，比進行採樣的採樣期間——垂直掃描期間長，所以為了保持到下一垂直掃描期間，需要不降低保持電壓的採樣保持電路100。因此，如果將本發明的採樣保持電路100應用於該SECAM制信號的解碼處理，則能夠進行不降低電壓的保持。
＝＝＝採樣保持電路100的結構＝＝＝圖1是本發明的採樣保持電路100的電路方框圖的一例。
本發明的採樣保持電路100包括比較電路20、定時脈衝產生電路10、D/A變換電路30、選擇電路40、控制電路70。
向定時脈衝產生電路10輸入基準時鐘——CLK1、和用於開始採樣的信號——START信號。然後，定時脈衝產生電路10輸出切換採樣期間和保持期間的信號——S/H信號、和表示D/A變換開始的信號——H_START信號。S/H信號是用「低(LOW)」來表示採樣期間、用「高(HIGH)」來表示保持期間的信號。
比較電路20例如包括具有電容器的採樣保持電路(「保持電路」)。作為該採樣保持電路，例如可以採用使用電容器C的現有的採樣保持電路500。在此情況下，只要能夠在後述D/A變換期間B的短時間內進行保持即可，所以電容器C例如可以是50pF左右的小電容。由此，能夠對圖1的整個採樣保持電路100進行集成化。
在比較電路20內，在從定時脈衝產生電路10輸入的S/H信號在圖3中的採樣期間A(「規定期間」)內為「低」的期間內，對電容器C進行充電或放電，使得輸入電壓VIN和電容器C的電壓相等。
此外，比較電路20在S/H信號為「高」的保持期間內，在電容器C中保持所採樣到的值，並且比較從D/A變換電路30輸出的DA_OUT(「另一個電壓」)和輸入電壓VIN之間的大小，將「高」或「低」的比較結果作為COMP信號來輸出。其中，電容器C的採樣保持電壓被作為S_OUT來輸出。
控制電路70按照輸入的CLK2和H_START信號，來控制D/A變換電路30的工作。CLK2是D/A變換電路30的工作時鐘，是與CLK1同步的高頻、例如CLK1的8倍頻率的時鐘。
此外，控制電路70包括DH產生部80。DH產生部80根據H_START信號來輸出表示進行D/A變換的期間(「預定的期間」)的DH信號(「控制輸出」)。DH信號是在為「低」時使D/A變換電路30能夠進行D/A變換工作的信號。
D/A變換電路(「變換電路」)30包括D/A變換器(方案10的「模擬變換電路」及「模擬保持電路」)50、和變換器控制器(「設定電路」)60。
在DH信號是「低」的期間內，變換器控制器60將比較電路20的輸出COMP信號設定為與D/A變換器50的位數相應的數字值，例如在6位的情況下設定為數字值D1～D6，輸出到D/A變換器50。通過由該比較電路20和變換器控制器60組成的結構(「檢測電路」)，能夠檢測與輸入電壓VIN相等的模擬值所對應的數字值。
D/A變換器50將變換器控制器60輸出的數字值D1～D6變換為模擬值，作為DA_OUT來輸出。其中，在比較電路20中所有位的比較結束、數字值D1～D6確定後，通過用寄存器等來保持該值，能夠用D/A變換器50來保持模擬值DA_OUT的輸出。
選擇電路40在DH信號為「高」的期間內選擇S_OUT，在DH信號為「低」的期間內選擇DA_OUT，作為輸出電壓VOUT來輸出。
＝＝＝D/A變換器50的結構例＝＝＝圖2是本發明的採樣保持電路100使用的D/A變換器50的結構圖。其中，在本實施方式中，說明數字值是6位的情況。D/A變換器50由電阻R1～R11、開關SW1～SW6、電流源I1～I6構成。
如圖2所示，在電源電壓(VCC)和DA_OUT間，梯形連接著電阻R1、R3、R5、R7、R9、R11和電阻R2、R4、R6、R8、R10。在電阻R2、R4、R6、R8、R10的兩端分別經開關SW1～SW6連接著電流源I1～I6的非接地端。該開關SW1～SW6的開、關按照從變換器控制器60輸入的數字值D1～D6的「高」、「低」來切換。例如，在數字值(D1、D2、D3、D4、D5、D6)為(1、0、0、0、0、0)的情況下，SW1接通，SW2～6切斷。該數字值D1～D6從變換器控制器60例如從高位一側依次逐位變更來輸入。
DA_OUT是按照開關SW1～6的開、關而輸出的模擬值的電壓。該模擬值是從電源電壓(VCC)降低了與規定的電阻R1～R11相應的電壓後的值，根據開關SW1～6的開、關，有2的6次方種(64種)組合。
輸出的DA_OUT由比較電路20與輸入電壓VIN進行比較。根據其大小比較結果來變更數字值D1～D6，再次輸入到D/A變換器50。這樣，將根據開關SW1～SW6的開、關而輸出的DA_OUT與輸入電壓VIN進行比較，將其大小的結果反映到輸入的數位訊號D1～D6的值上。
比較電路20中的大小的比較進行與數字值D1～D6相當的位數、即6次，所有位數的比較結束後，得到DA_OUT與輸入電壓VIN相等的數字值D1～D6。通過保持該所有位的比較結束的結果的數字值D1～D6，能夠將採樣到的模擬值從D/A變換器50不降低地輸出。即D/A變換器50能夠將不定的數字值D1～D6變換為對應的模擬值，並且在決定了數字值D1～D6後，能夠保持模擬值DA_OUT的輸出。
通過以上結構，能夠在D/A變換中，進行使DA_OUT和輸入電壓VIN接近同一值的採樣；在D/A變換後，通過保持採樣結果的數字值D1～D6，來保持DA_OUT。在數字值為6位以外、例如8位的情況下，通過將數字值設為D1～D8，設置與它們分別對應的開關和電阻，能夠同樣進行D/A變換。
＝＝＝採樣保持電路100的工作＝＝＝圖3是用於說明採樣保持電路100的工作的時序圖。首先，向定時脈衝產生電路10輸入基準時鐘CLK1和用於開始採樣的信號——START信號。在圖4所示的採樣保持電路100的使用例的情況下，時鐘CLK1例如是頻率為fH的水平同步信號Hsync，START信號為垂直同步信號Vsync。
根據該CLK1的上升和START信號的「低」，S/H信號變為「低」，成為採樣期間。例如在圖3中，採樣期間A是採樣開始後的3fH，其他是保持期間。
在採樣期間A的期間內，用比較電路20內的電容器C進行採樣。S_OUT是從比較電路20輸出的電容器C的採樣保持電壓。在採樣期間A內電容器C的電壓低於輸入電壓的情況下，對電容器C進行充電，使其與輸入電壓VIN相等(圖上的實線部分)。而在電容器C的電壓高於輸入電壓的情況下，進行放電，使其與輸入電壓VIN相等(圖上的虛線部分)。
3fH的採樣期間A結束後，S/H信號變為「高」，成為保持期間。比較電路20內的採樣保持電路500進行保持。其中，在此情況下，使用電容器C來進行採樣保持，所以表示採樣保持電壓的S_OUT隨著時間而降低。
此外，與採樣期間A的結束即S/H信號的上升同時，從定時脈衝產生電路10將表示D/A變換開始的H_START的脈衝輸出到控制電路70。
控制電路70通過輸入H_START的脈衝，將從DH產生部80輸出的DH信號變為「低」。該DH信號為「低」的期間、即圖3中的D/A變換期間B的期間內，D/A變換電路30進行使用D/A變換的採樣。該D/A變換按照CLK2的時鐘逐位變更數位訊號D1～D6來進行。即，在數位訊號D1～D6為6位的情況下，D/A變換期間B為CLK2的6個時鐘那樣長。
DA_OUT是從D/A變換器50輸出的模擬值。在D/A變換期間B內，通過逐位對6位重複進行DA_OUT和輸入電壓VIN之間的大小比較，DA_OUT呈階梯狀增減，直至與輸入電壓VIN相等。在圖3中，在D/A變換期間B開始時DA_OUT低於輸入電壓VIN，所以DA_OUT呈階梯狀增加。相反，在D/A變換期間B開始時DA_OUT高於輸入電壓VIN的情況下，DA_OUT呈階梯狀減少。
D/A變換期間B結束、即DH信號變為「高」後，DA_OUT被保持在D/A變換期間B結束前的值。
VOUT是從選擇電路40輸出的輸出電壓。該VOUT根據DH信號來切換。在DH信號為「低」即D/A變換期間B內DA_OUT未確定，所以選擇電路40輸出S_OUT，在DH信號變為「高」時輸出DA_OUT。
這樣，本發明的採樣保持電路100在採樣期間A內用比較電路20內的使用電容器C的採樣保持電路來進行採樣。然後在採樣期間A結束後，在電容器C中進行保持，並且用與輸入電壓VIN和規定的模擬值的大小對應的數字值的D/A變換來進行採樣。然後在D/A變換後，和電容器C採樣保持的S_OUT切換而輸出與確定的數字值對應的模擬值DA_OUT。
如上所述，本發明的採樣保持電路100利用D/A變換來進行採樣保持工作，所以能夠得到不會降低的保持電壓。由此，使用保持電壓的電路能夠得到沒有偏差的信號輸出。該基於D/A變換的採樣可以通過從高位一側起依次變更數字值來有效地進行。
此外，作為D/A變換電路30，採用將「高」或「低」信號變換為對應的數字值的變換器控制器60、和將該數字值變換為模擬值的D/A變換器50，所以能夠用簡單的結構來有效地消除保持電壓的降低。
再者，通過用模擬值和輸入電壓VIN之間的大小比較結果來設定數字值，能夠檢測和與輸入電壓VIN相等的模擬值對應的數字值。
此外，通過對D/A變換中的輸出VOUT進行補充的保持電路，能夠防止D/A變換電路30輸出不定值。
其中，進行補充的保持電路可採用使用電容器C的現有的採樣保持電路500，所以能夠簡單地實現本發明的採樣保持電路100。在此情況下，只要能夠在D/A變換中進行保持即可，所以能夠使用小電容的電容器C，不增大晶片面積，就能夠對整個採樣保持電路100進行集成化。
此外，通過使用本發明的採樣保持電路100來調整鐘形濾波器200的頻率，能夠在垂直回掃期間內不降低採樣到的電壓而保持到下一垂直回掃期間，所以能夠有效地自動調整鐘形濾波器的中心頻率。
以上根據該實施方式具體說明了本發明的實施方式，但是並不限於此，在不脫離其主旨的範圍內可以進行各種變更。例如，比較電路20包括的採樣保持電路也可以採用不使用電容器C就能夠進行採樣保持工作的結構，或者即使使用了電容器C也可以採用現有的採樣保持電路500以外的結構。
權利要求
1.一種採樣保持電路，其特徵在於，包括比較電路，比較一個電壓和另一個電壓之間的大小；變換電路，在預定的期間內，按照上述比較電路的比較輸出，將與該比較輸出對應的數字值變換為模擬值，保持上述預定的期間經過時的上述模擬值，將該模擬值作為與上述一個電壓對應的上述另一個電壓來輸出；以及控制電路，使得在上述預定的期間內，上述變換電路能夠進行將數字值變換為模擬值的工作。
2.如權利要求1所述的採樣保持電路，其特徵在於，上述變換電路具有設定電路，將上述比較電路的比較輸出設定為對應的上述數字值；和D/A變換器，將上述數字值變換為上述模擬值。
3.如權利要求1或2所述的採樣保持電路，其特徵在於，包括保持電路，在上述預定的期間之前的規定期間內，對上述一個電壓進行採樣保持；和選擇電路，按照上述控制電路的控制輸出，在上述預定的期間內，輸出上述保持電路的採樣保持電壓來取代上述變換電路的輸出。
4.如權利要求3所述的採樣保持電路，其特徵在於，上述保持電路具有用於對上述一個電壓進行採樣保持的電容器。
5.如權利要求1至4中任一項所述的採樣保持電路，其特徵在於，濾波器在垂直回掃期間內切換並輸入電視信號和規定的信號，檢波電路對通過了上述濾波器的上述規定的信號、和未通過上述濾波器的上述規定的信號進行檢波，將檢波電路的輸出結果作為上述一個電壓，將上述另一個電壓作為上述濾波器的頻率調整信號供給到上述濾波器。
6.一種採樣保持電路，其特徵在於，包括比較電路，比較一個電壓和另一個電壓之間的大小；設定電路，根據上述比較電路的比較輸出，從高位一側起依次設定並輸出由多位組成的數字值的各位的值；以及D/A變換器，將從上述設定電路輸出的上述數字值D/A變換為對應的模擬值，作為上述另一個電壓來輸出；上述比較電路保持與上述多位對應的次數的比較結束後的上述另一個電壓。
7.如權利要求6所述的採樣保持電路，其特徵在於，包括控制電路，使得上述設定電路及上述D/A變換器在預定的期間內能夠工作；保持電路，在上述預定的期間之前的規定期間內，對上述一個電壓進行採樣保持；以及選擇電路，按照上述控制電路的控制輸出，在上述預定的期間內，輸出上述保持電路的採樣保持電壓來取代上述另一個電壓。
8.如權利要求7所述的採樣保持電路，其特徵在於，上述保持電路具有用於對上述一個電壓進行採樣保持的電容器。
9.如權利要求6至8中任一項所述的採樣保持電路，其特徵在於，濾波器在垂直回掃期間內切換並輸入電視信號和規定的信號，檢波電路對通過了上述濾波器的上述規定的信號、和未通過上述濾波器的上述規定的信號進行檢波，將檢波電路的輸出結果作為上述一個電壓，將上述另一個電壓作為上述濾波器的頻率調整信號供給到上述濾波器。
10.一種採樣保持電路，其特徵在於，包括模擬變換電路，將數字值變換為對應的模擬值並輸出；檢測電路，變更並輸出上述數字值，並且檢測應採樣的輸入電壓和上述模擬值相等的上述數字值；以及模擬保持電路，保持與檢測出的上述數字值對應的上述模擬值。
11.如權利要求10所述的採樣保持電路，其特徵在於，上述檢測電路具有比較電路，比較上述輸入電壓和上述模擬值的大小；和設定電路，將上述比較電路的比較輸出設定為對應的上述數字值，輸出到上述模擬變換電路。
12.如權利要求10或11所述的採樣保持電路，其特徵在於，濾波器在垂直回掃期間內切換並輸入電視信號和規定的信號，檢波電路對通過了上述濾波器的上述規定的信號、和未通過上述濾波器的上述規定的信號進行檢波，將檢波電路的輸出結果作為上述輸入電壓，將上述模擬值作為上述濾波器的頻率調整信號供給到上述濾波器。
全文摘要
提供一種採樣保持電路，能夠不降低採樣到的電壓而進行保持。包括比較電路，比較一個電壓和另一個電壓之間的大小；變換電路，在預定的期間內，按照上述比較電路的比較輸出，將與該比較輸出對應的數字值變換為模擬值，保持上述預定的期間經過時的上述模擬值，將該模擬值作為與上述一個電壓對應的上述另一個電壓來輸出；以及控制電路，使得在上述預定的期間內，上述變換電路能夠進行將數字值變換為模擬值的工作。
文檔編號H03M1/78GK1664958SQ20051005253
公開日2005年9月7日 申請日期2005年2月28日 優先權日2004年3月5日
發明者仁木雅, 植木敬次郎 申請人:三洋電機株式會社